CN101276751A - 一种制作晶体管t型纳米栅的方法 - Google Patents
一种制作晶体管t型纳米栅的方法 Download PDFInfo
- Publication number
- CN101276751A CN101276751A CNA2007100648669A CN200710064866A CN101276751A CN 101276751 A CN101276751 A CN 101276751A CN A2007100648669 A CNA2007100648669 A CN A2007100648669A CN 200710064866 A CN200710064866 A CN 200710064866A CN 101276751 A CN101276751 A CN 101276751A
- Authority
- CN
- China
- Prior art keywords
- electron beam
- layer
- dusts
- beam adhesive
- grid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
本发明公开了一种制作晶体管T型纳米栅的方法，包括：A、在清洗干净的外延片上匀一层易于实现去胶和剥离的第一层电子束胶，然后前烘；B、在第一层电子束胶上匀第二层电子束胶ZEP520A，然后前烘；C、在第二层电子束胶ZEP520A上匀一层易于实现去胶和剥离的第三层电子束胶，然后前烘；D、在第三层电子束胶上匀第四层电子束胶UVIII，然后前烘；E、进行栅帽版电子束曝光，依次显影第四层电子束胶UVIII和易于实现去胶和剥离的第三层电子束胶；F、进行栅脚版电子束曝光，依次显影第二层电子束胶ZEP520A和易于实现去胶和剥离的第一层电子束胶；G、腐蚀栅槽，蒸发栅金属并剥离，形成晶体管T型纳米栅。利用本发明，容易制作出极小尺寸的栅线条，大大减小了工艺难度。
Description
技术领域
本发明涉及化合物半导体技术领域，尤其涉及一种高电子迁移率制作晶体管T型纳米栅的方法。
背景技术
栅的制作是高电子迁移率晶体管(HEMT)器件制作工艺中最关键的工艺。由于栅长大小直接决定了HEMT器件的频率、噪声等特性，栅长越小，器件的电流截止频率(fT)和功率增益截止频率(fmax)越高，器件的噪声系数也越小，人们通过不断减小高电子迁移率晶体管(HEMT)器件的栅长来得到更好特性的器件。
随着栅长缩短，栅电阻增大，当栅长减至0.5μm以下时，栅电阻的微波损耗使增益衰减比较严重。因此要在栅金属的顶部构筑大的金属截面，从而形成T形栅的制作方法。
目前国内外应用广泛、已报道的制作HEMT器件T型栅的典型方法有以下两种：
一种方法采用PMMA/PMGI/PMMA三层电子束胶结构，通过一次电子束曝光制作栅(石华芬，张海英，刘训春等.一种新的高成品率InP基T型纳米栅制作方法.半导体学报，2003，23(4)：411～415)；
另一种方法采用ZEP520A/PMGI/ZEP520A三层电子束胶结构，通过两次电子束曝光制作栅(Yoshimi Yamashita，Akira Endoh，KeisukeShinohara，ec al.Ultra-Short 25-nm-Gate Lattice-Matched InAlAs/InGaAsHEMTs within the Range of 400 GHz Cutoff Frequency.IEEE Electron DeviceLetters，Aug 2001，22(8)：367～369)。
如图1所示，图1为目前采用PMMA/PMGI/PMMA三层电子束胶结构和一次电子束曝光制作栅的示意图。该方法采用PMMA/PMGI/PMMA三层电子束胶结构，通过一次电子束曝光来制作栅，仅使用一次电子束曝光，不存在栅帽和栅脚的对准问题。但由于PMMA电子束胶对显影液非常敏感，使显影时间不易控制，不易做出极小尺寸的纳米栅线条。
如图2所示，图2为目前采用ZEP520A/PMGI/ZEP520A三层电子束胶结构和两次电子束曝光制作栅的示意图。该方法采用ZEP520A/PMGI/ZEP520A三层电子束胶结构，通过两次电子束曝光来制作栅。由于该方法用于定义栅帽和栅脚的第一层和第三层电子束胶均为ZEP520A胶，它们对电子束曝光的敏感度是一致的，当对顶层胶进行栅帽版电子束曝光时必然会对底层胶产生一定的曝光作用，影响栅脚的曝光显影，因而这种工艺对两次电子束曝光剂量的选择和显影条件的控制要求非常严格，工艺实现难度较大。
此外，由于ZEP520A与外延片粘附性不好，匀胶前需要先淀积一层介质，该介质通常为氮化硅或二氧化硅，曝光显影后还要将栅槽处的介质刻蚀掉，纳米尺寸的细线条刻蚀很难控制，工艺难度较大，且底层的ZEP520A电子束胶较难去除，容易影响器件的特性。
发明内容
(一)要解决的技术问题
有鉴于此，本发明的主要目的在于提供一种高电子迁移率制作晶体管T型纳米栅的方法，以克服目前高电子迁移率晶体管(HEMT)T型纳米栅制作时存在的不足。
(二)技术方案
为达到上述目的，本发明的技术方案是这样实现的：
一种制作晶体管T型纳米栅的方法，该方法包括：
A、在清洗干净的外延片上匀一层易于实现去胶和剥离的第一层电子束胶，然后前烘；
B、在所述第一层电子束胶上匀第二层电子束胶ZEP520A，然后前烘；
C、在所述第二层电子束胶ZEP520A上匀一层易于实现去胶和剥离的第三层电子束胶，然后前烘；
D、在所述第三层电子束胶上匀第四层电子束胶UVIII，然后前烘；
E、进行栅帽版电子束曝光，依次显影第四层电子束胶UVIII和易于实现去胶和剥离的第三层电子束胶；
F、进行栅脚版电子束曝光，依次显影第二层电子束胶ZEP520A和易于实现去胶和剥离的第一层电子束胶；
G、腐蚀栅槽，蒸发栅金属并剥离，形成晶体管T型纳米栅。
所述步骤A之前进一步包括：清洗外延片，在130度的真空烘箱内将六甲基二硅氨烷HMDS蒸发在清洗干净的外延片上，用于增加外延片与胶的粘附性。
所述清洗外延片的步骤包括：先用丙酮冲洗，再用乙醇冲洗，然后用去离子水冲洗，如此反复至少6次，最后用氮气吹干。
所述易于实现去胶和剥离的第一层电子束胶为PMGI电子束胶，或为LOR胶；易于实现去胶和剥离的第三层电子束胶为PMGI电子束胶，或为LOR胶。
步骤A中所述第一层电子束胶在前烘前的厚度为300至700埃，典型值为500埃；在前烘后的厚度为200至600埃，典型值为300埃；前烘条件为在180度烘箱中烘6分钟。
步骤B中所述第二层电子束胶ZEP520A在前烘前的厚度为1000至1800埃，典型值为1400埃；在前烘后的厚度为900至1500埃，典型值为1200埃；前烘条件为在180度烘箱中烘30分钟。
步骤C中所述第三层电子束胶在前烘前的厚度为500至3500埃，典型值为1200埃；在前烘后的厚度为300至3000埃，典型值为1000埃；前烘条件为在180度烘箱中烘6分钟。
步骤D中所述第四层电子束胶UVIII在前烘前的厚度为2500至5500埃，典型值为4400埃；在前烘后的厚度为2200至5000埃，典型值为4000埃；前烘条件为在120度热板上烘60秒。
步骤E中所述栅帽版电子束曝光的条件为：曝光剂量15至60μC/cm2，束流小于等于50pA；
步骤F中所述栅脚版电子束曝光的条件为：曝光剂量80至160μC/cm2，束流小于等于50pA。
步骤G中所述腐蚀栅槽包括：
对于帽层/腐蚀截止层为砷化镓GaAs/砷化铝AlAs的材料，采用磷酸∶双氧水∶水体积比为3∶1∶50的溶液进行腐蚀；
对于帽层/腐蚀截止层为铟镓砷InGaAs/磷化铟InP的材料，采用柠檬酸∶双氧水体积比为1∶1的溶液进行腐蚀；
步骤G中所述蒸发的栅金属由外延片表面向上依次为钛Ti/铂Pt/金Au，其厚度的典型值分别为250
/250
/3000
(三)有益效果
从上述技术方案可以看出，本发明具有以下有益效果：
1、本发明提供的这种高电子迁移率制作晶体管T型纳米栅的方法，与采用PMMA/PMGI/PMMA或ZEP520A/PMGI/ZEP520A电子束胶结构制作高电子迁移率晶体管(HEMT)T型栅的传统方法相比，容易制作出极小尺寸的栅线条，电子束曝光和显影条件比较宽松，显影容易控制，工艺简单，可靠性强。
2、采用PMMA/PMGI/PMMA电子束结构制作高电子迁移率晶体管(HEMT)T型纳米栅的传统方法，由于PMMA电子束胶对显影液非常敏感，显影出的线条尺寸容易变大，这种方法显影时间不好控制，不易作出极小尺寸的纳米栅线条。本发明采用的PMGI/ZEP520A/PMGI/UVIII四层电子束胶结构中使用了ZEP520A电子束胶，ZEP520A电子束胶对显影液敏感度较低，显影出的线条尺寸随时间变化很小，显影时间容易控制，容易制作出极小尺寸的栅线条，可靠性强。
3、采用ZEP520A/PMGI/ZEP520A电子束结构制作高电子迁移率晶体管(HEMT)T型纳米栅的传统方法，由于用于定义栅帽和栅脚的第一层和第三层电子束胶均为ZEP520A胶，它们对电子束曝光的敏感度是一致的，当对顶层胶进行栅帽版电子束曝光时必然会对底层胶产生一定的曝光作用，影响栅脚的曝光显影，因而这种工艺对两次电子束曝光剂量的选择和显影条件的控制要求非常严格，工艺实现难度较大。此外，由于底层ZEP520A电子束胶与外延片粘附性不好，需要在外延片上先淀积一层介质(通常为氮化硅或二氧化硅)，在显影后再将栅槽处的介质刻蚀掉，但纳米尺寸的细线条刻蚀很难控制，工艺难度较大；且由于底层的ZEP520A电子束胶较难去除，容易影响器件的特性。
本发明提供的这种高电子迁移率制作晶体管T型纳米栅的方法，采用PMGI/ZEP520A/PMGI/UVIII四层电子束胶结构，位于第四层的UVIII电子束胶对电子束曝光相对第二层的ZEP520A电子束胶更为敏感，只需要很小的剂量就能实现该层胶的曝光，大大减小了栅帽版曝光对栅脚曝光显影时的影响，使电子束曝光和显影的条件控制变得容易。
4、本发明提供的这种高电子迁移率制作晶体管T型纳米栅的方法，先在外延片上先匀一层PMGI电子束胶，以增加ZEP520A电子束胶与外延片的粘附性，不需要生长和刻蚀介质，大大减小了工艺难度，且由于PMGI和LOR胶去胶很容易，不存在去胶问题。
附图说明
图1为目前采用PMMA/PMGI/PMMA三层电子束胶结构和一次电子束曝光制作栅的示意图；
图2为目前采用ZEP520A/PMGI/ZEP520A三层电子束胶结构和两次电子束曝光制作栅的示意图；
图3为本发明提供的制作高电子迁移率晶体管T型纳米栅总体技术方案的实现流程图；
图4为依照本发明实施例制作高电子迁移率晶体管T型纳米栅的方法流程图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。
步骤301：在清洗干净的外延片上匀一层易于实现去胶和剥离的第一层电子束胶，然后前烘；
步骤302：在所述第一层电子束胶上匀第二层电子束胶ZEP520A，然后前烘；
步骤303：在所述第二层电子束胶ZEP520A上匀一层易于实现去胶和剥离的第三层电子束胶，然后前烘；
步骤304：在所述第三层电子束胶上匀第四层电子束胶UVIII，然后前烘；
步骤305：进行栅帽版电子束曝光，依次显影第四层电子束胶UVIII和易于实现去胶和剥离的第三层电子束胶；
步骤306：进行栅脚版电子束曝光，依次显影第二层电子束胶ZEP520A和易于实现去胶和剥离的第一层电子束胶；
步骤307：腐蚀栅槽，蒸发栅金属并剥离，形成晶体管T型纳米栅。
上述步骤301之前进一步包括：清洗外延片，在130度的真空烘箱内将六甲基二硅氨烷(Hexamethyldisilazane，HMDS)蒸发在清洗干净的外延片上，其作用在于增加外延片与胶的粘附性。
所述清洗外延片的步骤包括：先用丙酮冲洗，再用乙醇冲洗，然后用去离子水冲洗，如此反复至少6次，最后用氮气吹干。
上述易于实现去胶和剥离的第一层电子束胶可以为PMGI电子束胶，也可以为LOR胶；易于实现去胶和剥离的第三层电子束胶可以为PMGI电子束胶，也可以为LOR胶。
步骤301中所述第一层电子束胶在前烘前的厚度为300至700埃，典型值为500埃；在前烘后的厚度为200至600埃，典型值为300埃；前烘条件为在180度烘箱中烘6分钟。
步骤302中所述第二层电子束胶ZEP520A在前烘前的厚度为1000至1800埃，典型值为1400埃；在前烘后的厚度为900至1500埃，典型值为1200埃；前烘条件为在180度烘箱中烘30分钟。
步骤303中所述第三层电子束胶在前烘前的厚度为500至3500埃，典型值为1200埃；在前烘后的厚度为300至3000埃，典型值为1000埃；前烘条件为在180度烘箱中烘6分钟。
步骤304中所述第四层电子束胶UVIII在前烘前的厚度为2500至5500埃，典型值为4400埃；在前烘后的厚度为2200至5000埃，典型值为4000埃；前烘条件为在120度热板上烘60秒。
步骤305中所述栅帽版电子束曝光的条件为：曝光剂量15至60μC/cm2，束流小于等于50pA。
步骤306中所述栅脚版电子束曝光的条件为：曝光剂量80至160μC/cm2，束流小于等于50pA。
步骤307中所述腐蚀栅槽包括：
对于帽层/腐蚀截止层为砷化镓(GaAs)/砷化铝(AlAs)的材料，采用磷酸∶双氧水∶水＝3∶1∶50(体积比)的溶液进行腐蚀；
对于帽层/腐蚀截止层为铟镓砷(InGaAs)/磷化铟(InP)的材料，采用柠檬酸∶双氧水＝1∶1(体积比)的溶液进行腐蚀；
步骤307中所述蒸发的栅金属由外延片表面向上依次为钛(Ti)/铂(Pt)/金(Au)，其厚度的典型值分别为250
/250
/3000
基于图3所述的制作高电子迁移率晶体管T型纳米栅总体技术方案的实现流程图，以下结合具体的实施例对本发明制作高电子迁移率晶体管T型纳米栅的方法进一步详细说明。
实施例
本实施例中高电子迁移率晶体管(HEMT)T型纳米栅制作的方法是针对目前高电子迁移率晶体管(HEMT)T型纳米栅制作时存在的一些不足，采用PMGI/ZEP520A/PMGI/UVIII四层电子束光刻胶结构(如表1所示)和两次电子束曝光方法来制作高电子迁移率晶体管(HEMT)T型纳米栅。
表1为本发明高电子迁移率晶体管(HEMT)T型纳米栅制作的方法中所采用的PMGI/ZEP520A/PMGI/UVIII四层电子束光刻胶结构示意表：
表1
在本实施例中，易于实现去胶和剥离的第一层电子束胶和第三层电子束胶为PMGI电子束胶，高电子迁移率晶体管(HEMT)T型纳米栅制作的方法中所采用的PMGI/ZEP520A/PMGI/UVIII四层电子束光刻胶结构，各层胶的作用如下：
1、位于最底层的第一层电子束胶PMGI的作用在于增加第二层胶ZEP520A电子束胶与外延片的粘附性，同时有助于去胶；
2、第二层胶ZEP520A电子束胶的作用是通过该层的曝光显影定义栅脚；
3、第三层胶PMGI电子束胶的作用是隔离第二层胶ZEP520A电子束胶和第四层胶ZEP520A电子束胶，且有助于栅金属剥离；
4、第四层胶UVIII电子束胶的作用是通过该层的曝光显影定义栅帽。
如图4所示，图4为依照本发明实施例制作高电子迁移率晶体管T型纳米栅的方法流程图，该方法包括以下步骤：
步骤401：清洗外延片。先用丙酮溶液冲洗，再用乙醇冲洗，然后用去离子水冲洗，如此反复至少6次，最后用氮气吹干。
步骤402：在130度的真空烘箱内将六甲基二硅氨烷(HMDS)蒸发在清洗干净的外延片上，用于增加外延片与胶的粘附性。
步骤403：在所述外延片上匀一层厚度为500埃的电子束胶PMGI，然后在180度烘箱中烘6分钟，烘后本层胶的厚度为300埃左右。
步骤404：在所述第一层电子束胶PMGI上匀厚度为1400埃的第二层胶，即ZEP520A电子束胶，然后在180度烘箱中烘30分钟，烘后本层胶的厚度为1200埃左右。
步骤405：在所述第二层胶上匀厚度为1200埃的第三层胶PMGI电子束胶，然后在180度烘箱中烘6分钟，烘后本层胶的厚度为1000埃左右。
步骤406：在所述第三层胶上匀厚度为4400埃的第四层胶UVIII电子束胶，然后在120度热板上烘60秒，烘后本层胶的厚度为4000埃左右。
步骤407：进行栅帽版电子束曝光，曝光剂量15至60μC/cm2，束流小于等于50pA，依次显影第四层胶UVIII电子束胶和第三层胶PMGI电子束胶。
步骤408：进行栅脚版电子束曝光，曝光剂量80至160μC/cm2，束流小于等于50pA，依次显影第二层胶ZEP520A电子束胶和第一层胶PMGI电子束胶；
步骤409：腐蚀栅槽，蒸发栅金属并剥离，形成晶体管T型纳米栅。
在本步骤中，对于帽层/腐蚀截止层为砷化镓GaAs/砷化铝AlAs的材料，可采用磷酸∶双氧水∶水＝3∶1∶50(体积比)的溶液进行腐蚀；
对于帽层/腐蚀截止层为铟镓砷InGaAs/磷化铟InP的材料，可采用可采用柠檬酸∶双氧水＝1∶1(体积比)的溶液进行腐蚀；
所述蒸发的栅金属由外延片表面向上依次为钛Ti/铂Pt/金Au，其厚度的典型值分别为250
/250
/3000
在本发明所举的这个实施例中，易于实现去胶和剥离的第一层电子束胶和第三层电子束胶为PMGI电子束胶。在实际应用中，所述第一层电子束胶可以为PMGI电子束胶，也可以为LOR胶；第三层电子束胶可以为PMGI电子束胶，也可以为LOR胶。这样的技术方案与本发明提供的技术方案在技术思路上是一致的，应包含在本发明的保护范围之内。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (10)
1. 一种制作晶体管T型纳米栅的方法，其特征在于，该方法包括：
A、在清洗干净的外延片上匀一层易于实现去胶和剥离的第一层电子束胶，然后前烘；
B、在所述第一层电子束胶上匀第二层电子束胶ZEP520A，然后前烘；
C、在所述第二层电子束胶ZEP520A上匀一层易于实现去胶和剥离的第三层电子束胶，然后前烘；
D、在所述第三层电子束胶上匀第四层电子束胶UVIII，然后前烘；
E、进行栅帽版电子束曝光，依次显影第四层电子束胶UVIII和易于实现去胶和剥离的第三层电子束胶；
F、进行栅脚版电子束曝光，依次显影第二层电子束胶ZEP520A和易于实现去胶和剥离的第一层电子束胶；
G、腐蚀栅槽，蒸发栅金属并剥离，形成晶体管T型纳米栅。
2. 根据权利要求1所述的制作晶体管T型纳米栅的方法，其特征在于，所述步骤A之前进一步包括：
清洗外延片，在130度的真空烘箱内将六甲基二硅氨烷HMDS蒸发在清洗干净的外延片上，用于增加外延片与胶的粘附性。
3. 根据权利要求2所述的制作晶体管T型纳米栅的方法，其特征在于，所述清洗外延片的步骤包括：
先用丙酮冲洗，再用乙醇冲洗，然后用去离子水冲洗，如此反复至少6次，最后用氮气吹干。
4. 根据权利要求1所述的制作晶体管T型纳米栅的方法，其特征在于，所述易于实现去胶和剥离的第一层电子束胶为PMGI电子束胶，或为LOR胶；易于实现去胶和剥离的第三层电子束胶为PMGI电子束胶，或为LOR胶。
5. 根据权利要求1所述的制作晶体管T型纳米栅的方法，其特征在于，步骤A中所述第一层电子束胶在前烘前的厚度为300至700埃，典型值为500埃；在前烘后的厚度为200至600埃，典型值为300埃；前烘条件为在180度烘箱中烘6分钟。
6. 根据权利要求1所述的制作晶体管T型纳米栅的方法，其特征在于，步骤B中所述第二层电子束胶ZEP520A在前烘前的厚度为1000至1800埃，典型值为1400埃；在前烘后的厚度为900至1500埃，典型值为1200埃；前烘条件为在180度烘箱中烘30分钟。
7. 根据权利要求1所述的制作晶体管T型纳米栅的方法，其特征在于，步骤C中所述第三层电子束胶在前烘前的厚度为500至3500埃，典型值为1200埃；在前烘后的厚度为300至3000埃，典型值为1000埃；前烘条件为在180度烘箱中烘6分钟。
8. 根据权利要求1所述的制作晶体管T型纳米栅的方法，其特征在于，步骤D中所述第四层电子束胶UVIII在前烘前的厚度为2500至5500埃，典型值为4400埃；在前烘后的厚度为2200至5000埃，典型值为4000埃；前烘条件为在120度热板上烘60秒。
9. 根据权利要求1所述的制作晶体管T型纳米栅的方法，其特征在于，
步骤E中所述栅帽版电子束曝光的条件为：曝光剂量15至60μC/cm2，束流小于等于50pA；
步骤F中所述栅脚版电子束曝光的条件为：曝光剂量80至160μC/cm2，束流小于等于50pA。
10. 根据权利要求1所述的制作晶体管T型纳米栅的方法，其特征在于，步骤G中所述腐蚀栅槽包括：
对于帽层/腐蚀截止层为砷化镓GaAs/砷化铝AlAs的材料，采用磷酸∶双氧水∶水体积比为3∶1∶50的溶液进行腐蚀；
对于帽层/腐蚀截止层为铟镓砷InGaAs/磷化铟InP的材料，采用柠檬酸∶双氧水体积比为1∶1的溶液进行腐蚀；
步骤G中所述蒸发的栅金属由外延片表面向上依次为钛Ti/铂Pt/金Au，其厚度的典型值分别为
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2007100648669A CN100543940C (zh) | 2007-03-28 | 2007-03-28 | 一种制作晶体管t型纳米栅的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2007100648669A CN100543940C (zh) | 2007-03-28 | 2007-03-28 | 一种制作晶体管t型纳米栅的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101276751A true CN101276751A (zh) | 2008-10-01 |
| CN100543940C CN100543940C (zh) | 2009-09-23 |
Family
ID=39995998
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2007100648669A Active CN100543940C (zh) | 2007-03-28 | 2007-03-28 | 一种制作晶体管t型纳米栅的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100543940C (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103913789A (zh) * | 2014-04-03 | 2014-07-09 | 大连理工大学 | 金属基底上制备高深宽比金属微光栅的方法 |
| CN104407499A (zh) * | 2014-12-03 | 2015-03-11 | 复旦大学 | 使用氢氧化钾溶液显影uviii的电子束光刻高分辨率图形的方法 |
| CN104637941A (zh) * | 2015-02-04 | 2015-05-20 | 桂林电子科技大学 | 一种复合沟道mhemt微波振荡器及其制备方法 |
| CN105551949A (zh) * | 2015-12-11 | 2016-05-04 | 中国电子科技集团公司第五十五研究所 | 采用二维石墨烯薄膜提高电子束纳米栅刻写中衬底导电性的方法 |
| CN105679657A (zh) * | 2016-01-26 | 2016-06-15 | 京东方科技集团股份有限公司 | 一种图案化方法及阵列基板的制备方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100411103C (zh) * | 2005-05-19 | 2008-08-13 | 中国科学院微电子研究所 | 高电子迁移率晶体管电路t型栅制作方法 |
-
2007
- 2007-03-28 CN CNB2007100648669A patent/CN100543940C/zh active Active
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103913789A (zh) * | 2014-04-03 | 2014-07-09 | 大连理工大学 | 金属基底上制备高深宽比金属微光栅的方法 |
| CN103913789B (zh) * | 2014-04-03 | 2015-12-30 | 大连理工大学 | 金属基底上制备高深宽比金属微光栅的方法 |
| CN104407499A (zh) * | 2014-12-03 | 2015-03-11 | 复旦大学 | 使用氢氧化钾溶液显影uviii的电子束光刻高分辨率图形的方法 |
| CN104637941A (zh) * | 2015-02-04 | 2015-05-20 | 桂林电子科技大学 | 一种复合沟道mhemt微波振荡器及其制备方法 |
| CN104637941B (zh) * | 2015-02-04 | 2017-05-10 | 桂林电子科技大学 | 一种复合沟道mhemt微波振荡器及其制备方法 |
| CN105551949A (zh) * | 2015-12-11 | 2016-05-04 | 中国电子科技集团公司第五十五研究所 | 采用二维石墨烯薄膜提高电子束纳米栅刻写中衬底导电性的方法 |
| CN105551949B (zh) * | 2015-12-11 | 2018-10-26 | 中国电子科技集团公司第五十五研究所 | 采用二维石墨烯薄膜提高电子束纳米栅刻写中衬底导电性的方法 |
| CN105679657A (zh) * | 2016-01-26 | 2016-06-15 | 京东方科技集团股份有限公司 | 一种图案化方法及阵列基板的制备方法 |
| CN105679657B (zh) * | 2016-01-26 | 2018-06-08 | 京东方科技集团股份有限公司 | 一种图案化方法及阵列基板的制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN100543940C (zh) | 2009-09-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100511596C (zh) | 采用一次电子束曝光制备晶体管t型纳米栅的方法 | |
| CN100543940C (zh) | 一种制作晶体管t型纳米栅的方法 | |
| CN109103245A (zh) | 一种双t型栅及制作方法和应用 | |
| CN100392871C (zh) | 铟镓砷焦平面探测器的列阵微台面的制备方法 | |
| CN101221903A (zh) | 一种晶体管t型纳米栅的制备方法 | |
| CN101430503B (zh) | 用于电子束光刻剥离的去除双层胶的方法 | |
| CN205723599U (zh) | 表面覆盖ITO的反极性AlGaInP基LED | |
| CN105789037B (zh) | 微波毫米波芯片的小尺寸栅制备方法 | |
| CN104241465A (zh) | 一种纳米粗化复合图形化的蓝宝石衬底及制备方法 | |
| JP4838171B2 (ja) | 高電子移動度トランジスタのｔ−ゲート形成方法 | |
| CN101276750A (zh) | 一种晶体管t型纳米栅的制作方法 | |
| US20150221605A1 (en) | Etching of under bump mettallization layer and resulting device | |
| CN100524634C (zh) | 一种制备晶体管t型纳米栅的方法 | |
| CN109786510B (zh) | 一种四元探测器的制备方法以及由此得到的铟镓砷铋四元探测器 | |
| CN101093803A (zh) | 磷化铟异质结双极型晶体管自对准发射极的制作方法 | |
| CN103993287A (zh) | 一种金电极的制备方法 | |
| CN104465900A (zh) | 一种规整排列纳米粗化蓝宝石衬底及制备方法 | |
| CN108807162A (zh) | T型栅制备方法 | |
| CN102569046A (zh) | 在磷化铟衬底上制备t型栅的方法 | |
| CN100466204C (zh) | 一种纳米级库仑岛结构的制备方法 | |
| CN102569047B (zh) | 在磷化铟衬底上制备t型栅的方法 | |
| CN103065953A (zh) | 一种利用电镀工艺在GaN材料上制备细栅的方法 | |
| Chen et al. | Nanophotonics-based low-temperature PECVD epitaxial crystalline silicon solar cells | |
| CN105977146A (zh) | 一种利用常规光刻技术实现深亚微米t型栅的制备方法 | |
| CN101615580A (zh) | 一种制作200nm栅长GaAs基MHEMT器件的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (SHANGHA Free format text: FORMER OWNER: INST OF MICROELECTRONICS, C. A. S Effective date: 20130417 Owner name: INST OF MICROELECTRONICS, C. A. S Effective date: 20130417 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 100029 CHAOYANG, BEIJING TO: 201203 PUDONG NEW AREA, SHANGHAI |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20130417 Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Patentee after: Semiconductor Manufacturing International (Shanghai) Corporation Patentee after: Institute of Microelectronics, Chinese Academy of Sciences Address before: 100029 Beijing city Chaoyang District Beitucheng West Road No. 3 Patentee before: Institute of Microelectronics, Chinese Academy of Sciences |