CN101276258A - 存储设备及其控制方法 - Google Patents

存储设备及其控制方法 Download PDF

Info

Publication number
CN101276258A
CN101276258A CNA2008100098964A CN200810009896A CN101276258A CN 101276258 A CN101276258 A CN 101276258A CN A2008100098964 A CNA2008100098964 A CN A2008100098964A CN 200810009896 A CN200810009896 A CN 200810009896A CN 101276258 A CN101276258 A CN 101276258A
Authority
CN
China
Prior art keywords
speed
memory storage
physical link
logical
connecting portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2008100098964A
Other languages
English (en)
Other versions
CN101276258B (zh
Inventor
中岛昭夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of CN101276258A publication Critical patent/CN101276258A/zh
Application granted granted Critical
Publication of CN101276258B publication Critical patent/CN101276258B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0662—Virtualisation aspects
    • G06F3/0664—Virtualisation aspects at device level, e.g. emulation of a storage device or system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0613—Improving I/O performance in relation to throughput
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0635—Configuration or reconfiguration of storage systems by changing the path, e.g. traffic rerouting, path reconfiguration
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/067—Distributed or networked storage systems, e.g. storage area networks [SAN], network attached storage [NAS]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L67/00—Network arrangements or protocols for supporting network services or applications
    • H04L67/01—Protocols
    • H04L67/10—Protocols in which an application is distributed across nodes in the network
    • H04L67/1097—Protocols in which an application is distributed across nodes in the network for distributed storage of data in networks, e.g. transport arrangements for network file system [NFS], storage area networks [SAN] or network attached storage [NAS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Computer Hardware Design (AREA)
  • Signal Processing (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
  • Small-Scale Networks (AREA)

Abstract

本发明提供一种存储设备及其控制方法，能够使混合搭载具有不同最大物理传输速度的存储装置或控制部的存储设备的系统性能最优化。在具有连接多个存储装置的网络的存储设备中，具有：从网络输入输出数据的数据输入输出部、连接数据输入输出部和所述存储装置的连接部、以及控制网络的数据输入输出的控制部。控制部具有逻辑链路设定部和传输部，所述逻辑链路设定部，将用于在数据输入输出部和连接部间、或连接部和连接部间输入输出数据的多条物理链路中的至少一条以上物理链路分割为至少一条以上的逻辑链路，对一条物理链路设定多条逻辑链路；所述传输部，同时向通过逻辑链路设定部设定的多条逻辑链路多路传输数据，并且向物理链路传输所述数据。

Description

存储设备及其控制方法
技术领域
本发明涉及存储设备及其控制方法，尤其涉及用于使存储数据的多个存储装置的处理性能最优化的技术。
背景技术
作为计算机系统的一种，已知具有多个存储装置的存储设备。存储设备从作为访问源装置的主计算机或其他存储设备接受输入输出命令。存储设备遵从所述输入输出命令，将存储装置中保存的数据发送至访问源装置，或者将来自访问源装置的数据存储在存储设备所具备的一个以上的存储装置中。
作为这种存储设备，已知专利文献1中公开的存储设备。该存储设备使用光纤通道仲裁环(FC AL：Fibre Channel Arbitrated Loop)作为连接接口，将多个存储装置(磁盘驱动器、磁带装置等)连接起来。
另外，已知专利文献2中公开的、作为存储装置的连接接口而新应用了SAS(Serial Attached SCSI)的存储设备。而且，专利文献3以及非专利文献1中公开的SAS扩展器(SAS Expander)，通过以树状结构多级连接扩展器可以形成大规模的网络。另外，在由多个SAS扩展器构成的SAS的网络的连接形态(拓扑)中，与光纤通道仲裁环相比具有可以通过单一拓扑廉价地连接大量存储装置的优点。已知专利文献4以及非专利文献1中公开的、SAS的控制器(发起源(initiator))对使用了SAS扩展器的树状结构的交换网络的连接形态进行发现的处理、即拓扑发现处理(Discover Process)。
另外，已知非专利文献2中公开的、分时地多路复用多条逻辑链路(LogicalLink)来同时向SAS的物理链路(Physical Link)传输多个数据的多路传输技术(Multiplexing)。通过该技术，当SAS发起源的最大物理传输速度比存储装置的最大物理链路速度(传输速度)高时，通过将SAS发起源一侧的一条高速物理链路分割为两条，同时控制与两个低速存储装置的数据输入输出。
【专利文献1】特开2005-149173号公报
【专利文献2】美国专利第7035952号说明书
【专利文献3】美国专利申请公开第2006/101171号说明书
【专利文献4】美国专利第6886051号说明书
【非专利文献1】Rob Elliott，ANSI INCITS T10 1760-D Serial AttachedSCSI-2(Draft)Revision 8，26 January 2007，http://www.t10.org/ftp/t10/drafts/sas2/sas2r08.pdf(2007年3月)
【非专利文献2】Rob Elliott，SAS-2Multiplexing(Draft)Revison7，6 November 2006，http://www.t10.org/ftp/t10/document.05/05-381r7.pdf(2007年3月)
发明内容
在作为连接多个存储装置(磁盘驱动器等)的接口而应用了SAS的存储设备中，考虑到应用最先进的SAS接口技术的高速存储装置或扩展器、和应用现有的SAS接口技术的中速·低速存储装置或扩展器共存来进行连接的结构。在此连接结构中，存储设备的后端(Back End)的网络中，最大物理链路速度不同的存储装置或扩展器、SAS发起源共存。
通过应用非专利文献2中公开的多路传输技术，当SAS发起源的最大物理链路速度比存储装置的最大物理链路速度高时，通过将SAS发起源一侧的一条高速物理链路分割为两条以上，可以同时控制与两个以上低速存储装置的数据输入输出。当存储装置等的最大物理链路速度全部为同一值时，通过将全部逻辑链路的最大逻辑链路速度设定为与存储装置的最大物理链路速度一致，可以最大限度地利用后端整体的系统性能。
然而，根据非专利文献2，为了进行多路传输的设定，在确立物理链路的初始化步骤的一连串动作(Link Reset Sequence)中，需要固定地决定物理链路内的逻辑链路数。多路传输的设定在初始化的时刻固定地进行设定，因此无法动态地改变物理链路内构成的逻辑链路数。
如前所述，由于受到无法动态地进行多路传输的设定的制约，当存储装置等的最大物理链路速度例如1.5[Gbps]、3[Gbps]、6[Gbps]共存的情况下，当使逻辑链路的最大逻辑链路速度与1.5[Gbps]的低速存储装置相匹配地进行多路传输的设定时，最大物理链路速度为3[Gbps]或6[Gbps]的存储装置实际可以输入输出的逻辑链路速度被限制为多路传输的设定中设定的最大逻辑链路速度1.5[Gbps]。在与所述共存条件相同的情况下，当使逻辑链路的最大逻辑链路速度与6[Gbps]的高速存储装置相匹配地进行多路传输的设定时，1.5[Gbps]或3[Gbps]的低速的最大物理链路速度的存储装置无法进行多路传输，无法利用6[Gbps]的高速的物理链路的带宽，产生了无法通过以1.5[Gbps]的逻辑链路速度设定的4条逻辑链路同时从4个存储装置进行输入输出的限制。
因此，由于多路传输的设定是固定的，因此在连接了多个存储装置的存储设备中，在存储装置的最大物理链路速度多种共存地进行了连接的情况下，无法将存储设备的后端的网络设定为最佳系统性能。因此产生如下问题：无法同时利用存储设备的后端所具有的最大吞吐(throughput)性能、以及存储装置所具有的最大物理链路速度。
鉴于以上问题而做出本发明，提出了能够使共同搭载了具有不同最大物理传输速度的存储装置或控制部的存储设备的系统性能最优化的存储设备及其控制方法。
为了解决所述问题，在本发明中，在具有连接多个存储装置的网络的存储设备中，具有从网络输入输出数据的数据输入输出部、连接数据输入输出部和所述存储装置的连接部、以及控制网络的数据输入输出的控制部。控制部具备逻辑链路设定部和传输部，所述逻辑链路设定部，将用于在数据输入输出部和连接部间、或者连接部和连接部间输入输出数据的多条物理链路中的至少一条以上的物理链路分割为至少一条以上的逻辑链路，对一条物理链路设定多条逻辑链路；所述传输部，向通过逻辑链路设定部设定的多条逻辑链路同时多路传输数据，并且向物理链路传输所述数据。
另外，在本发明中，在具有连接多个存储装置的网络的存储设备的控制方法中，具有第一步骤和第二步骤，所述第一步骤，将用于在数据输入输出部和连接部间、或者连接部和连接部间输入输出数据的多条物理链路中的至少一条以上的物理链路分割为至少一条以上的逻辑链路，对一条物理链路设定多条逻辑链路，其中所述数据输入输出部从网络输入输出数据，所述连接部连接数据输入输出部和存储装置；所述第二步骤，同时向第一步骤中设定的多条所述逻辑链路多路传输数据，并且向物理链路传输数据。
因此，在一个网络上，在具有不同最大物理链路速度的连接部·存储装置共存的存储设备中，可以维持存储装置的最大物理链路速度的数据传输，同时可以利用数据输入输出部和多个存储装置间的最大物理链路速度来控制数据的输入输出，因此，能够使存储装置的网络的性能达到存储设备的最大吞吐性能来进行数据的输入输出，并且最大物理传输速度为高速的存储装置能够以最大吞吐性能来进行数据的输入输出。
根据本发明，可以实现使共同搭载了不同最大物理传输速度的存储装置或控制部的存储设备的系统性能最优化的存储设备及其控制方法。
附图说明
图1是存储系统的内部框图。
图2是MPU组件的内部框图。
图3是后端管理信息的概念图。
图4是表示后端部的结构的框图。
图5是表示SAS的物理PHY、物理链路、端口、逻辑链路的关系的概念图。
图6是表示SAS的物理链路中的多路传输的概念图。
图7是表示SAS的物理链路中的多路传输的概念图。
图8是表示SAS的物理链路中的多路传输的概念图。
图9是表示SAS的物理链路中的多路传输的概念图。
图10是表示进行后端部的拓扑初始化的发现处理流程的流程图。
图11是表示发现处理的详细流程的流程图。
图12是表示计算多路传输或区域分割的最佳结构的流程的流程图。
图13是表示分区的结构的概念图。
图14是表示分区的结构的概念图。
图15是表示另一实施方式的后端部的结构的框图。
图16是表示另一实施方式的后端部的结构的框图。
图17是表示另一实施方式的后端部的结构的框图。
图18是表示多路传输的设定与区域组的设定的组合的概念图。
图19是表示多路传输的设定与区域组的设定的组合的概念图。
图20是表示多路传输的设定与区域组的设定的组合的概念图。
图21是另一实施方式的存储系统的内部框图。
符号说明
1存储系统；2主机装置；4存储设备、5管理终端；12 MPU组件；14后端部；21 SAS控制器；21A SAS发起源；22 SAS扩展器；22A高速SAS扩展器；22B低速SAS扩展器；23存储装置；23A高速存储装置；23B低速存储装置；23C中速存储装置；41控制程序；42后端管理信息；51 SAS控制器列表；52 SAS扩展器列表；53发现表；54发现信息；55区域分配表；56区域临时登录表；61物理PHY
具体实施方式
以下，参照附图详细描述本发明的一个实施方式。
(1)存储系统1的结构
图1是存储系统1的结构图。主机装置(Host)2通过网络(Network)3与存储设备(Disk Array Subsystem)4连接，由此构成该存储系统1。另外，存储设备4通过规定的通信路径与管理终端(Management Client)5连接。
主机装置2是具备CPU(Central Processing Unit)和存储器等信息处理资源的计算机装置，例如由个人计算机或工作站、大型机(mainframe)等构成。另外，主机装置2具备键盘、交换机(Switch)或指点设备(Pointing Device)、麦克风等信息输入装置(未图示)；以及监控显示器或扬声器等信息输出装置(未图示)。
网络3由例如SAN(Storage Area Network)、LAN(Local Area Network)、因特网、公共线路或专用线路等构成。主机装置2以及存储设备4间经由该网络3的通信，例如当网络3是SAN时遵从光纤通道协议来进行，当网络3是LAN时遵从TCP/IP协议(Transmission Control Protocol/Internet Protocol)来进行。
存储设备4具备主机组件(Host PK)11、MPU(Micro Processing Unit)组件(MPU PK)12、高速缓冲存储器组件(Cache PK)13、后端部14，分别与交换机组件(Switch PK)15连接。存储设备4采取冗余结构。
主机组件11是作为与主机装置2的接口(I/F)而包含光纤通道(FiberChannel)或iSCSI(internet Small Computer System Interface)等接口控制器的组件。主机组件11通过网络3与多个主机装置2连接。另外，主机组件11与管理终端5连接，在管理终端5中进行RAID组(Redundant Array ofIndependent/Inexpensive Disks Group)的生成等控制。
MPU组件12是用于控制存储设备4的组件(参照图2在后面进行详细描述)。
高速缓冲存储器组件13包含：作为在存储设备4中存储的用户数据的暂时存储区的高速缓冲存储器、以及连接高速缓冲存储器和交换机组件15的高速缓冲存储器控制器等。
后端部14是包含控制存储设备4内的多个存储装置23的接口控制器的组件。后端部14具备多个SAS控制器(SAS Controller)21作为接口控制器，并与交换机组件15连接。SAS控制器21通过SAS扩展器22与多个存储装置(HDD：Hard Disk Drive)23连接(参照图4在后面进行详细描述)。
(2)MPU组件12的结构
接着使用图2说明MPU组件12的结构。图2是表示MPU组件12的内部结构的框图。MPU组件12将MPU31与存储器桥(Memory Bridge)32连接。存储器桥32同样与存储器(Memory)33以及交换机组件15连接。
在存储器33中存储了控制存储设备4的控制程序41、后端管理信息42。后端管理信息42存储：管理后端部14中包含的SAS扩展器22的SAS控制器列表51、存储SAS扩展器22的列表的信息的多个SAS扩展器列表52、存储与SAS扩展器22相连的存储装置23和SAS扩展器22的信息的发现表(Discover Table)53、发现(Discover)信息54、存储对后端部14进行逻辑分割的信息的区域分配表55、以及用于在分配区域时进行临时登录的区域临时登录表56。
(3)后端管理信息42
接着，使用图3详细说明后端管理信息42。图3是说明构成后端管理信息42的各种表的条目的图。
SAS控制器列表51具有：SAS扩展器数量栏51A，其存储由后端部14的某个SAS控制器21管理的、构成后端部14的SAS扩展器22的数量；以及对扩展器列表的指针栏51B，其存储对后述的扩展器列表52的指针(Pointer)。
SAS扩展器列表52存储SAS控制器21所连接的SAS扩展器22和其下所连接的SAS扩展器22的信息。SAS扩展器列表52具有：对区域分配表的指针栏52A，其存储对后述的区域分配表55的指针；以及SAS扩展器的连接总数栏52B，其存储SAS扩展器22的连接总数。另外，SAS扩展器列表52具有：Report General信息栏52C，其针对所连接的各SAS扩展器22，存储作为该SAS扩展器22的基本信息的Report General命令(Report GeneralCommand报告一般命令)的应答信息；以及对发现表的指针栏52D，其存储对后述的发现表53的指针。
发现表53，对于与存储SAS扩展器22的各物理PHY(PHY)61(后述)的号码(PHY ID)的物理PHY号码栏53A中存储的各物理PHY61连接的对方的物理PHY61的信息、即发现信息54进行存储。另外，发现表53对应于各物理PHY号码栏53A的各物理PHY61而具有：连接目的地扩展器ID栏53B，其存储作为连接目的地的SAS扩展器22的ID；未发现位栏53C，其存储未发现位(bit)；以及与该各物理PHY号码栏53A的各物理PHY61连接的对方的物理PHY61的发现信息54。连接目的地扩展器ID栏53B是在相应的物理PHY61的连接目的地上连接了SAS扩展器22时成为有效的字段，指示接下来连接的SAS扩展器22的Report General信息栏52C以及对发现表的指针栏52D。当物理PHY61是存储装置23时，连接目的地扩展器ID栏53B为无效。在后述被称为发现处理(Discover Process)的连接形态(拓扑)解决流程中应用未发现位栏53C。
发现信息54存储由SAS标准所规定的信息。发现信息54具有：设备类别栏54A，其存储区别SAS扩展器22或存储装置23的信息；最大物理链路速度栏54B，其存储后述的最大物理链路速度(传输速度)；逻辑链路速度栏54C，其存储后述的逻辑链路速度；协议类别栏54D，其存储协议的类别；连接目的地SAS地址栏54E，其存储连接目的地SAS的地址(WWN：World WideName)；物理PHY号码栏54F，其存储连接目的地物理PHY号码(PHY ID)；区域组栏54G，其存储后述的区域组；以及可否设定多路传输栏54H，其存储可否设定后述的多路传输。
区域分配表55，是在对后述的拓扑整体进行逻辑分割时，用于将与后述的物理链路对应的逻辑链路的对应关系、和区域分割关联起来的表。区域分配表55具有：区域组ID栏55A，其存储区域组ID；多路传输设定种类栏55B，其存储多路传输设定的种类；最大物理链路速度栏55C；物理链路数栏55D，其存储物理链路数；逻辑链路速度栏55E；逻辑链路数栏55F，其存储逻辑链路数；同一区域存储装置总数栏55G，其存储同一区域组中包含的存储装置23的总数；以及各区域的性能信息栏55H，其存储各区域组的性能信息。
区域临时登录表56是用于在执行后述的发现处理中，为了收集构建区域分配表55的信息而临时保存信息的表。区域临时登录表56是分别在SAS控制器21以及SAS扩展器22中定义的表。另外，当执行后述的发现处理时，每当发现到新的SAS扩展器22时，控制程序41重新生成区域临时登录表56。区域临时登录表56具有：物理链路速度栏56A、物理链路数栏56B、逻辑链路速度栏56C、逻辑链路数栏56D、同一区域存储装置总数栏56E、以及所需带宽比例栏56F，其存储区域临时登录表56内的所需带宽的比例。
(3)后端部14的结构
接下来，使用图4说明后端部14的结构。后端部14由SAS控制器21、多个SAS扩展器22以及多个存储装置23构成。SAS控制器21可以是一个，也可以是多个。
SAS扩展器22中有多个种类，高速SAS扩展器22A为高速，且可以进行多路传输的设定，低速SAS扩展器22B为低速，且可以进行多路传输的设定。从SAS控制器21直接连接的高速SAS扩展器22A相当于以存储设备4的MPU组件12为起点的树状结构的根部，因此以下有时将其特别称为根(ROOT)高速SAS扩展器22A。
在本实施方式中，在根高速SAS扩展器22A上连接了存储装置23，但也可以不连接存储装置23。在另一SAS扩展器22上连接了多个存储装置23，连接了最大物理链路速度为高速的存储装置(HDD(高速))23A(高速存储装置23A)、以及最大物理链路速度为低速的存储装置(HDD(低速))23B(低速存储装置23B)。SAS扩展器22可以以树状结构连接。可以经由不同的多个SAS扩展器22到达一个SAS扩展器22的、被称为“环”的连接结构，在SAS标准中不被认可。
在图4的实施方式中，在高速SAS扩展器22A上分别连接了30台高速存储装置23A、10台低速存储装置23B，还连接了低速SAS扩展器22B。在低速SAS扩展器22B上连接了10台低速存储装置23B。在低速SAS扩展器22B的下游未连接SAS扩展器22。
(4)Serial Attached SCSI
接着，使用图5说明SAS的物理PHY、物理链路、端口、逻辑链路的关系。SAS控制器21、SAS扩展器22以及存储装置23具有一个以上的物理PHY61。物理PHY61具有SerDes(Serializer/DeSerializer：串行/并行变换电路)62、以及PHY层-LINK层63。将通过双向差分信号线(Differential Signal)71连接了两个物理PHY61的结构称为物理链路72。连接图5的存储装置23和SAS扩展器22的物理链路72，由于是通过一条物理链路72进行连接，因此称为窄链路(Narrow Link)。另外，由窄链路构成的端口称为窄端口(NarrowPort)64。
SAS扩展器22具有两个以上物理PHY61、以及ECR(Expander ConnectionRouter)81、ECM(Expander Connection Manager)82、SMP目标设备(SerialManagement Protocol Target Device)83、BPP(Broadcast Primitive Process广播原语处理器)84。ECR81是由无阻塞交换器(Non-blocking Switch)等构成的、从物理PHY61通过其他物理PHY61的交换机构。ECM82具有控制ECR81的路由表、以及控制后述的逻辑分割(Zoning)的机构。SMP目标设备83是用于从SAS控制器21控制ECM82的、内置于SAS扩展器22中的设备。BPP84是监视该SAS扩展器22的物理PHY61、检测与物理PHY61连接的物理PHY61的插入·拔出以及物理链路72的链接/断开(Link UP/Link Down)等、并通过广播(Broadcast)信号对SAS控制器21进行通知的机构。
在SAS扩展器22和SAS扩展器22之间、或SAS控制器21和SAS扩展器22之间，可以汇集多条物理链路72而构成宽链路(Wide Link)73。宽链路73是可以从同一SAS控制器21对多个存储装置23同时利用多条物理链路72来进行输入输出的技术。另外，将通过宽链路73构成的端口称为宽端口85。而且，由于宽端口85具有多个物理PHY61，因此其具有与多个物理PHY61连接的端口86。
此外，存储装置23具有用于控制该存储装置23的控制装置65。另外，SAS控制器21的端口86与交换机组件15连接。
(5)SAS多路传输
接下来，使用图6～图9说明SAS的物理链路72中的多路传输。
首先，使用图6和图7说明SAS的速率匹配(Rate Matching)(用于使传输速度一致的控制)。在SAS标准中，为了避免协议的复杂度，通过简单的方法进行速率匹配。此外，高速存储装置23A和高速SAS扩展器22A之间的物理链路72的最大物理链路速度，与低速存储装置23B和SAS高速扩展器22A之间的物理链路72的最大物理链路速度相比为高速。
图6表示高速存储装置23A和高速SAS扩展器22A之间的物理链路72的最大物理链路速度、与SAS控制器21和高速SAS扩展器22A之间的物理链路72的最大物理链路速度相一致的情况。以下，将数据的传输单位记作DW(Double Word＝32bit)。
在这种情况下，表示了在高速SAS扩展器22A和高速存储装置23A之间，在时间T1传输Y0、Y1、Y2、Y3的4DW的数据D1、以及Z0、Z1、Z2、Z3的4DW的数据D2。另外，表示了在SAS控制器21和高速SAS扩展器22A之间，选择宽端口85中的宽链路73的物理链路72中空闲的一条，在时间T1传输Y0、Y1、Y2、Y3的4DW的数据D1、以及Z0、Z1、Z2、Z3的4DW的数据D2。
此外，在图6中不进行与低速存储装置23B的数据输入输出，因此在高速SAS扩展器22A和低速存储装置23B之间，传输作为空闲DW(Idle DW)的2DW的数据D3。
图7表示低速存储装置23B和高速SAS扩展器22A之间的物理链路72的最大物理链路速度、与SAS控制器21和高速SAS扩展器22A之间的物理链路72的最大物理链路速度不一致，SAS控制器21和高速SAS扩展器22A之间的物理链路72的最大物理链路速度较高的情况。
在这种情况下，表示了在高速SAS扩展器22A和低速存储装置23B之间，在时间T1传输W0、W1的2DW的数据D4以及X0、X1的2DW的数据D5。
在此，在SAS控制器21和高速SAS扩展器22A之间，低速存储装置23B和高速SAS扩展器22A之间的物理链路72的最大物理链路速度、与SAS控制器21和高速SAS扩展器22A之间的物理链路72的最大物理链路速度不一致，所以需要使连接速度与最大物理链路速度为低速的存储装置23B的速度匹配。因此，与传输W0、W1的数据D4的时间T1匹配地在SAS控制器21和高速SAS扩展器22A之间的物理链路72中变换为W0、AP(ALIGNPrimitive)、W1、AP的4DW的数据D6，由此使同一时间T1期间传输的数据量与W0、W1的2DW的数据D4一致。此外，所谓AP是用于速率匹配的修正数据，在接收侧放弃AP，修正为连续的数据串。
同样地，在SAS控制器21和高速SAS扩展器22A之间，低速存储装置23B和高速SAS扩展器22A之间的物理链路72的最大物理链路速度、与SAS控制器21和高速SAS扩展器22A之间的物理链路72的最大物理链路速度不一致，所以需要使连接速度与最大物理链路速度为低速的存储装置23B的速度匹配。因此，与传输X0、X1的数据D5的时间T1匹配地在SAS控制器21和高速SAS扩展器22A之间的物理链路72中变换为X0、AP、X1、AP的4DW的数据D7，由此使同一时间T1期间传输的数据量与X0、X1的2DW的数据D5一致。
此外，在图7中不进行与高速存储装置23A的数据输入输出，因此在高速SAS扩展器22A和高速存储装置23A之间传输作为空闲DW的数据D8。
然而，如图7情况下的数据传输那样在连接了最大物理链路速度不同的多个存储装置23的拓扑中，可知SAS控制器21和SAS高速扩展器22A间的物理链路72的利用效率成为50％。因此，产生了无法利用存储设备4的最大性能的制约。
针对该问题，图8通过多路传输的技术，可以使SAS控制器21和高速SAS扩展器22A间的物理链路72的利用效率提高到100％。使用图8对多路传输以及逻辑链路进行说明。
图8表示高速存储装置23A和可多路传输的高速SAS扩展器22A间的物理链路72的最大物理链路速度、与SAS控制器21和可多路传输的高速SAS扩展器22A间的物理链路72的最大物理链路速度一致的情况。另外，图8表示低速存储装置23B和高速SAS扩展器22A间的物理链路72的最大物理链路速度、与SAS控制器21和高速SAS扩展器22A间的物理链路72的最大物理链路速度不一致，SAS控制器21和高速SAS扩展器22A间的物理链路72的最大物理链路速度较高的情况。
在这种情况下，高速SAS扩展器22A和低速存储装置23B间的物理链路72被分割为两条称为逻辑链路的虚拟物理链路。使用该逻辑链路分时地传输来自两个不同发送源/发送目的地的数据，由此实现多路传输。
根据图8，在SAS控制器21和高速SAS扩展器22A之间，宽端口85中的宽链路73的两条物理链路72被分割为4条逻辑链路74。
在这种情况下，表示在高速SAS扩展器22A和低速存储装置23B间的物理链路72中，在时间T1传输W0、W1的2DW的数据D4以及X0、X1的2DW的数据D5。
并且，表示在SAS控制器21和高速SAS扩展器22A间的逻辑链路74中，选择4条逻辑链路74中空闲的逻辑链路74，在时间T1分时地传输W0、Y0、W1、Y1的4DW的数据D11(第一逻辑链路W0、Y0，第二逻辑链路W1、Y1)。
在此，在高速存储装置23A和高速SAS扩展器22A之间，SAS控制器21和高速SAS扩展器22A间的逻辑链路74的最大逻辑链路速度、与高速存储装置23A和高速SAS扩展器22A间的物理链路72的最大物理链路速度不一致，因此需要使连接速度与低速的逻辑链路速度匹配。
即，在高速存储装置23A和高速SAS扩展器22A之间，与传输数据D11中的Y0、Y1的2DW的数据的时间T1匹配地在高速存储装置23A和高速SAS扩展器22A间的物理链路72中变换为Y0、AP、Y1、AP的4DW的数据D10，由此使同一时间T1期间传输的数据量与Y0、Y1的2DW的数据一致。
另外，表示了在SAS控制器21和高速SAS扩展器22A间的逻辑链路74中，选择4条逻辑链路74中空闲的逻辑链路74，在时间T1分时地传输X0、Z0、X1、Z1的4DW的数据D12(第三逻辑链路X0、Z0，第四逻辑链路X1、Z1)。
在此，在高速存储装置23A和高速SAS扩展器22A之间需要与上述情况同样地进行速率匹配，与传输数据D12中Z0、Z1的2DW的数据的时间T1匹配地在高速存储装置23A和高速SAS扩展器22A间的物理链路72中变换为Z0、AP、Z1、AP的4DW的数据D10，由此使同一时间T1期间传输的数据量与Y0、Y1的2DW的数据一致。
于是，图7中发生的问题、即带宽的50％由AP浪费的问题，在图8中得到了解决，但产生了别的问题。即图6中，在高速存储装置23A的传输中，连接时的速度也可以达到与最大物理链路速度相同的速度，可以在时间T1期间传输4DW的数据，但在图7中，高速存储装置23A的连接速度成为由SAS控制器21和高速SAS扩展器22A间的物理链路72构成的逻辑链路74的逻辑链路速度，下降到高速存储装置23A的最大物理链路速度的1/2。
因此，高速存储装置23A的连接速度成为最大物理链路速度的1/2，在时间T1期间可以传输的数据传输量成为2DW。因此即使连接高速存储装置23A，也使连接速度与低速存储装置23B同等低速的逻辑链路速度相匹配，产生了失去在连接高速存储装置23A的性能方面的优势的问题。
因此，在本发明中目的在于以下两点：将SAS控制器21和高速SAS扩展器22A间的物理链路72的利用效率提高至100％，并且使高速存储装置23A的最大逻辑链路速度等于最大物理链路速度。使用图9说明使用了多路传输和构成宽端口85中的宽链路73的物理链路72的逻辑分割(Zoning)的解决方案。
图9是与图8同样的连接结构。在此，在SAS控制器21和高速SAS扩展器22A间连接的、构成宽端口85中的宽链路73的两条物理链路72中，将其中一条物理链路72分割为两条逻辑链路74，可以进行多路传输。并且，在另一条物理链路72中不进行多路传输的设定。另外，对构成宽链路73的、多路传输的设定分别不同的逻辑链路74和物理链路72进行逻辑分割(Zoning)，构成两个区域组。即在本实施方式中，将一个宽端口73分割为多个区域，针对每个区域变更多路传输的设定。
在这种情况下，在包含对物理链路72进行了多路传输的设定的逻辑链路74的区域组中，包含低速存储装置23B，在包含未进行多路传输的设定的物理链路72的区域组中，包含高速存储装置23A。高速SAS扩展器22A的ECM82管理路由信息以及区域组信息，禁止ECR81访问跨越区域组的路径。
由此，两台低速存储装置23B，经由构成宽端口85中的宽链路73的两条物理链路中、进行了多路传输的设定的逻辑链路74的路径来进行数据传输。另外，两台高速存储装置23A经由物理链路72进行数据传输。因此，两台低速存储装置23B的数据D4以及数据D5，可以在逻辑链路74中在时间T1分时地多路传输W0、X0、W1、X1的4DW的数据D13。另外，高速存储装置23A可以在时间T1传输Z0、Z1、Z2、Z3的4DW的数据D2，从而高速地进行数据传输。
(6)流程的概要
接下来，使用图10对用于实现图9中说明的概念的控制流程进行说明。图10是表示进行后端部14的拓扑的初始化的发现处理的流程的图。
起初，存储设备4的MPU组件12，当经由SAS控制器21检测出拓扑变更的事件(event)时开始图10的流程。首先，MPU组件12执行作为SAS的拓扑的解决流程的发现处理，进入SP2(SP1)。参照图8在后面详细描述SP1。
MPU组件12根据SP1中构建的区域临时登录表56，计算同一区域存储装置总数栏57E的HDD台数和逻辑链路速度栏56C的逻辑链路速度的积，计算区域临时登录表56内的所需带宽的比例，存储在所需带宽比例栏56F中(SP2)。在本实施方式中表示了图4的连接结构，作为所需带宽的比例，6[Gbps]的逻辑链路速度与3[Gbps]的逻辑链路速度的比例为3∶1(6[Gbps]×30[台]＝180，3[Gbps]×20[台]＝60，从而180∶60＝3∶1)。同样地，高速SAS扩展器22A和低速SAS扩展器22B间的比例，由于登录了存储装置23的台数的条目仅有一个，其它条目的台数为0台，因此比例为1。
然后，MPU组件12根据SP2的结果生成区域分配表55(SP3)。在此，连接图4的高速SAS扩展器22A与SAS控制器21的物理链路的条数为4条，由于根据SP3的结果以3∶1来分割区域，因此MPU组件12在区域组#0中登录3条6[Gbps]的物理链路，在区域组#1中登录1条6[Gbps]的物理链路。同样地，高速SAS扩展器22A和低速SAS扩展器22B间的物理链路的条数为4条，根据SP3的结果，区域为1个，因此MPU组件12登录4条区域组#1的3[Gbps]的物理链路。另外，MPU组件12向同一区域存储装置总数栏57E拷贝最上位的高速SAS扩展器22A的临时登录表56的同一区域存储装置总数栏57E的值。
接着，MPU组件12根据SP4中计算出的多路传输的设定，向高速SAS扩展器22A逻辑分割构成宽链路73的物理链路72，进入SP6(SP4)。另外，MPU组件12根据SP4中计算出的多路传输的设定，对于高速SAS扩展器22A，将构成宽链路73的物理链路72中的指定的物理链路72设定为多路传输(SP5)，结束图10的流程。
(7)发现处理
接着，使用图11详细说明图10的SP1。图11是发现处理的详细流程。MPU组件12当检测出拓扑变更的事件时开始图10的流程，从SP2进入本流程的SP11，在结束本流程后进入图10的SP2。
首先，MPU组件12，以用于拓扑发现的SAS控制器21作为起点，将直接连接的最上位的SAS扩展器22设定为根SAS扩展器22。在根中设定作为发现对象的SAS扩展器22的初始值，进入SP12(SP11)。
接着，MPU组件12，为了取得SAS扩展器22的信息，对未发现到连接设备的未发现的SAS扩展器22(在初始值的情况下是根SAS扩展器22)发送SMP Report General的请求，该SMP Report General的请求是SAS标准所规定的SMP(Serial Management Protocol)的命令组(Command Set)。MPU组件12通过该Report General的应答，取得SAS扩展器22的物理PHY61的数量、和SAS扩展器22的ECM82中设定的路由表的条目数等信息。在此，为了调查与未发现的SAS扩展器22的全部物理PHY61连接的物理PHY61，MPU组件12将作为发现对象的SAS扩展器22的物理PHY号码(PHY ID)初始化为“0”，进入SP13(SP12)。
接着，PMU组件12，为了取得与未发现的物理PHY61连接的物理PHY61的信息，对未发现的SAS扩展器22发送SAS标准所规定的SMP发现请求(SMP Discover Request)。然后，MPU组件12当接收到SMP发现的应答时，取得包含发现表53的相应的物理PHY号码所对应的发现信息54在内的、连接设备的各种信息，进入SP14(SP13)。其中，在图11的SP5中设定SP13中的区域组。
接着，说明对SP13中取得的发现信息54进行分析、更新区域临时登录表56的步骤。
当分析发现信息54的结果是，作为连接目的地设备而不存在SAS控制器21、SAS扩展器22和存储装置23中的任何一个时(SP14：否)，MPU组件12进入SP23。当SP14中存在某个连接目的地设备时(SP14：是)，MPU组件12进入SP15。
同样地，当连接目的地设备的类别是SAS扩展器22的物理PHY61时(SP15：否)，MPU组件12进入SP16。另外，当连接目的地设备的类别是存储装置23等(End Device)而不是SAS扩展器22时(SP15：是)，MPU组件12进入SP20。
接下来，说明在SP15的判断步骤中，连接目的地设备是SAS扩展器22的情况下的步骤。在连接目的地设备是SAS扩展器的情况下(SP15：否)，MPU组件12在发现表53的未发现位栏53B中登录“未发现”，以便在后面进行发现处理。然后，MPU组件12根据物理链路72的最大物理链路速度，生成表示将物理链路72多路复用的形式(pattern)的区域临时登录表56。区域临时登录表56具有物理链路数栏56B，保存与6[Gbps]、3[Gbps]、1.5[Gbps]的物理链路速度栏56A的物理链路速度对应的物理链路数。另外，具有用于登录所有与各物理链路数栏56B对应的逻辑链路速度的形式的逻辑链路速度栏56C，在逻辑链路数栏56D中登录通过(物理链路速度)÷(逻辑链路速度)的计算式而求得的值。在物理链路数栏56B、同一区域存储装置总数栏56E、以及所需带宽的比例栏56F中设定初始值“0”(SP16)。
接着，MPU组件12对构成宽端口85中的宽链路73的物理链路数进行计数，登录在物理链路数栏56B中。构成宽链路73的物理PHY61的集合，等价于连接目的地SAS扩展器22的SAS地址(WWN)相同的物理PHY61的集合。向全部物理PHY61发送SMP发现请求的结果是，明确了构成宽链路73的物理链路数(SP17)。
接着，MPU组件12根据发现信息54判断是否经由删减(Subtractive)属性的物理PHY61实施了未发现的SAS扩展器22的发现(SP18)。在此，在经由删减属性的物理PHY61的情况下(SP18：是)，由于不需要对SAS扩展器22的ECM82构建路由表，因此MPU组件12进入SP23。在不经由删减属性的物理PHY61的情况下(SP18：否)，MPU组件12进入SP19。
接着，MPU组件12，对于到达发现过程中的SAS扩展器22之前经由的全部SAS扩展器22的路由表设定SAS地址(WWN)，进入SP23(SP19)。
接下来，说明在SP15的判断步骤中，连接设备是SAS扩展器22以外的情况下的步骤。
接着，MPU组件12根据发现信息54，针对存储装置23经由的SAS扩展器22的全部区域临时登录表56，对具有与存储装置23的最大物理传输速度相同的逻辑传输速度的同一区域存储装置的总数进行计数，进入SP21(SP20)。
接着，由于未连接SAS扩展器22，因此MPU组件12在未发现位栏53B中设定“已发现”，进入SP22(SP21)。
接着，MPU组件12与SP19同样地对于到达发现过程中的SAS扩展器22之前经由的全部SAS扩展器22的路由表设定SAS地址(WWN)，进入SP23(SP22)。
接着，MP组件12为了发现下一物理PHY61而将物理PHY号码增加，进入SP24(SP23)。
接着，MPU组件12判定当前的物理PHY号码是否超过SAS扩展器22的物理PHY61的总数(SP24)。在此，在当前的物理PHY号码未达到SAS扩展器22的物理PHY61的总数时(SP24：是)，MPU组件12进入SP13，重复进行在下一物理PHY61上连接的连接目的地设备的发现。在当前的物理PHY号码在SAS扩展器22的物理PHY61的总数以上时(SP24：否)，MPU组件12进入SP25。
接着，MPU组件12判断在完成了当前全部物理PHY61的发现的SAS扩展器22中是否残留有未发现的SAS扩展器22(SP25)。在此，当残留有未发现的扩展器时(SP25：是)，MPU组件12将SAS扩展器22的发现指针设置到下一未发现的SAS扩展器22，进入SP12。
接着，当不残留未发现的SAS扩展器22时(SP25：否)，MPU组件12进入SP26的判断步骤，判断当前所发现的SAS扩展器22的位置是否为根(Root)(SP26)。在此，当发现对象SAS扩展器22不是根时(SP26：否)，MPU组件12进入SP27。MPU组件12返回发现对象SAS扩展器22的层次的上一层。另外，MPU12将完成了发现的SAS扩展器22的未发现位栏53B中设定为“已发现”，进入SP25(SP27)。
接着，当SP26的判断步骤中是根时(SP26：是)，由于没有未发现的SAS扩展器22，因此MPU组件12结束本流程。
在本实施方式中，表示了由存储设备4的MPU组件12主导地执行全部拓扑发现的流程，但如SAS标准中记载的，可以通过SAS扩展器22自身，对该SAS扩展器22自身连接的物理PHY61执行发现处理，可以通过扩展器自身进行设定的、称为自配置(Self-Configuration)的方法来实现路由表的构建。向基于自配置的发现处理的变更在于，根据SAS标准，不需要SP19的路由表的设定，可以抑制路由设定的SMP命令的发出数量。
(8)后端性能的最优化
接下来，使用图12详细说明图10的SP3。图12是计算多路传输或区域分割的最佳结构的流程。MPU组件12定期地取得性能信息，当区域分割或多路复用度的设定中存在偏差时，开始本流程。
MPU组件12从SAS扩展器22或控制程序41的性能监视器取得SAS扩展器22的各区域的性能信息，登录在区域分配表55的各区域的性能信息栏55H中，进入SP32(SP31)。
接着，MPU组件12在SP32中判断是否从管理终端5接收到带宽保证指示(SP32)，当接收到指示时(SP32：是)进入SP33，当未接收到指示时(SP32：否)进入SP34。
接着，MPU组件12，在区域分配表55的各区域的性能信息栏55H中，反映从管理终端5收到指示的带宽保证的性能值，进入SP34(SP33)。
接着，MPU组件12，根据SP32或SP34中设定的区域分配表55的各区域的性能信息栏55H的性能信息，当带宽不足时变更区域临时登录表56的物理链路数栏56B的分配(SP34)，执行与图10的SP4、SP5相同的SP35、SP36，结束本流程。
(9)分区
图13和图14表示分区的结构的比较例。图13，出于当SAS控制器21为多个时用于决定多个存储装置23可否访问的安全观点而实施了分区。
图14表示本实施方式中的分区。图14通过将构成宽端口85中的宽链路73的多条物理链路72分割为两条以上，可以分割为设定了多种多路传输的区域组，可以控制基于最佳多路复用度数的数据传输。
作为SAS扩展器22的功能，为了在物理PHY61的单位中设定SAS扩展器22内部的ECM82的路由表和区域设定表，需要在实际指示分区的设定的步骤(SP5)中由SMP目标设备83解释分区的逻辑分割，以便可以在构成宽链路73的物理PHY61的单位中进行设定。
(10)其它实施方式
使用图15～图17说明其它实施方式。
在图15的后端部14的连接中，是高速且具有多路传输设定能力的高速SAS扩展器22A、和高速但无法进行多路传输设定的高速SAS扩展器(无多路传输设定)22C共存的结构。在此实施方式中，表示了在作为新扩展器以及磁盘机架(chassis)的SAS扩展器22A以及高速存储装置23A的后面，连接了作为旧磁盘机架的低速存储装置23B的情况的结构。
同样地，在图16的后端部14的连接中，是高速且具有多路传输设定的能力的高速SAS扩展器22A、和低速的具有多路传输设定能力的低速扩展器22B共存而连接的结构。另外，除高速存储装置23A、低速存储装置23B之外，还共存有最大物理链路速度为中速的存储装置23C(中速存储装置23C)的3种物理链路速度的存储装置23。
另外，在图17的后端部14的连接中，是高速且具有多路传输设定能力的高速SAS扩展器22A、低速而无法进行多路传输设定的低速扩展器(无多路传输设定)22D共存而连接的结构。
接着，使用图18～图20表示多路传输的设定和区域组的设定的组合例。
图18与图16相同，是3种物理链路速度的存储装置23共存的情况下例子。在图18的实施方式中分割为3个区域组，进行3种多路传输的设定。在这种情况下，在SAS控制器21和高速SAS扩展器22A间，可以在时间T1期间传输从多个低速存储装置23B中的4个低速存储装置23B传输的A0、B0、C0、D0的4DW的数据D16。同样地，在SAS控制器21和高速SAS扩展器22A间，可以在时间T1期间，将从多个中速存储装置23C中的两个中速存储装置23C传输的W0、W1以及X0、X1的4DW的数据D13按照W0、X0、W1、X1的顺序传输。数据D4和数据D5，可以不插入AP地进行数据传输，因此可以有效地利用分割为两条的逻辑链路74的带宽，并且可以通过中速存储装置23C的最大物理链路速度进行传输。关于数据D2，与图9的情况相同。
图19与图18相同，是3种物理链路速度的存储装置23A、23B、23C共存情况下的例子。在此，将区域组分割为两个。在这种情况下，是高速存储装置23A的访问很多、需要SAS控制器21和高速SAS扩展器22A间的物理链路72的情况下的区域结构。在此，低速存储装置23B和中速存储装置23C经由被分割为4条的同一逻辑链路74来进行数据传输，因此使中速存储装置23C的连接速度与低速存储装置23B的低逻辑链路速度匹配地进行传输。因此，尽管中速存储装置23C中具有在时间T1中可以传输2DW的数据的能力，但设成传输向W0和X0的各1DW的数据中附加了用于速率匹配的AP的数据D18和数据D19。
图20是与图18相同的结构。在此结构中，高速存储装置23A可以经由能进行高速传输的物理链路72、以及可以将低速存储装置23B同时多路传输的、被分为两条的逻辑链路74这两种路径来传输数据。中速存储装置23C，可以仅使用被最优化为中速数据传输的、被分割为两条的逻辑链路74来进行传输。如图20所示，也可以进行区域1和区域2重叠的区域的设定，进行将中速存储装置23C的数据传输最优化、并且作为高速存储装置23A的数据传输而确保尽量多的物理链路72的设定。
图21表示在连接存储设备4和主机装置2的网络3中应用本实施方式的SAS的情况下的系统结构。在这种情况下，主机装置2具有与MPU组件12和SAS控制器21相同的功能，具有MPU组件12中存储的控制程序41的执行本实施方式的流程的程序、和各种结构信息以及表51～56。在此前的实施方式中，对于作为存储设备4内的存储装置23的网络的后端部14应用了本发明，但如图21所示，通过在主机装置2和存储设备4间使用SAS接口，不仅对此前的实施方式，对于旧存储设备与新存储设备共存的结构，也可以通过针对每个区域变更多路复用度设定来得到同样的效果。另外，不仅在存储设备4内，在存储设备4外也可以构成，由此可以得到与此前的实施方式同样的效果。可以应用于各种其它结构。
于是，在存储系统1中，将用于在SAS控制器21和SAS扩展器22间、或SAS扩展器22和SAS扩展器22间输入输出数据的多条物理链路72中的至少一条以上的物理链路72分割为至少一条以上的逻辑链路74，对一条物理链路72设定多条逻辑链路74，同时向多条逻辑链路74多路传输数据，并且向物理链路72传输所述数据。
即，在存储系统1中，为使从SAS控制器21到存储装置23的逻辑链路74的最大逻辑链路速度与存储装置23的最大物理链路速度相同，将后端部14的网络的物理链路72至少分割为具有与存储装置23的最大物理链路速度相同的最大逻辑链路速度的1条、2条、4条以上，对1条物理链路72设置多条逻辑链路74，同时进行多路传输。
在这种情况下，在存储系统1中，针对最大逻辑链路速度的每个种类，将网络整体逻辑分割为网络的组，所述网络中被分割为最大逻辑链路速度的逻辑链路74的最大逻辑链路速度和存储装置23的最大物理链路速度相同，最大物理链路速度为中·低速的存储装置23，以低速的最大逻辑链路速度在两个以上的存储装置23和SAS控制器21间同时执行数据的输入输出，通过经由多路传输的物理链路72的路径，在SAS控制器21和存储装置23间进行数据的输入输出。
另外，在存储系统1中，最大物理链路速度为高速的存储装置23，以高速的最大逻辑链路速度在存储装置23和SAS控制器21间执行数据的输入输出，通过经由物理链路72的路径，在SAS控制器21和存储装置23间进行数据的输入输出。
因此，可以维持存储装置23的最大物理链路速度的数据传输，并且可以利用SAS控制器21和多个存储装置23间的物理链路72的最大物理链路速度来控制数据的输入输出。
由此，在存储系统1中，作存储设备4的存储装置23的网络中的后端部14的性能，能够以存储设备4的最大吞吐性能进行数据的输入输出，并且，最大物理链路速度为高速的存储装置23能够以最大吞吐性能进行数据的输入输出。
产业上的可利用性
本发明可以广泛应用于使存储数据的多个存储装置或控制部的处理性能最优化的装置。

Claims (18)

1.一种具有连接多个存储装置的网络的存储设备，其特征在于，
具有：从所述网络输入输出数据的数据输入输出部；
连接所述数据输入输出部和所述存储装置的连接部；以及
控制所述网络的数据输入输出的控制部，
所述控制部具有逻辑链路设定部和传输部，
所述逻辑链路设定部，将用于在所述数据输入输出部和所述连接部间、或者在所述连接部和所述连接部间输入输出数据的多条物理链路中的至少一条以上的物理链路分割为至少一条以上的逻辑链路，对一条物理链路设定多条逻辑链路，
所述传输部，向通过所述逻辑链路设定部设定的多条所述逻辑链路同时多路传输所述数据，并且向所述物理链路传输所述数据。
2.根据权利要求1所述的存储设备，其特征在于，
所述逻辑链路设定部以如下方式设定所述逻辑链路：使所述数据输入输出部和所述连接部间、或者所述连接部和连接部间的逻辑链路的最大逻辑传输速度与所述存储装置的最大物理传输速度相同。
3.根据权利要求1所述的存储设备，其特征在于，
所述控制部具有测量部，该测量部对连接所述数据输入输出部和所述连接部、或者连接所述连接部和连接部的至少一条以上的所述物理链路的数据传输性能进行测量。
4.根据权利要求3所述的存储设备，其特征在于，
所述测量部对所述存储装置的最大物理传输速度检测测量出的数据传输性能不足，
所述逻辑链路设定部，根据所述测量部的测量来决定设定多个所述物理链路的多路传输的多路复用度数，根据所述多路复用度数变更所述最大逻辑传输速度的传输设定来设定多条所述逻辑链路，以便提高所述网络的利用效率，直到接近所述物理链路的所述最大物理传输速度的性能。
5.根据权利要求4所述的存储设备，其特征在于，
所述逻辑链路设定部，
取得多个所述存储装置的所述最大物理速度，计算所述最大物理速度的种类和所述存储装置的台数，决定设定多条所述物理链路的多路传输的多路复用度数，根据所述多路复用度数变更所述最大逻辑传输速度的传输设定来设定多条所述逻辑链路，以便提高所述网络的利用效率，直到接近所述物理链路的所述最大物理传输速度的性能。
6.根据权利要求1所述的存储设备，其特征在于，
所述逻辑链路设定部，针对所述最大逻辑传输速度的每个种类，将一条以上物理链路逻辑分割为网络的组，在所述网络中分割为所述最大逻辑传输速度的所述物理链路的最大逻辑传输速度、和所述存储装置的最大物理传输速度相同，
最大物理传输速度为低速及中速的存储装置，以低速的最大逻辑传输速度在两个以上的存储装置和所述数据输入输出部间同时执行数据输入输出，所述传输部通过经由执行该数据输入输出的多路传输物理链路的路径，在所述数据输入输出部和所述存储装置间传输所述数据，
最大物理传输速度为高速的存储装置，以高速的最大逻辑传输速度在存储装置和所述数据输入输出部间执行数据输入输出，所述传输部通过经由执行该数据输入输出的物理链路的路径，在所述数据输入输出部和所述存储装置间传输所述数据。
7.根据权利要求6所述的存储设备，其特征在于，
作为所述存储装置，
具有多种所述最大物理传输速度的多种所述存储装置共存。
8.根据权利要求6所述的存储设备，其特征在于，
作为所述连接部，
具有多种所述最大物理传输速度的多种所述连接部共存；具有逻辑分割的设定功能的所述连接部、和没有逻辑分割的设定功能的所述连接部共存；或者具有将所述物理链路分割为多条所述逻辑链路来进行多路传输的功能的所述连接部、和没有多路传输的功能的所述连接部共存。
9.根据权利要求6所述的存储设备，其特征在于，
作为所述数据输入输出部，
具有多种所述最大物理传输速度的多种所述数据输入输出部共存。
10.一种具有连接多个存储装置的网络的存储设备的控制方法，其特征在于，
具有如下步骤：
第一步骤，将用于在数据输入输出部和连接部间、或者在所述连接部和连接部间输入输出数据的多条物理链路中的至少一条以上的物理链路分割为至少一条以上的逻辑链路，对一条物理链路设定多条逻辑链路，其中，所述数据输入输出部从所述网络输入输出数据，所述连接部连接所述数据输入输出部和所述存储装置；
第二步骤，向所述第一步骤中设定的多条所述逻辑链路同时多路传输所述数据，并且向所述物理链路传输所述数据。
11.根据权利要求10所述的存储设备的控制方法，其特征在于，
在所述第一步骤中，
通过以下方式设定所述逻辑链路：使所述数据输入输出部和所述连接部间、或者所述连接部和连接部间的逻辑链路的最大逻辑传输速度与所述存储装置的最大物理传输速度相同。
12.根据权利要求10所述的存储设备的控制方法，其特征在于，
在所述第一步骤中，
测量连接所述数据输入输出部和所述连接部、或者连接所述连接部和连接部的至少一条以上的所述物理链路的数据传输性能。
13.根据权利要求12所述的存储设备的控制方法，其特征在于，
对所述存储装置的最大物理传输速度检测测量出的数据传输性能不足，根据该测量决定设定多条所述物理链路的多路传输的多路复用度数，根据所述多路复用度数变更所述最大逻辑传输速度的传输设定来设定多条所述逻辑链路，以便提高所述网络的利用效率，直到接近所述物理链路的所述最大物理传输速度的性能。
14.根据权利要求10所述的存储设备的控制方法，其特征在于，
在所述第一步骤中，
取得多个所述存储装置的所述最大物理速度，计算所述最大物理速度的种类和所述存储装置的台数，决定设定多条所述物理链路的多路传输的多路复用度数，根据所述多路复用度数变更所述最大逻辑传输速度的传输设定来设定多条所述逻辑链路，以便提高所述网络的利用效率，直到接近所述物理链路的所述最大物理传输速度的性能。
15.根据权利要求10所述的存储设备的控制方法，其特征在于，
在所述第一步骤中，
针对所述最大逻辑传输速度的每个种类，将一条以上物理链路逻辑分割为网络的组，在所述网络中分割为所述最大逻辑传输速度的所述物理链路的最大逻辑传输速度、和所述存储装置的最大物理传输速度相同，
在所述第二步骤中，
最大物理传输速度为低速及中速的存储装置，以低速的最大逻辑传输速度在两个以上的存储装置和所述数据输入输出部间同时执行数据输入输出，通过经由执行该数据输入输出的多路传输物理链路的路径，在所述数据输入输出部和所述存储装置间传输所述数据，
最大物理传输速度为高速的存储装置，以高速的最大逻辑传输速度在存储装置和所述数据输入输出部间执行数据输入输出，通过经由执行该数据输入输出的物理链路的路径，在所述数据输入输出部和所述存储装置间传输所述数据。
16.根据权利要求15所述的存储设备的控制方法，其特征在于，
作为所述存储装置，
具有多种所述最大物理传输速度的多种所述存储装置共存。
17.根据权利要求15所述的存储设备的控制方法，其特征在于，
作为所述连接部，
具有多种所述最大物理传输速度的多种所述连接部共存；具有逻辑分割的设定功能的所述连接部、和没有逻辑分割的设定功能的所述连接部共存；或者具有将所述物理链路分割为多条所述逻辑链路来进行多路传输的功能的所述连接部、和没有多路传输的功能的所述连接部共存。
18.根据权利要求15所述的存储设备的控制方法，其特征在于，
作为所述数据输入输出部，
具有多种所述最大物理传输速度的多种所述数据输入输出部共存。
CN2008100098964A 2007-03-30 2008-02-27 存储设备及其控制方法 Active CN101276258B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007090511A JP5175483B2 (ja) 2007-03-30 2007-03-30 ストレージ装置及びその制御方法
JP2007-090511 2007-03-30

Publications (2)

Publication Number Publication Date
CN101276258A true CN101276258A (zh) 2008-10-01
CN101276258B CN101276258B (zh) 2012-12-19

Family

ID=39575594

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008100098964A Active CN101276258B (zh) 2007-03-30 2008-02-27 存储设备及其控制方法

Country Status (4)

Country Link
US (2) US8086773B2 (zh)
EP (1) EP1975771A3 (zh)
JP (1) JP5175483B2 (zh)
CN (1) CN101276258B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101963925A (zh) * 2009-07-21 2011-02-02 Lsi公司 动态管理串联连接scsi域中复用的phy的方法和设备
CN106294077A (zh) * 2016-08-31 2017-01-04 浪潮(北京)电子信息产业有限公司 链路expander工作状态监控方法、系统及服务器
CN108228494A (zh) * 2016-12-09 2018-06-29 慧与发展有限责任合伙企业 用于存储驱动器的端口模式
CN111159080A (zh) * 2019-12-31 2020-05-15 加弘科技咨询(上海)有限公司 机箱管理系统及管理方法

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8880812B1 (en) * 2010-03-31 2014-11-04 Marvell International Ltd. WWN table management systems and methods
JP5175483B2 (ja) 2007-03-30 2013-04-03 株式会社日立製作所 ストレージ装置及びその制御方法
US8189508B2 (en) * 2008-06-27 2012-05-29 Qualcomm Incorporated Methods and apparatus for peer discovery assist
US9384160B2 (en) * 2008-09-04 2016-07-05 Avago Technologies General Ip (Singapore) Pte. Ltd. Methods and controllers for affiliation managment
JP5523468B2 (ja) * 2008-11-13 2014-06-18 エルエスアイ コーポレーション 直接接続ストレージ・システムのためのアクティブ−アクティブ・フェイルオーバー
US9531807B2 (en) * 2009-04-30 2016-12-27 Avago Technologies General Ip (Singapore) Pte. Ltd. SAS topology pathway analysis
US8307157B2 (en) 2010-04-21 2012-11-06 Hitachi, Ltd. Disk array system and traffic control method
JP5533252B2 (ja) 2010-05-21 2014-06-25 富士通株式会社 ディスクアレイ装置及びディスクアレイ装置の制御方法
JP5535322B2 (ja) * 2010-06-02 2014-07-02 株式会社日立製作所 バックエンドでの通信の規格がｓａｓであるストレージシステム
JP5528243B2 (ja) 2010-07-23 2014-06-25 インターナショナル・ビジネス・マシーンズ・コーポレーション マルチパスを制御するシステム及び方法
JP5593184B2 (ja) 2010-09-30 2014-09-17 インターナショナル・ビジネス・マシーンズ・コーポレーション マルチパスを使用するシステム及び方法
US8219719B1 (en) * 2011-02-07 2012-07-10 Lsi Corporation SAS controller with persistent port configuration
WO2012120565A1 (en) * 2011-03-09 2012-09-13 Hitachi, Ltd. Storage apparatus and method of comparing an expected communication rate between a storage controller and an expander with an operational connection rate
WO2012127529A1 (en) * 2011-03-23 2012-09-27 Hitachi, Ltd. Storage apparatus and failure detection method
US8806150B2 (en) 2011-03-28 2014-08-12 Hitachi, Ltd. Computer system and Fibre Channel migration method
US8694723B2 (en) * 2011-04-28 2014-04-08 Lsi Corporation Method and system for coupling serial attached SCSI (SAS) devices and internet small computer system internet (iSCSI) devices through single host bus adapter
JP5811706B2 (ja) * 2011-09-05 2015-11-11 富士通株式会社 ストレージ装置，データ転送方法及びプログラム
JP2013134607A (ja) * 2011-12-26 2013-07-08 Fujitsu Ltd ストレージ装置及びストレージ装置の制御方法
US20130170450A1 (en) * 2011-12-29 2013-07-04 Qualcomm Incorporated Wireless broadcast/multicast service capacity over different link budgets and overlay networks
US20130212302A1 (en) * 2012-02-09 2013-08-15 Hitachi, Ltd. Disk array apparatus
US8918557B2 (en) * 2012-03-16 2014-12-23 Lsi Corporation SAS expander and method to arbitrate traffic in a redundant expander system
WO2014006661A1 (en) * 2012-07-05 2014-01-09 Hitachi, Ltd. Management apparatus and management method
US8856392B2 (en) * 2012-07-16 2014-10-07 Hewlett-Packard Development Company, L.P. Dividing a port into smaller ports
US9135198B2 (en) * 2012-10-31 2015-09-15 Avago Technologies General Ip (Singapore) Pte Ltd Methods and structure for serial attached SCSI expanders that self-configure by setting routing attributes of their ports based on SMP requests
US9137005B2 (en) * 2013-02-08 2015-09-15 Avago Technologies General Ip (Singapore) Pte Ltd Managing arbitration in mixed link rate wide ports
JP2015005037A (ja) * 2013-06-19 2015-01-08 富士通株式会社 情報処理装置、情報処理装置の制御プログラム、および情報処理装置の制御方法
US9253257B2 (en) 2014-03-11 2016-02-02 Hitachi, Ltd. Storage subsystem
TWI560558B (en) 2015-06-08 2016-12-01 Synology Inc Method for managing a storage system, and associated apparatus
WO2017132527A1 (en) * 2016-01-29 2017-08-03 Microsemi Storage Solutions (U.S.), Inc. Fractional multiplexing of serial attached small computer system interface links
US10171193B2 (en) 2016-01-29 2019-01-01 Microsemi Solutions (U.S.), Inc. Fractional multiplexing of serial attached small computer system interface links

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE470039B (sv) * 1992-03-17 1993-10-25 Ellemtel Utvecklings Ab Sätt att i en paketväljare åstadkomma länkgruppering
JP3006641B2 (ja) * 1992-09-09 2000-02-07 富士通株式会社 Ａｔｍ交換機における呼受付判定装置
JP2786789B2 (ja) * 1992-12-18 1998-08-13 株式会社日立製作所 データ転送方式
JP2560614B2 (ja) * 1993-07-30 1996-12-04 日本電気株式会社 光チャネル装置
US5805924A (en) * 1994-11-08 1998-09-08 Stoevhase; Bent Method and apparatus for configuring fabrics within a fibre channel system
JPH10340243A (ja) * 1997-06-06 1998-12-22 Hitachi Ltd 入出力データ転送システム
JP2914367B2 (ja) 1997-12-05 1999-06-28 日本電気株式会社 ディスクアレイ装置
US6886051B2 (en) 2002-03-28 2005-04-26 Seagate Technology Llc Device discovery method and apparatus
JP2004302751A (ja) 2003-03-31 2004-10-28 Hitachi Ltd 計算機システムの性能管理方法、および、記憶装置の性能を管理する計算機システム
US7035952B2 (en) 2003-09-24 2006-04-25 Hewlett-Packard Development Company, L.P. System having storage subsystems and a link coupling the storage subsystems
JP4220887B2 (ja) * 2003-11-17 2009-02-04 株式会社日立製作所 ディスク装置及びその制御方法
JP4452064B2 (ja) * 2003-11-18 2010-04-21 株式会社日立製作所 情報処理システム、情報処理装置、情報処理装置の制御方法及びプログラム
US7356728B2 (en) 2004-06-24 2008-04-08 Dell Products L.P. Redundant cluster network
JP4555029B2 (ja) * 2004-09-01 2010-09-29 株式会社日立製作所 ディスクアレイ装置
US7644168B2 (en) 2004-11-05 2010-01-05 Hewlett-Packard Development Company, L.P. SAS expander
JP2006209165A (ja) 2005-01-25 2006-08-10 Hitachi Ltd 同時実行多重度調整システム及び方法
JP4568168B2 (ja) * 2005-05-17 2010-10-27 株式会社日立製作所 情報処理方法及びシステム
WO2007001728A1 (en) 2005-06-27 2007-01-04 Emc Corporation Raid data storage system with sas expansion
JP5175483B2 (ja) 2007-03-30 2013-04-03 株式会社日立製作所 ストレージ装置及びその制御方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101963925A (zh) * 2009-07-21 2011-02-02 Lsi公司 动态管理串联连接scsi域中复用的phy的方法和设备
CN106294077A (zh) * 2016-08-31 2017-01-04 浪潮(北京)电子信息产业有限公司 链路expander工作状态监控方法、系统及服务器
CN106294077B (zh) * 2016-08-31 2019-01-29 浪潮(北京)电子信息产业有限公司 链路expander工作状态监控方法、系统及服务器
CN108228494A (zh) * 2016-12-09 2018-06-29 慧与发展有限责任合伙企业 用于存储驱动器的端口模式
CN111159080A (zh) * 2019-12-31 2020-05-15 加弘科技咨询(上海)有限公司 机箱管理系统及管理方法
CN111159080B (zh) * 2019-12-31 2021-11-12 加弘科技咨询(上海)有限公司 机箱管理系统及管理方法

Also Published As

Publication number Publication date
US8407384B2 (en) 2013-03-26
EP1975771A2 (en) 2008-10-01
JP2008250631A (ja) 2008-10-16
US20080244139A1 (en) 2008-10-02
JP5175483B2 (ja) 2013-04-03
US20120066420A1 (en) 2012-03-15
EP1975771A3 (en) 2012-01-18
CN101276258B (zh) 2012-12-19
US8086773B2 (en) 2011-12-27

Similar Documents

Publication Publication Date Title
CN101276258B (zh) 存储设备及其控制方法
US7853741B2 (en) Tunneling SATA targets through fibre channel
CN100396065C (zh) 一种iSCSI存储系统的实现方法
US7376147B2 (en) Adaptor supporting different protocols
US6977927B1 (en) Method and system of allocating storage resources in a storage area network
US7197576B1 (en) Distributed storage management platform architecture
US7373443B2 (en) Multiple interfaces in a storage enclosure
TWI313546B (en) Generating topology information identifying devices in a network topology
US20060230218A1 (en) Method and apparatus for SATA tunneling over fibre channel
US9424224B2 (en) PCIe tunneling through SAS
US7808996B2 (en) Packet forwarding apparatus and method for virtualization switch
US20060072580A1 (en) Method and system for transferring data drectly between storage devices in a storage area network
US7979897B2 (en) System and article of manufacture for bidirectional data transfer
CN106484322A (zh) 一种挂载文件系统的方法、装置及设备
US11646944B2 (en) Configuring computing nodes in a three-dimensional mesh topology
CN1985492A (zh) 支持iSCSI读操作和iSCSI烟囱的方法和系统
CN1581853B (zh) 用于处理要在网络上发送的分组的方法、系统和程序
CN102185833A (zh) 一种基于fpga的fc i/o并行处理方法
US20050089033A1 (en) Method, system, and program for constructing a packet
Long Storage Networking Protocol Fundamentals
US20050154826A1 (en) System and method for subdividing a storage enclosure into separate storage domains
CN102480516A (zh) 网际网络小型电脑界面的数据单元的解析方法
EP2300925B1 (en) System to connect a serial scsi array controller to a storage area network
US8054857B2 (en) Task queuing methods and systems for transmitting frame information over an I/O interface
US6829652B1 (en) I2O ISM implementation for a san based storage subsystem

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant