CN108228494A - 用于存储驱动器的端口模式 - Google Patents
用于存储驱动器的端口模式 Download PDFInfo
- Publication number
- CN108228494A CN108228494A CN201710629809.4A CN201710629809A CN108228494A CN 108228494 A CN108228494 A CN 108228494A CN 201710629809 A CN201710629809 A CN 201710629809A CN 108228494 A CN108228494 A CN 108228494A
- Authority
- CN
- China
- Prior art keywords
- address
- phy
- memory driver
- port
- mode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003860 storage Methods 0.000 claims description 68
- 238000000034 method Methods 0.000 claims description 60
- 230000009977 dual effect Effects 0.000 claims description 28
- 230000008569 process Effects 0.000 claims description 21
- 230000001052 transient effect Effects 0.000 claims description 10
- 230000005540 biological transmission Effects 0.000 claims description 3
- 239000007787 solid Substances 0.000 claims description 3
- 230000006870 function Effects 0.000 description 11
- 238000010586 diagram Methods 0.000 description 6
- 230000004044 response Effects 0.000 description 6
- 238000004891 communication Methods 0.000 description 4
- 238000009826 distribution Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007717 exclusion Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000003032 molecular docking Methods 0.000 description 1
- 230000006855 networking Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0629—Configuration or reconfiguration of storage systems
- G06F3/0634—Configuration or reconfiguration of storage systems by changing the state or mode of one or more devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/061—Improving I/O performance
- G06F3/0613—Improving I/O performance in relation to throughput
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
- G06F11/2002—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0604—Improving or facilitating administration, e.g. storage management
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0629—Configuration or reconfiguration of storage systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Quality & Reliability (AREA)
- Storage Device Security (AREA)
- Small-Scale Networks (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
本发明涉及用于存储驱动器的端口模式。本文描述的示例包括从主机控制器接收第一地址以及从主机控制器接收第二地址。第一地址可以是用于第一PHY并且第二地址可以是用于第二PHY。基于第一地址和第二地址,可以确定与第一PHY和第二PHY相关联的存储驱动器的端口模式。
Description
背景技术
实体在诸如数据备份之类的数据操作中使用的存储驱动器可以具有多个连接接口或PHY,驱动器可以通过这多个连接接口或PHY与诸如主机控制器之类的其它计算设备通信。
附图说明
以下详细描述参考附图,其中:
图1是根据一些示例的用于确定存储驱动器的端口模式的计算设备的框图。
图2是根据一些示例的具有配置引擎以将存储驱动器配置为端口模式的存储驱动器的框图。
图3是根据一些示例的确定存储驱动器的端口模式的方法的流程图。
图4是根据一些示例的具有两个PHY的存储驱动器的框图。
图5是根据一些示例的确定具有默认模式的存储驱动器的端口模式的方法的流程图。
具体实施方式
可以将存储驱动器的PHY分配给逻辑端口。这些逻辑端口可以允许将存储驱动器配置为匹配主机控制器的需求及其在其中使用的存储环境。例如,在一些存储环境中,主机控制器可能需要单独的故障域以及到存储驱动器的冗余连接。在这些示例中,存储驱动器可以被配置为双域,其中每个PHY被分配到单独的逻辑端口。作为另一示例,在其它存储环境中,主机控制器可能需要到存储驱动器的增加的带宽访问。在这些示例中,存储驱动器可以被配置为宽端口,其中逻辑端口可以分配有许多PHY。
在一些情况下,存储驱动器可以在存储驱动器的制造期间被配置为宽端口模式或双域模式。换句话说,存储驱动器可以被设计成一旦被发货给客户就遵循一定的配置。被设计为遵循一定的配置的存储驱动器不能基于其在其中使用的存储环境在配置之间切换。例如,被设计为宽端口的存储驱动器可能不会在需要双域应用的存储环境中使用。因此,这些静态配置的存储驱动器并不灵活,并且不适应于主机实体的变化需求。
本文描述的示例通过提供一旦将存储驱动器链接到存储环境它就配置其自身的方式来解决这些技术挑战。基于呈递给存储驱动器的地址,存储驱动器可以确定端口模式以相应地使用和配置存储驱动器上的PHY。存储驱动器可以检测由主机控制器呈递给存储驱动器的端口地址。如果从主机控制器呈递的端口地址对于不同的PHY是不同的,则存储驱动器将自身配置为双域。如果从主机控制器呈递的端口地址对于不同的PHY是相同的,则存储驱动器将其自身配置为宽端口。因此,本文公开的示例提供了存储驱动器在每次上电时自动和动态地配置自身的方式,使得存储驱动器可适应于多个存储环境。此外,这可以允许使用一个SKU用于这两种配置。
在一些示例中,计算设备被提供有非暂态机器可读存储介质。非暂态机器可读存储介质包括可由处理资源执行的指令,以从主机控制器接收第一地址。在一些示例中,第一地址用于第一PHY。存储介质还包括用于从主机控制器接收用于第二PHY的第二地址的指令。此外,存储介质包括基于第一地址和第二地址来确定与第一PHY和第二PHY相关联的存储驱动器的端口模式的指令。
在一些示例中,存储驱动器包括地址引擎、模式引擎和配置引擎。地址引擎用于从主机控制器接收用于存储驱动器上的第一PHY的第一地址以及用于从主机控制器接收用于存储驱动器上的第二PHY的第二地址。模式引擎用于基于第一地址和第二地址确定存储驱动器的端口模式。配置引擎用于将存储驱动器配置为所述端口模式。
在一些示例中,提供了一种方法,包括从主机控制器接收第一地址和第二地址。第一地址用于存储驱动器上的第一PHY,并且第二地址用于存储驱动器上的第二PHY。方法还包括基于第一地址和第二地址确定存储驱动器的端口模式。
现在参考附图,图1是确定存储驱动器的端口模式的计算设备100的框图。如本文所使用的,“计算设备”可以是服务器、计算机联网设备、芯片组、台式计算机、工作站、或任何其它处理设备或装备。在一些示例中,计算设备100可以是通过网络与主机控制器120通信的存储驱动器,诸如硬盘驱动器(HDD)或固态驱动器(SSD)。
计算设备100包括处理资源101和机器可读存储介质110。机器可读存储介质110可以是非暂态机器可读存储介质的形式,诸如合适的电的、磁的、光的、或其它物理存储装置,以包含或存储诸如指令111、112、113、相关数据等的信息。
如本文所使用的,“机器可读存储介质”可以包括存储驱动器(例如,硬盘驱动器)、闪速存储器、随机存取存储器(RAM)、任何类型的存储盘(例如,紧凑盘只读存储器(CD-ROM)、任何其它类型的紧凑盘、DVD等)等、或其组合。在一些示例中,存储介质可以对应于包括诸如随机存取存储器之类的主存储器和/或辅助存储器的存储器,其中软件可以在运行时期间驻留在主存储器中。辅助存储器例如可以包括存储软件或其它数据的副本的非易失性存储器。在一些示例中,在计算设备100是存储驱动器的情况下,机器可读存储介质的一部分可以是用于存储源自主机客户端的数据(例如,在数据备份过程中)的永久存储空间(例如,HDD中与磁头配对的旋转盘或碟以及移动致动器臂,SSD中的集成电路组装件)。
在图1的示例中,指令111、112和113被存储(例如,编码)在存储介质110上,并且可由处理资源101执行以实现本文中关于图1描述的功能性。在一些示例中,机器可读存储介质110可以包括附加指令,比如例如用于实现关于图2的存储驱动器200或图4的存储驱动器400描述的功能性中的某些的指令。在一些示例中,可以以电子电路的形式、编码在机器可读存储介质上的可执行指令的形式、或其组合来实现存储介质110的指令中的任何的功能性。
处理资源101可以例如是以以下形式:中央处理单元(CPU)、基于半导体的微处理器、诸如数字图像处理单元之类的数字信号处理器(DSP)、适于检索并执行在存储介质中存储的指令的其它硬件设备或处理元件、或它们的合适组合。处理资源可以例如包括芯片上的单个或多个核心、跨多个芯片的多个核心、跨多个设备的多个核心、或其合适组合。处理资源可以具有抓取、解码和执行如本文所述的指令111、112和113的功能。
在一些示例中并且如图1所示,计算设备100通过通信网络(未示出)通信地耦合到主机控制器120。在一些示例中,通信网络可以是无线网络、有线网络或其组合。在一些示例中,通信网络可以是单独的网络或者彼此互连并且用作单个大型网络(例如,互联网或内联网)的许多这样的单独的网络的集合。在一些示例中,通信网络可以被实现为局域网(LAN)、广域网(WAN)等。在其它示例中,计算设备100可以直接耦合到主机控制器120。在计算设备100是存储驱动器的示例中,计算设备100可以包括PHY,其包括可以与主机控制器120上的类似接口物理连接的物理接口。可以与这些PHY一起使用的协议包括但不限于串行附接SCIS(SAS)。
指令111可以可由处理资源101执行以使得计算设备100接收与存储设备相关联的第一PHY的地址。计算设备100可以与此存储驱动器对接,或者计算设备100可以是具有第一PHY的存储驱动器。如本文所使用的,PHY可以包括具有电路的物理层。PHY可以与各种协议相关联,包括但不限于SAS。在PHY与SAS协议相关联的示例中,PHY可以包括用作两个差分信号对的一组四条线。一组在一个方向上传输,而另一对以相反方向传输。存储驱动器上的PHY可以物理链接到位于主机控制器120上的对应PHY。因此,存储驱动器上的第一PHY可以物理链接到主机控制器上的对应第一PHY。主机控制器120可以向物理链接到存储驱动器上的第一PHY的该对应PHY分配地址。由指令111接收的地址是来自主机控制器120,并且可以被表征为“第一地址”。如本文所使用的,地址可以包括在SAS协议中唯一地标识包括该PHY的端口的字母数字字符。在一些示例中,地址可以包括64位地址。在一些示例中,地址可以是全球名称(WWN)。
主机控制器120中物理链接到存储驱动器上的第一PHY的对应PHY可以被配置为主机控制器上的端口。对应PHY被分配给其的端口可以具有第一地址。主机控制器120可以在发送到存储驱动器的标识序列中将此第一地址传输到存储驱动器。存储驱动器上的第一PHY可以接收此第一地址。指令111可以允许计算设备100接收第一地址。
在计算设备100是具有第一PHY的存储驱动器的示例中,计算设备100可以包括第一PHY。第一PHY可以具有物理层、PHY层和链路层。物理层可以包括第一PHY的物理接口,包括发射器、接收器、连接器、电路等。PHY层可以耦合到物理层,并且可以提供8b/10b数据编码、转换位的能力、时钟机制、带外信令等,以与主机控制器上的对应PHY进行通信和协商。链路层可以提供功率管理、数据加扰、原语编码等。由链接到存储驱动器上的第一PHY的主机控制器上的对应PHY发送的第一地址可以由包括第一PHY的不同的层接收和处理。SAS协议可以包括链路层上方的端口层和端口层上方的至少一个传输层。端口层可以将存储驱动器上的PHY协调为逻辑端口,并且(一个或多个)传输层可以与诸如应用层之类的层进行通信。
在计算设备100是存储驱动器的示例中,指令111可以可由处理资源101执行以使得计算设备100接收从主机控制器120发送到第一PHY的第一地址。例如,指令111可以在SAS协议中的层之外操作。因此,指令111可以允许处理资源101实质上知道从主机控制器发送到第一PHY的地址。在计算设备100是存储驱动器的示例中,指令112和113可以在与指令111类似的层级处操作。
在其它示例中,计算设备100是与具有第一PHY的存储驱动器交互并通信的单独设备。在这些示例中,指令111(以及指令112和113)也可以在存储驱动器的SAS协议中的层之外操作,并且计算设备100可以与存储驱动器通信以接收第一地址。
指令112可以可由处理资源101执行以使得计算设备100从主机控制器接收第二地址。第二地址可以分配给主机控制器上物理地链接到位于存储驱动器上的第二PHY的第二对应PHY。与存储驱动器上的第一PHY类似,存储驱动器上的第二PHY可以包括其自己的物理层、PHY层和链路层。此外,类似于第一地址,第二地址可以包括在SAS协议中唯一地标识包括主机控制器上的第二对应PHY的端口的字母数字字符。主机控制器120可以在发送到存储驱动器的标识序列中将第二地址传输到存储驱动器。标识序列可以由存储驱动器上包括第二PHY的层接收和处理。指令112可以允许计算设备100接收第二地址,类似于上面关于指令111所讨论的。在计算设备100是存储驱动器的示例中,计算设备100可以包括第二PHY以及第一PHY。第一PHY和第二PHY可以与相同的传输层交互。此外,如下面将要讨论的那样,第一PHY和第二PHY可以包括相同的逻辑端口,这取决于由指令113确定的端口模式。
指令113可以可由处理资源101执行以使得计算设备100至少部分地基于第一地址和第二地址来确定存储设备的第一PHY和第二PHY的端口模式。例如,主机控制器120可以向存储驱动器的第一PHY呈递第一地址,并且可以向存储驱动器的第二PHY呈递第二地址。第一地址和第二地址可以彼此不同。基于不同的地址,指令113可以将存储驱动器的端口模式确定为双域。在双域端口模式下,将存储驱动器的第一PHY分配给与存储驱动器的第二PHY不同的端口。可以使用双域端口模式例如来完成冗余连接以实现存储驱动器的高可用性。作为另一示例,主机控制器可以向存储驱动器的第一PHY呈递第一地址,并且可以向存储驱动器的第二PHY呈递第二地址。这些地址可以相同。基于地址的相似性,指令113可以确定存储驱动器的端口模式为宽端口。在宽端口模式下,第一PHY被分配到与第二PHY相同的端口。可以使用宽端口模式例如用于增加的带宽和高性能。
在一些示例中,指令113可以包括可由处理资源101执行以使得计算设备100将存储驱动器配置为所确定的端口模式的指令。在一些示例中,这包括配置第一PHY和第二PHY,以使得第一和第二PHY将适当的地址反向呈递给主机控制器120上的对应PHY。例如,指令113可以包括可由处理资源101执行的指令,使得存储驱动器上的第一PHY向主机控制器120上的对应PHY呈递第三地址并且存储驱动器上的第二PHY向主机控制器120上的对应PHY呈递第四地址。在指令113确定宽端口模式的示例中,第三地址和第四地址可以是共同的地址。在指令113确定双域端口模式的其它示例中,第三地址和第四地址彼此不同。
在处理器和机器可读存储介质方面描述的图1的计算设备100可以包括图2的存储驱动器200或图4的存储驱动器400的一个或多个结构方面或功能方面,在包含硬件和软件的功能引擎的方面描述存储驱动器200和400。
图2是能够自行配置其端口模式的存储驱动器200的框图。如本文所使用的,存储驱动器可以包括在设备上包括用于存储数据的永久存储空间的计算设备。例如,存储驱动器可以用在企业的数据备份过程中。存储驱动器的一些非限制性示例是硬盘驱动器、固态驱动器等。存储驱动器200包括地址引擎201、模式引擎202和配置引擎203。存储驱动器200还包括用于存储数据的永久性存储器210。下面将描述计算设备200的这些方面中的每一个。可以将其它引擎添加到存储驱动器200中以用于附加或备选功能性。
引擎201、202、203和任何其它引擎中的每一个可以是硬件(例如,诸如集成电路之类的处理器或其它电路)和软件(例如,机器或处理器可执行的指令、命令、或代码,诸如固件、编程、或目标代码)的任何组合以实现相应引擎的功能性。硬件和编程的这种组合可以以多种不同的方式来实现。硬件和软件的组合可以包括硬件(即,没有软件元素的硬件元件)、硬件托管的软件(例如,存储在存储器处并在处理器处被执行或解译的软件)、或硬件和硬件托管的软件。此外,如本文所使用的,单数形式“一”、“一个”和“该”包括复数指示物,除非上下文另有明确规定。因此,例如,术语“引擎”旨在意指至少一个引擎或引擎的组合。在一些示例中,存储驱动器200可以包括附加的引擎。
存储驱动器200的每个引擎可以包括至少一个机器可读存储介质(例如,多于一个)和至少一个处理资源(例如,多于一个)。例如,提供存储驱动器200上的引擎的功能性的软件可以被存储在计算机的存储器上以由该计算机的处理资源执行。在一些示例中,存储驱动器200的每个引擎可以包括在单个集成电路上的微处理器形式的硬件、相关固件或用于允许微处理器与计算设备200的其它硬件可操作地通信的其它软件。
地址引擎201是存储驱动器200的引擎,其包括允许存储驱动器200从主机控制器220接收第一地址的硬件和软件的组合。第一地址可以被分配给主机控制器220上的PHY并且第一地址可以唯一地标识主机控制器220上的PHY被分配给的SAS端口。如上文关于计算设备100所描述的,“地址”和“PHY”在这里是适用的。主机控制器220上被分配以第一地址的PHY可以被物理链接到存储驱动器200上的第一PHY(图2中未示出)。在一些示例中,主机控制器上的对应PHY可以将第一地址呈递给存储驱动器200上的第一PHY。第一PHY可以接收第一地址。然后,地址引擎201可以从第一PHY接收第一地址。换句话说,在一些示例中,地址引擎201可以在高于PHY的SAS协议层级的层级上操作。在这些示例中,地址引擎201可以是以硬件托管的软件的形式。在其它示例中,地址引擎201可以在SAS协议层级处操作(例如,它是从主机控制器220接收第一地址的PHY层的一部分)。在这些示例中,地址引擎201可以是以硬件和/或硬件与硬件托管的软件的形式。
地址引擎201还允许存储驱动器200从主机控制器220接收第二地址。此地址被表征为“第二”地址以区分此地址与上文讨论的第一地址。“第二”的使用可以对应于或者可以不对应于地址引擎201相对于第一地址接收第二地址的顺序。第二地址可以被分配给主机控制器220上的PHY。如上文讨论的 ,主机控制器220上具有第二地址的PHY是与被分配以第一地址的PHY不同的PHY。第二地址可以唯一标识PHY所分配到的SAS端口。主机控制器220上的此PHY可以将第二地址呈递给存储驱动器上的主机控制器上的PHY被物理链接到的第二PHY(图2中未示出)。
模式引擎202是存储驱动器200的引擎,其包括硬件和软件的组合,其允许存储驱动器200至少部分地基于由地址引擎201接收的第一地址和第二地址来确定存储驱动器的端口模式。在一些示例中,第一地址和第二地址可以不同。不同的地址可以指示主机控制器220由于某些应用需求而需要允许双域的存储驱动器。由于不同的地址,模式引擎202可以将存储驱动器200的端口模式确定为双域。在其它示例中,第一地址和第二地址可以相同。类似的地址可以指示主机控制器220由于特定应用的带宽需求而需要允许宽端口的存储驱动器。由于类似的地址,模式引擎202可以将存储驱动器200的端口模式确定为宽端口。因此,模式引擎202允许存储驱动器200基于所链接的主机控制器220来确定要将其自己配置成的端口模式。
如上文讨论的,在一些示例中,地址引擎201可以在SAS协议内(例如,在PHY层级处)实现。如上文还讨论的,在其它示例中,地址引擎201可以在SAS协议之外实现。这些示例也适用于模式引擎202。在一些示例中,模式引擎202可以在SAS协议内实现。在这些示例中,模式引擎202可以是硬件和/或硬件与硬件托管的软件的形式。在其它示例中,模式引擎202可以实现在SAS协议之外(处于比SAS协议更高的层级)。在这些示例中,模式引擎202可以是硬件托管的软件的形式。在一些示例中,模式引擎202和地址引擎201二者可以都在SAS协议之外或在SAS协议内实现。
配置引擎203是存储驱动器200的引擎,其包括硬件和软件的组合,其允许存储驱动器将存储驱动器配置为由引擎202确定的端口模式。这可以包括配置第一PHY和第二PHY,以使得它们与用于所确定的端口模式的适当SAS端口相关联。例如,在所确定的端口模式是双域的情况下,配置引擎203可以向存储驱动器上的第一PHY和第二PHY分配彼此不同的地址。在所确定的端口模式是宽端口的情况下,配置引擎203可以向存储驱动器上的第一PHY和第二PHY分配相同的地址。分配给第一PHY的地址可以被表征为“第三”地址,并且分配给第二PHY的地址可以被表征为“第四”地址。如上文讨论的,在一些示例中,地址引擎201和/或模式引擎202可以在SAS协议内(例如,在PHY层级处)实现,而在其它示例中,地址引擎201和/或模式引擎202可以在SAS协议之外实现。这也适用于配置引擎203。在一些示例中,配置引擎203可以在SAS协议内实现。在这些示例中,配置引擎203可以是硬件和/或硬件与硬件托管的软件的形式。在其它示例中,配置引擎203可以实现在SAS协议之外(处于比SAS协议更高的层级)。在这些示例中,配置引擎203可以是硬件托管的软件的形式。在一些示例中,配置引擎203、模式引擎202和地址引擎201可以全部在SAS协议之外或在SAS协议内实现。
在一些示例中,存储驱动器200可以不具有在对存储驱动器上电时的默认模式。在其它示例中,存储驱动器200可以具有在对存储驱动器上电时的默认模式。如本文所使用的,默认模式是在制造存储驱动器时预置的存储驱动器200的端口模式配置。例如,存储驱动器200可以被设计为使得在对存储驱动器200上电时,存储驱动器200具有双域的默认模式。这是当存储驱动器的第一PHY和第二PHY具有不同的预分配地址并因此被分配给不同的SAS端口时。作为另一示例,存储驱动器200可以被设计为使得在上电时,存储驱动器200具有宽端口的默认模式。这是当第一PHY和第二PHY具有相同的预分配地址时。默认模式(和预分配地址)是在与所链接的主机控制器进行任何交互之前设置的。在存储驱动器200具有默认模式的示例中,存储驱动器200可以将其默认模式改为所确定的端口模式。因此,在与主机控制器220物理链接时,地址引擎201可以接收由主机控制器呈递的地址,并且模式引擎202可以确定适当端口模式以用于存储驱动器200与主机控制器220一起使用。配置引擎203可以确定默认模式是否类似于所确定的端口模式。在默认模式与所确定的端口模式不同的示例中,配置引擎203可以重置存储驱动器200并将存储驱动器200重新配置为所确定的端口模式。
在具有默认模式的一些示例中,存储驱动器200可以具有双域的默认模式。在链接到主机控制器220时,地址引擎201可以接收第一地址和第二地址,第一地址呈递给存储驱动器200上的第一PHY并且第二地址呈递给存储驱动器200上的第二PHY。在一些示例中,第一地址和第二地址可以相同。基于类似的地址,模式引擎202可以将存储驱动器200的端口模式确定为宽端口。相应地,配置引擎203可以确定需要将存储驱动器200从双域的默认模式重新配置为宽端口的端口模式。在一些示例中,存储驱动器的重新配置包括向存储驱动器上的第一PHY分配新地址和/或向存储驱动器上的第二PHY分配新地址,所分配的新地址不同于上电时的预分配地址。此外,重新配置还可以包括重置第一PHY和/或第二PHY。在重置第一PHY和/或第二PHY时,第一PHY和/或第二PHY可以向主机控制器上的对应连接的PHY呈递(或传输)它们的新地址。在一些示例中,可以仅向存储驱动器上的第二PHY分配新地址(即,预分配给第一PHY的地址保持相同)。例如,为了从双域的默认模式重新配置为宽端口的端口模式,存储驱动器上的第二PHY可以被分配以与预分配给存储驱动器上的第一PHY的地址类似的地址。因此,在第二PHY被分配以新地址并且第一PHY保持其预分配地址的示例中,分配给第二PHY的地址可以被表征为第三地址。在第一PHY和第二PHY都被分配新地址的示例中,分配给第一PHY的地址可以被表征为第三地址,并且分配给第二PHY的地址可以被表征为第四地址。
在其它示例中,第一地址和第二地址可以不同。基于不同的地址,模式引擎202可以将存储驱动器200的端口模式确定为双域。相应地,配置引擎203可以确定不需要将存储驱动器200从默认模式重新配置。
在具有默认模式的其它示例中,存储驱动器200可以具有宽端口的默认模式。在链接到主机控制器220时,地址引擎201可以接收第一地址和第二地址,第一地址呈递给存储驱动器200上的第一PHY并且第二地址呈递给存储驱动器200上的第二PHY。在一些示例中,第一地址和第二地址可以相同。基于类似的地址,模式引擎202可以将存储驱动器200的端口模式确定为宽端口。相应地,配置引擎203可以确定不需要将存储驱动器200从宽端口的默认模式重新配置。在其它示例中,第一地址和第二地址可以不同。基于不同的地址,模式引擎202可以将存储驱动器200的端口模式确定为双域。相应地,配置引擎203可以确定需要将存储驱动器200从宽端口的默认模式重新配置为双域的端口模式。
因此,存储驱动器200能够在链接到主机控制器时确定端口模式。换句话说,它可以动态地基于主机控制器需要什么以及存储驱动器被置于其中的存储环境来确定端口模式并对其自身进行配置。存储驱动器200也可以将其自身从默认模式重新配置。因此,存储驱动器200可适应于变化的存储环境和需求,因为它可以在需要双域的情形以及需要宽端口的情形下使用。
图2的在包含硬件和软件的功能引擎方面描述的存储驱动器200可以包括图1的计算设备100或图4的存储驱动器400的一个或多个结构或功能方面。
图3图示出确定存储驱动器的端口模式的示例方法300的流程图。尽管以下参照图1的计算设备100来描述方法300的执行,但是可以利用用于执行方法300的其它合适的系统(例如,存储驱动器200或存储驱动器400)。此外,方法300的实施方式不限于这样的示例,并且方法300可以用于本文中或其它地方描述的任何合适的设备或系统。
在方法300的310处,处理资源101可以执行指令111以从主机控制器接收用于存储驱动器上的第一PHY的第一地址。如上文讨论的,第一地址可以被分配给主机控制器120上的对应PHY,其中该对应PHY被链接到存储驱动器上的第一PHY。如上文讨论的,第一地址可以是全球名称(WWN)地址。在方法300的320处,处理资源101可以执行指令112以从主机控制器接收用于存储驱动器上的第二PHY的第二地址。第二地址可以被分配给主机控制器120上的对应PHY,其中该对应PHY被链接到存储驱动器上的第二PHY。第二地址也可以是WWN地址。在方法300的330处,处理资源101可以执行指令113以确定用于存储驱动器上的第一PHY和第二PHY的端口模式。如上文讨论的,端口模式可以至少基于第一地址和第二地址的相似性或差异来确定。类似于第二地址的第一地址将导致宽端口的端口模式确定。与第二地址不同的第一地址将导致双域的端口模式确定。
尽管图3的流程图将某些功能性示出为在一个步骤中发生,但是一个步骤的功能性可以在至少一个步骤(例如,多个步骤)中完成。
图4是与存储驱动器400A和存储驱动器400B对接的主机控制器500A的框图。主机控制器500A可以包括多个PHY——P1、P2至PN,它们统称为530A。主机控制器500A可以是管理到永久性存储器的访问以用于主机实体中的数据备份的计算设备。在一些示例中,主机控制器500A可以具有四个PHY。主机控制器500A还可以与要存储在存储驱动器400A和400B上的数据所源自的主机计算设备(图4中未示出)对接。两个PHY可以物理链接到存储驱动器400A,并且两个PHY可以物理链接到存储驱动器400B。因此,在此示例中,主机控制器500A可以引导源自所连接的主机计算设备的数据以被存储在存储驱动器400A和/或400B中的永久性存储器上。然而,主机控制器500A不限于四个PHY,并且可以具有不同数量的PHY。此外,主机控制器500A可以链接到比图4中所示的数量更多或更少的存储驱动器。
存储驱动器400A包括地址引擎401、模式引擎402、配置引擎403和永久性存储器410。存储驱动器400A还可以包括第一PHY 404和第二PHY 405。第一PHY 404和第二PHY 405可以包括如上文关于图1的计算设备100论述的层。
地址引擎401具有与上文关于存储驱动器200描述的地址引擎201类似的功能性。模式引擎402具有与上文关于存储驱动器200描述的模式引擎202类似的功能性。配置引擎403具有与配置引擎203类似的功能性,并且永久性存储器410类似于如上文关于存储驱动器200描述的永久性存储器210。如上文讨论的,在一些示例中,在存储驱动器200中,地址引擎201、模式引擎202和配置引擎203可以在SAS协议层内实现,或者可以在SAS协议层之外实现。与存储驱动器200相比,在存储驱动器400A中,地址引擎401、模式引擎402和配置引擎403在包括第一PHY和第二PHY中的层的SAS协议层之上实现。因此,在图4所示的存储驱动器400A中,地址引擎401、模式引擎402和配置引擎403可以是硬件托管的软件(例如,可以由处理资源处理的存储在辅助存储器中的软件)的形式。因此,地址引擎401、模式引擎402和配置引擎403可以全部与第一PHY 404和第二PHY 405交互。在其它示例中,且未在图4中示出,地址引擎401、模式引擎402和配置引擎403可以在SAS协议层中实现。在这些示例中,地址引擎401,模式引擎402和配置引擎403可以采取硬件和/或硬件与硬件托管的软件的形式。
尽管存储驱动器400A在图4中被示出为具有两个PHY,但是存储驱动器400A不限于所示的PHY的数量。例如,存储驱动器400A可以具有四个PHY、五个PHY、六个PHY等。在存储驱动器400A具有比图4所示的更多的PHY的示例中,地址引擎401、模式引擎402和配置引擎403可以以与上文关于第一PHY和第二PHY描述的相同方式与附加PHY交互,以确定存储驱动器400A的端口模式。在这些示例中,端口模式可以是双域,其中每个域由宽端口组成。这可能发生在存储驱动器上总共有四个PHY并且PHY中的两个从主机控制器上的它们对应的PHY接收相同的地址而另外两个PHY各自接收彼此相似但是不同于发送到另两个PHY的第一地址的地址时。在这些示例中,端口模式也可以是三域(其中两个PHY被呈递有相同的地址,并且其余两个PHY具有不同的地址)或四域(其中所有四个PHY都被呈递有不同的地址)。因此,在这些示例中,当至少两个PHY(例如,两个PHY、三个PHY、四个PHY)被呈递有共同的地址时,可以确定宽端口。
存储驱动器B 400B可以类似于存储驱动器A 400A。为清楚起见,未示出存储驱动器400B的细节。
图4的在包含硬件和软件的功能引擎方面描述的存储驱动器400A可以包括图1的在处理器和机器可读存储介质方面描述的计算设备100的一个或多个结构或功能方面。图4的存储驱动器400可以包括图2的存储驱动器200的一个或多个结构或功能方面。
图5图示出用于配置具有默认模式的存储驱动器的示例方法500的流程图。尽管下面参照图2的存储驱动器200来描述方法500的执行,但是可以利用用于执行方法500的其它合适的系统(例如,计算设备100或存储驱动器400)。此外,方法500的实施方式不限于这样的示例,并且方法500可以用于本文中或别处描述的任何合适的设备或系统。
在方法500的510处,存储驱动器200的地址引擎201可以从主机控制器220接收用于存储驱动器200上的第一PHY的第一地址。在一些示例中,所述地址可以是WWN地址。第一地址可以被分配给主机控制器220上链接到存储驱动器200上的第一PHY的对应PHY。在方法500的520处,存储驱动器200的地址引擎201可以从主机控制器220接收用于存储驱动器200上的第二PHY的第二地址。在一些示例中,所述地址可以是WWN地址。第二地址可以被分配给主机控制器220上链接到存储驱动器200上的第二PHY的对应PHY。针对第一PHY的主机控制器220上的对应PHY不同于针对第二PHY的主机控制器上的对应PHY。
在方法500的531处,存储驱动器200的模式引擎202可以将第一地址与第二地址进行比较,以确定第一地址是否等于第二地址。响应于第一地址等于第二地址的确定,方法500移动到533。在533处,模式引擎202将存储驱动器200的端口模式确定为宽端口。方法500从533移动到541。
响应于在531处第一地址不等于第二地址的确定,方法500移动到532。在532处,模式引擎202将存储驱动器的端口模式确定为双域。方法500从532移动到541。
在541处,配置引擎203确定存储驱动器是否具有默认模式。响应于存储驱动器不具有默认模式的确定,方法移动到542。在542处,配置引擎203将存储驱动器配置为在方法500的532或533中确定的端口模式。如上文讨论的,这可以通过将第三地址分配给第一PHY以及将第四地址分配给第二PHY来完成。
响应于在541处存储驱动器确实具有默认模式的确定,方法移动到543。在543处,配置引擎203确定存储驱动器的默认模式是否不同于532或533中确定的端口模式。响应于默认模式与端口模式相同的确定,方法移动到547,方法500在其处结束。在此示例中,配置引擎203不需要重新配置存储驱动器。响应于默认模式与端口模式不同的确定,方法移动到544。在544处,配置引擎203将存储驱动器544重新配置为端口模式。这样做使得存储驱动器200被适当地配置为与所链接的主机控制器220交互并满足所链接的主机控制器220的存储需求。配置引擎203可以通过改变与存储驱动器上的第一PHY相关联的地址和与存储驱动器上的第二PHY相关联的地址来重新配置存储驱动器200。因为存储驱动器200具有默认模式,所以存储驱动器200的第一PHY将已经被分配给具有地址的端口。此外,存储驱动器200的第二PHY也将已经被分配给具有地址的端口。配置引擎203可以将分配给第一PHY的地址改为第三地址,并将分配给第二PHY的地址改为第四地址。在一些示例中,第三地址和第四地址彼此相等。这将存储驱动器200从双域的默认端口重新配置为宽端口的端口模式。在其它示例中,配置引擎203可以改变第三地址和第四地址使得它们彼此不同。这将存储驱动器200从宽端口的默认端口重新配置为双域的端口模式。在一些示例中,第三和第四地址可以是WWN地址。
在545处,存储驱动器200上的第一PHY可以将第三地址传输到主机控制器220,以将其呈递给主机控制器220。在546处,存储驱动器200上的第二PHY可以将第四地址传输到主机控制器220将其呈递给主机控制器220。将这些地址呈递给主机控制器220(并且更具体地,主机控制器220上的对应PHY)可以允许主机控制器220知道存储驱动器200被配置为正确的端口模式。如上文讨论的,在图5中未示出的一些示例中,第一PHY的地址保持与其预分配地址相同,并且第二PHY的地址被改为与第一PHY的预分配地址匹配或被改为不同于第一PHY的预分配地址。在这些示例中,方法500将不执行546。
尽管图5的流程图将某些功能性示出为在一个步骤中发生,但是一个步骤的功能性可以在至少一个步骤(例如,多个步骤)中完成。另外,在一些示例中,本文关于图5描述的功能性可以结合本文关于图1-4中的任何描述的功能性来提供。
在本说明书(包括任何所附权利要求、摘要和附图)中公开的所有特征和/或如此公开的任何方法或过程的所有元素可以以任何组合进行组合,除了这样的特征和/或元素中的至少一些互斥的组合之外。
Claims (20)
1.一种包括指令的非暂态机器可读存储介质,当所述指令被执行时,使得处理资源:
从主机控制器接收第一地址,所述第一地址用于第一PHY;
从所述主机控制器接收第二地址,所述第二地址用于第二PHY;以及
基于所述第一地址和所述第二地址来确定与所述第一PHY和所述第二PHY相关联的存储驱动器的端口模式。
2.如权利要求1所述的非暂态机器可读存储介质,
其中,所述第一地址等于所述第二地址;并且
其中,所述端口模式是宽端口。
3.如权利要求1所述的非暂态机器可读存储介质,
其中,所述第一地址不同于所述第二地址;并且
其中,所述端口模式是双域。
4.如权利要求1所述的非暂态机器可读存储介质,
其中,所述第一地址包括全球名称(WWN)地址。
5.如权利要求1所述的非暂态机器可读存储介质,包括指令,所述指令当被执行时使得所述处理资源:
将所述存储驱动器配置为所述端口模式。
6.如权利要求1所述的非暂态机器可读存储介质,包括指令,所述指令当被执行时使得所述处理资源:
将所述存储驱动器从默认模式重新配置为所述端口模式。
7.如权利要求6所述的非暂态机器可读存储介质,其中,用于将所述存储驱动器从所述默认模式重新配置为所述端口模式的指令包括用于以下的指令:
为所述第一PHY分配第三地址;以及
为所述第二PHY分配第四地址。
8.一种存储驱动器,包括:
地址引擎,用于:
从主机控制器接收用于所述存储驱动器上的第一PHY的第一地址;
从所述主机控制器接收用于所述存储驱动器上的第二PHY的第二地址;
模式引擎,用于基于所述第一地址和所述第二地址来确定所述存储驱动器的端口模式;以及
配置引擎,用于将所述存储驱动器配置为所述端口模式。
9.如权利要求8所述的存储驱动器,
其中,所述第一地址类似于所述第二地址;并且
其中,所述端口模式是宽端口。
10.如权利要求8所述的存储驱动器,
其中,所述第一地址不同于所述第二地址;并且
其中,所述端口模式是双域。
11.如权利要求8所述的存储驱动器,还包括:
所述第一PHY;以及
所述第二PHY。
12.如权利要求8所述的存储驱动器,其中,所述存储驱动器包括固态驱动器。
13.如权利要求8所述的存储驱动器,其中,所述存储驱动器包括硬盘驱动器。
14.如权利要求8所述的存储驱动器,
其中,所述配置引擎用于向所述第一PHY分配第三地址并且向所述第二PHY分配第四地址,其中所述第三地址和所述第四地址相同。
15.如权利要求8所述的存储驱动器,
其中,所述配置引擎用于向所述第一PHY分配第三地址并且向所述第二PHY分配第四地址,其中所述第三地址和所述第四地址不同。
16.一种方法,包括:
从主机控制器接收用于存储驱动器上的第一PHY的第一地址;
从所述主机控制器接收用于所述存储驱动器上的第二PHY的第二地址;以及
基于所述第一地址和所述第二地址来确定所述存储驱动器的端口模式。
17.如权利要求16所述的方法,
其中,所述第一地址类似于所述第二地址;并且
其中,所述端口模式是宽端口。
18.如权利要求16所述的方法,
其中,所述第一地址不同于所述第二地址;并且
其中,所述端口模式是双域。
19.如权利要求16所述的方法,包括:
将所述存储驱动器从默认模式重新配置为所述端口模式;
向所述主机控制器传输用于所述存储驱动器上的所述第二PHY的第三地址。
20.如权利要求19所述的方法,
其中,所述默认模式是双域。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15/374070 | 2016-12-09 | ||
US15/374,070 US20180165031A1 (en) | 2016-12-09 | 2016-12-09 | Port modes for storage drives |
Publications (1)
Publication Number | Publication Date |
---|---|
CN108228494A true CN108228494A (zh) | 2018-06-29 |
Family
ID=59485167
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710629809.4A Pending CN108228494A (zh) | 2016-12-09 | 2017-07-28 | 用于存储驱动器的端口模式 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20180165031A1 (zh) |
EP (1) | EP3333693A1 (zh) |
CN (1) | CN108228494A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108958645A (zh) * | 2017-05-19 | 2018-12-07 | 西部数据技术公司 | 管理数据存储目标设备的物理层 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9959068B2 (en) * | 2016-03-04 | 2018-05-01 | Western Digital Technologies, Inc. | Intelligent wide port phy usage |
US10425333B2 (en) | 2017-05-19 | 2019-09-24 | Western Digital Technologies, Inc. | Managing phys of a data storage target device |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1363429A2 (en) * | 2002-05-13 | 2003-11-19 | Alcatel | Logically grouping physical ports into logical interfaces to expand bandwidth |
CN1890655A (zh) * | 2003-12-18 | 2007-01-03 | 英特尔公司 | 适配器接口的地址分配 |
CN101276258A (zh) * | 2007-03-30 | 2008-10-01 | 株式会社日立制作所 | 存储设备及其控制方法 |
CN101719048A (zh) * | 2008-09-05 | 2010-06-02 | Lsi公司 | 组合多个sas扩展器以提供单一sas扩展器功能 |
CN105808158A (zh) * | 2014-12-30 | 2016-07-27 | Pmc西亚罗公司 | 用于对多个sas扩展器进行分组以形成单个内聚sas扩展器的方法和装置 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI307034B (en) * | 2005-11-23 | 2009-03-01 | Infortrend Technology Inc | Storage virtualization subsystem and system with host-side redundancy via sas connectivity |
US7882281B2 (en) * | 2007-12-10 | 2011-02-01 | Emulex Design & Manufacturing Corporation | SAS reference Phys for virtualization and traffic isolation |
-
2016
- 2016-12-09 US US15/374,070 patent/US20180165031A1/en not_active Abandoned
-
2017
- 2017-07-25 EP EP17182886.6A patent/EP3333693A1/en not_active Withdrawn
- 2017-07-28 CN CN201710629809.4A patent/CN108228494A/zh active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1363429A2 (en) * | 2002-05-13 | 2003-11-19 | Alcatel | Logically grouping physical ports into logical interfaces to expand bandwidth |
CN1890655A (zh) * | 2003-12-18 | 2007-01-03 | 英特尔公司 | 适配器接口的地址分配 |
CN101788971A (zh) * | 2003-12-18 | 2010-07-28 | 英特尔公司 | 适配器接口的地址分配 |
CN101276258A (zh) * | 2007-03-30 | 2008-10-01 | 株式会社日立制作所 | 存储设备及其控制方法 |
CN101719048A (zh) * | 2008-09-05 | 2010-06-02 | Lsi公司 | 组合多个sas扩展器以提供单一sas扩展器功能 |
CN105808158A (zh) * | 2014-12-30 | 2016-07-27 | Pmc西亚罗公司 | 用于对多个sas扩展器进行分组以形成单个内聚sas扩展器的方法和装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108958645A (zh) * | 2017-05-19 | 2018-12-07 | 西部数据技术公司 | 管理数据存储目标设备的物理层 |
CN108958645B (zh) * | 2017-05-19 | 2021-07-30 | 西部数据技术公司 | 管理数据存储目标设备的物理层 |
Also Published As
Publication number | Publication date |
---|---|
EP3333693A1 (en) | 2018-06-13 |
US20180165031A1 (en) | 2018-06-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7921185B2 (en) | System and method for managing switch and information handling system SAS protocol communication | |
TWI497316B (zh) | 透過小型計算機系統介面輸入/輸出(scsi i/o)指示提供多重路徑之方法、電腦可讀取媒體及系統 | |
US8214525B2 (en) | Addresses assignment for adaptor interfaces | |
US9237131B2 (en) | Virtual private storage array service for cloud servers | |
JP5763873B2 (ja) | データ処理システムの複数のルート複合体間の通信のために共用メモリを初期設定するための方法、コンピュータ・プログラム、およびデータ処理システム | |
US8495255B2 (en) | Discovery and configuration of device configurations | |
JP4833381B2 (ja) | ストレージ・エリア・ネットワーク、その構成方法、及びプログラム | |
CN109302466A (zh) | 数据处理方法、相关设备及计算机存储介质 | |
CN102469025A (zh) | 多存储系统上的多路径交换 | |
CN108228494A (zh) | 用于存储驱动器的端口模式 | |
JP2008152783A (ja) | データ処理システム内で第1のホスト・システムと第2のホスト・システムとの間で通信するための方法、プログラム、およびシステム(トランザクション・プロトコルおよび共用メモリを使用するホスト・システム間の通信のためのシステムおよび方法) | |
JP2008152787A (ja) | データ処理システム内で実行中の通信ファブリックにコンポーネントをホット・プラグするための方法、プログラム、およびシステム(実行中のPCIeファブリックにおける新しいコンポーネントのホット・プラグ/除去のためのシステムおよび方法) | |
JP2006209487A (ja) | 計算機システム、計算機、ストレージ装置及び管理端末 | |
CN102449622A (zh) | 用于向虚拟机分配服务器资源的系统和方法 | |
JP2011134296A (ja) | I/oパス切替え方法及び装置 | |
US8918571B2 (en) | Exposing expanders in a data storage fabric | |
US20180081558A1 (en) | Asynchronous Discovery of Initiators and Targets in a Storage Fabric | |
TW202036282A (zh) | 多裝置的配對系統及配對方法 | |
US10229085B2 (en) | Fibre channel hardware card port assignment and management method for port names | |
US8656058B2 (en) | Back-off retry with priority routing | |
US8972618B2 (en) | Staged discovery in a data storage fabric | |
CN108228099B (zh) | 一种数据存储的方法及装置 | |
US10782889B2 (en) | Fibre channel scale-out with physical path discovery and volume move | |
US8171178B2 (en) | Scaling of small computer system interface input output (SCSI I/O) referrals | |
JP2020087238A (ja) | 通信装置、情報処理システム、および通信方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20180629 |
|
WD01 | Invention patent application deemed withdrawn after publication |