CN101258674A

CN101258674A - 用于模拟和混合信号应用的折叠级联拓扑

Info

Publication number: CN101258674A
Application number: CNA2006800274946A
Authority: CN
Inventors: 毛-淳·弗兰克·昌; 黄大全; 蒂姆·理查德·拉罗卡
Original assignee: University of California
Current assignee: University of California
Priority date: 2005-08-04
Filing date: 2006-08-02
Publication date: 2008-09-03

Abstract

本公开涉及耦合电路以及耦合具有电源的电路的方法，其中，多个晶体管被直接感性耦合到电源，以便将单个DC电源电压直接提供给多个晶体管的每个，并且其中，多个变压器具有初级和次级绕组，初级和次级绕组至少部分地提供感性负载，以便将该多个晶体管感性耦合到电源，该多个变压器还提供AC信号路径，以便将该多个晶体管中的相邻晶体管耦合在一起。

Description

用于模拟和混合信号应用的折叠级联拓扑

相关申请的交叉引用

本申请要求2005年8月4日提交的美国临时专利申请60/705,873的利益，并因此通过引用来合并2005年8月4日提交的美国临时专利申请60/705,873。本申请还要求2005年8月4日提交的美国临时专利申请60/705,872的利益，并也因此通过引用来合并2005年8月4日提交的美国临时专利申请60/705,872。

这里公开的技术可以使用加利福尼亚大学董事会以及DaquanHuang和Mau-Chung F.Chang先生的标题为“InterleavedThree-Dimensional On-Chip Differential Inductors and Transformers”的PCT专利申请中公开的技术。

关于联邦研究的声明

本发明是在由美国海军授予的许可号为N66001-04-1-8934的政府支持下进行的。政府对本发明具有一定的权利。

技术领域

本发明涉及共射共基放大器电路(cascode circuit)，所述共射共基放大器电路可以用于一些低电源、低功耗应用、以及相对高功率应用中。但是，即使是用于相对高功率应用中，这里所公开的电路设计与现有技术的设计相比，能以较低的电源电压来提供改进的电力生产。

背景技术

当前技术趋向于喜欢低电源电压和低功耗电路。共射共基放大器结构被广泛地用于模拟和混合信号电路。图1a示出了由N个CMOS晶体管2构成的共射共基放大器电路，而图1b示出了由N个双极晶体管4构成的共射共基放大器电路。注意，晶体管2、4的纵向串联布置，以及它们与电源V_DD和地的连接。显然，任何单独的晶体管2、4上的最大压降将远小于V_DD和地之间的差，所以，晶体管2、4没有真正地被有效利用。

共射共基放大器拓扑很流行。典型的共射共基放大器是一种电子有源器件装置，所述装置将两个或更多放大器级结合，以便增加输出阻抗并减少寄生电容，从而带来高增益，并增加带宽。共射共基放大器装置通常特指跨导放大器与电流缓冲级的结合。

用于N级共射共基放大器结构的最小电源电压(图1a和图1b的实施例中的V_DD)对于CMOS晶体管是N_X(V_gs-V_th)，对于双极晶体管是N_XV_BE(on)。这种约束严重地限制了这些电路在低功率和电压应用中的使用，这是因为，由于电源电压的限制而没有足够的用于信号摆幅的净空间(headroom)。

现有技术的功率放大器参考图6a-6c来讨论。用相对奇异的(与硅相比)半导体材料制造的昂贵的HEMT已经被用于图6a的电路中，以便构成功率放大器，比如可以使用在电信设备的最终RF级的功率放大器。奇异的HEMT设备趋向于需要复杂的电源，这是因为，所需要的电压趋向于比在使用此类器件的通信设备中其它地方所使用的电压更高。

发明内容

本发明使用基于变压器的“origami拓扑”(级联的折叠)拓扑，本公开通过允许电源电压可以低到对MOS器件来说是V_gs-V_th、对双极器件来说是V_BE(on)来克服这种低电源瓶颈。

根据本发明的一方面，在共射共基放大器设计中，DC偏置路径与AC信号路径分离。本共射共基放大器设计的每个电路级具有其自己的DC路径，并被单独偏置。所以，电源电压可以低到对MOS晶体管来说是V_gs-V_th、对双极晶体管来说是N_XV_BE(on)，却仍然可以提供相对大的AC动态范围。AC信号经由级间的变压器来耦合。

前述总结并非意在包括本发明的所有方面、目的、优点和特征，也不应意味着对本发明范围的任何限制。该简短总结是根据37C.F.R.1.73和M.P.E.P.608.01(d)的要求而提供的，仅仅来将本发明所涉及的领域、本发明的特点通知给公众，尤其是通知给那些对本特定技术感兴趣的人，以便有助于在未来的研究中容易理解本专利。

本发明一方面提供了一种耦合电路的方法，包括：(i)提供电源；(ii)提供多个晶体管，其直接感性耦合到电源，以便将单个DC电源电压直接提供给多个晶体管的每个；以及(iii)提供具有初级和次级绕组的多个变压器，所述初级和次级绕组至少部分地提供感性负载，以便将多个晶体管感性耦合到电源，该多个变压器还提供AC信号路径，以便将多个晶体管中相邻的那些耦合在一起。

本发明另一方面提供了一种模拟放大器，其具有：至少一个具有初级和次级绕组的变压器；至少一个第一晶体管，其具有载流电极，该载流电极经由至少一个变压器的至少一部分初级绕组耦合到电源的第一电位，并耦合到电源的第二电位，所述至少一个第一晶体管的控制电极提供放大器输入；以及至少一个第二晶体管，其具有载流电极，该载流电极经由至少一个变压器的至少一部分次级绕组耦合到电源的第二电位，并经由负载耦合到电源的第二电位，所述至少一个第二晶体管的控制电极被耦合到DC偏置电压，从而将所述至少一个第二晶体管偏置成开启但不饱和的状态。放大器输出出现在该至少一个第二晶体管的载流电极和负载之间的连接处，或与该连接相关联地出现。

本发明又一方面提供了一种放大器，包括：具有带中间抽头的初级和带中间抽头的次级的变压器，带中间抽头的初级被耦合到电源电压的第一电位，带中间抽头的次级被耦合到电源的第二电位；第一对晶体管，其具有载流电极，该载流电极耦合到变压器的初级，并耦合到电源的第二电位，第一对晶体管的控制电极提供放大器输入；第二对晶体管，其具有载流电极，该载流电极耦合到变压器的次级，并经由负载耦合到电源的第一电位，第二对晶体管的控制电极被耦合到偏置电压，用于将第二对晶体管偏置成导通状态，放大器输出出现在第二对晶体管的载流电极和负载之间的公共连接处，或与该公共连接相关联地出现。

附图说明

图1a和1b分别是现有技术的MOS和双极晶体管的共射共基放大器装置的示意图。

图2a和2b分别是根据目前公开的使用折叠或origami拓扑的技术的、MOS和双极晶体管的共射共基放大器装置的示意图。

图2c和2d分别是图2a和2b的电路的单级的示意图。

图2e是示出了单级怎样可以具有多个晶体管和变压器从而增加其增益的示意图。

图3a是使用如这里所公开的折叠或origami拓扑的MOS低噪声放大器(LNA)的示意图。

图3b是使用如这里所公开的折叠或origami拓扑的双极低噪声放大器(LNA)的示意图。

图3c是使用如这里所公开的折叠或origami拓扑的MOS低噪声放大器(LNA)的示意图，该拓扑每级具有附加的晶体管和变压器。

图4a是使用组合的MOS混合器和如这里所公开的折叠或origami拓扑的LNA的示意图。

图4b是图4a的电路的双极实现。

图5a是使用如这里所公开的折叠或origami拓扑的MOS压控振荡器(VCO)的示意图。

图6a-6c示出了现有技术的功率放大器(PA)，图6a是包括具有阻抗匹配网络的功率晶体管的电路的示意图，而图6b和6c示出了晶体管特性。

图7a是使用如这里所公开的折叠或origami拓扑的MOS PA的示意图。

图7b是示出了图7a的电路中电压的曲线图。

图7c是根据计算机模拟、与现有技术的教导相比较，使用本公开技术的功率增加和增益增加曲线图。

图7d描绘了根据图7a的电路的计算机模拟的时域电压波形。

图8a是图7a的功率放大器的差动版本的示意图。

图8b示出了可以形成部分或全部阻抗匹配网络的偏置-T的一个可能的实施例。

图9a是参考图8a和8b所描述的、但具有附加级的类型的功率放大器的示意图。

图9b是示出了针对图9a的放大器的逐级发生的增益的图。

图10a示出了片上变压器的一个可能的实施例。

图10b描述了图10a的变压器的S参数。

具体实施方式

图2a和2b分别是根据目前公开的使用折叠或origami拓扑的技术的、MOS晶体管和双极晶体管的共射共基放大器装置的示意图。在图2a中，共射共基放大器装置包括N个级10，每个级10由MOS晶体管构成。单个级10在图2c中进行了非常详细的描绘。类似地，图2b的共射共基放大器装置包括N个级12，每个级12由双极晶体管构成。单个级12的实施例在图2d中进行了非常详细的描绘。

该实施例用在诸如低噪声放大器(LNA)、信号混合器等的低功率应用中。然而，这些实施例还可以用在相对较高的功率应用中，如通信发射器中使用的功率放大器(PA)。在一些应用中，单级就足够了。例如，在小信号应用中，用1∶2到1∶4范围的匝数比的变压器14已经在单级中实现高达23dB的增益。

变压器14允许级(见图2d中的MOS实施例级10，基于图2b相应的双极实施例级是很明显的)中的每个晶体管16、18通过感性负载连接到电源(本实施例中为V_DD和地)上，不同于如现有技术中被串联地连接。发明人称这种技术为“折叠”电路(或简单称为“origami”)，这是因为，在某种意义上，该电路以下述方式折叠，即，每个晶体管可以利用全部电源范围，不同于在某些传统的共射共基放大器装置中被限制在中间。

变压器14的匝数比影响级的增益，并且，在低信号应用中，匝数比优选落在1∶2到1∶4的范围内。在较高功率应用中，匝数比较小，优选约1∶1。

图中所示的变压器通常没有极性点。这是因为极性可以被选择，使得级的输出与其输入同相，或者与其输入具有180°相差，这依赖于变压器的绕组的极性如何设置。

注意，在这种共射共基放大器设计中，DC偏置路径与AC信号路径是分离的。在图2a和2b中，DC路径是用相对较粗的线宽来显示的，以帮助对它和AC路径进行区分。每个电路级10或12有其自己的DC路径并被单独偏置。因此，电源电压对于MOS晶体管来说可以低到V_gs-V_th，对于双极晶体管来说可以低到N_XV_BE(on)，还仍然具有相对大的AC动态范围。在这个实施例中，AC信号在级间被直接耦合。

表1给出了在各种当前的CMOS技术中、针对4个堆叠级10，图1a的传统的共射共基放大器结构与图2a的origami拓扑之间的最小电源电压的比较。注意，使用图2a的拓扑与图1a的现有技术的拓扑相比，显著减小了所需的最小电源电压。

表1

Origami拓扑可以用在许多模拟和混合信号电路构造块，比如放大器、混合器、振荡器、或VCO、以及分频器中。图3a、4a和5a给出了利用MOS技术的origami拓扑电路的三个示例。图3b、4b和5b分别示出了它们的双极对应电路。图3a和3b示出了差动低噪声放大器(LNA)的示意图，图4a和4b示出了双平衡混合器，以及被耦合的VCO对是由图5a和5b来示出的。

相比现有技术，目前公开的设计的优点是：

允许较低的电源电压，这通常导致低功耗电路。

较大的信号净空间以及更好的线性。

变压器提供额外的电压或电流增益。

变压器也实现阻抗转换或匹配。在输入级，阻抗匹配允许更低的回路损耗，从而将更高的信号功率传递给电路。在输出级，变压器增加了电路的输出阻抗，提供更高的有效增益(见图4)。

CMOS和双极集成电路趋向于使用更低的电源电压来允许低功耗。许多模拟和混合信号电路使用需要高电源电压的共射共基放大器结构。Origami拓扑是通过允许多级电路来使用最低的电源电压同时提供更高的增益来解决这个问题的。

图2a-3c的电路优选使用集成电路技术来实现。因此，所示出的变压器优选实现成“片上”的。例如，见图10。

图2a、3a、4a和5a的MOS设计可以是CMOS设计，然而，为了更高的性能(这通常意味着更高频率应用)，可以优选使用NMOS器件。该器件可以是基于硅的，或者，也可以使用利用其它半导体材料的更为奇异的半导体技术(典型地，易于提供对于比硅更高速的应用)。

现在回到图2c，其示出了用于图2a的实施例的单MOS级。在级10的该实施例中，采用了两个晶体管16、18和单个变压器14。AC输入电压V_in被施加到输入晶体管16的控制电极(MOS晶体管的情况中是栅极)，晶体管16的载流电极被耦合到与感性负载(变压器14的初级)串连的电源上。DC偏置电压V_bias被施加到晶体管18的控制电极(MOS晶体管的情况中是栅极)，晶体管18的载流电极类似地被耦合到电源，该电源与感性负载22和变压器14的次级串联。该级的输出在变压器14的次级和晶体管18之间的连接处得到。

图2d示出了图2b的实施例的单级12。

级10可以具有附加的晶体管和变压器。见图2e。在这个实施例中，仍然有单个输入晶体管16，但却有多个晶体管18(在这个实施例中标记为18-1、18-2、18-3)。注意，在每种情况下，晶体管16、18-1、18-2、18-3每个都经由感性负载连接到电源电压上。晶体管18的数目从实施例图2a情况下的一个到这个实施例中的三个。本领域技术人员应理解如下事实，即，数字三是任意选择的，也可以是两个、四个、五个、或任意个。此外，本领域技术人员将认识到，变压器14的数目以对应方式增加。所以，它们在本实施例中类似地通过数字14-1、14-2和14-3来标识。DC偏置电压的数目也类似地增加。

注意，将图2e和图2c进行比较，图2c中所示的电路输出V_out出现在电感器22和晶体管18之间的连接处，而在图2e中，电路输出V_out出现在电感器22和晶体管18-3之间的连接处。然而，晶体管18-1也可以被看作具有被感性耦合到晶体管18-2的AC输出，对于图2e所示的序列中布置的很多晶体管同上。现在单独观察晶体管18-1，其AC输出不是出现在其载流电极中的一个和感性负载之间的连接处，而是其输出现在经由感性负载(变压器14-2的初级)本身来耦合，因此，其AC输出可以被认为是与那个连接有关联，而不是就出现在那个连接处。

因此，图2a和2b的实施例中的每个级10、12都具有最少一个变压器14、一个输入晶体管14和一个偏置晶体管18，然而，变压器14和偏置晶体管18的数目能够以图2e所建议的方式来增加，以便增加单独的级10、12的增益。

如将看到的那样，每个级10、12可以具有多个输入晶体管16，因此，差动放大器设计是十分可行的。当在下面的讨论中考虑差动放大器设计时，晶体管14和偏置晶体管18的数目能够以类似方式增加。

除了通过如图2e所示增加级10、12中变压器的数目来增加增益之外，还可以通过如图2a和2b中所示对级进行级联来增加增益。图2e的双极版本没有被包括进来，这是由于，对本领域技术人员来说，如果希望，将图2e的MOS版本转换成双极实施例是非常明显的。

随着级数的增加，如本领域技术人员应理解的那样，晶体管的尺寸趋向于增加，这是由于必须提供更大的AC电压摆幅。另外，本领域技术人员将理解，当晶体管18在图2a和2b中从左到右增加尺寸时，如何来调整晶体管18上的偏置电位，以及当晶体管18被使用于各实施例时，如何调整晶体管18上的偏置电位。通常地讲，所述偏置电压就是使得其相关联的偏置晶体管18导通，而不使那些晶体管18进入饱和状态，这是因为所公开的电路是模拟电路。

已经指出，级10可以提供差动(或平衡的)放大器。上面暗示，变压器14的数目在这种实施例中可以加倍。尽管如此，然而，可以通过使用替代的带中间抽头的变压器来抑制变压器数目的加倍！见图3a的实施例。在这个实施例中，有两个输入晶体管16₁和16₂，它们分别接收差动(或平衡的)输入V_in-和V_in+，这些晶体管经由感性负载(变压器14的初级)而耦合到电源上。在这个实施例中，变压器14的初级的中间抽头被耦合到V_DD，而变压器14的次级的中间抽头被耦合到地。在这个实施例中，有两个偏置晶体管18₁和18₂，它们经由感性负载22₁和22₂将变压器14的次级耦合到V_DD。差动输出(两者都被标识为V_out)的极性没有被标记，这是因为，该差动输出的极性将依赖于针对变压器14的次级绕组到初级绕组所选择的极性。没有为绕组描绘这类点(以指示极性)，这是因为所选择的极性将依赖于期望的V_out输出的极性。图3a示出了MOS实施例，而图3b示出了对应的双极实施例。

正如图2a的实施例的情况，可以为图3a的实施例(例如，见随后将讨论的图9a的实施例)增加级数，并且可以增加单级中偏置晶体管18和变压器14的数目。

图4a示出了差动CMOS混合器和LNA组合。从本机振荡器(未示出)到混合器52的输入是V_LO-和V_LO+，从天线或滤波器到混合器52的输入是V_RF-和V_RF+。V_RF-和V_RF+被施加到也在图3a中示出的类型的差动放大器50的差动输入端。差动放大器50的AC输出不是如图3a的实施例中所示的那样被直接耦合，而是经由变压器14A被感性耦合。注意，变压器14A(结合变压器14)所起的作用与前面针对图3a所讨论的作用相同，即，允许两个偏置晶体管18₁和18₂经由感性负载(耦合到电源的变压器14和14A的部分绕组)被耦合到电源电压(在这个实施例中是从V_DD到地)上。

在混合器52中，晶体管24类似地经由感性负载(耦合到电源的变压器18A的部分绕组、以及感性负载22₁和22₂)而耦合到电源电压(在这个实施例中是从V_DD到地)上。混合器的差动输出出现在V_LO-和V_LO+，差动输出的符号(正或负)是变压器14和14A的极性的函数，因此可以根据需要来改变。

图4b是图4a的电路的双极实现，其功能对于本领域技术人员来说很容易基于前述的描述来实现，因此这里将不再进行进一步的描述。

图5a是使用所公开的origami拓扑来实现的两个对称VCO 54的示意图。每个VCO 54中的两个晶体管26在典型的振荡配置中被交叉耦合。但注意这两个VCO是如何通过带中间抽头的变压器14来连接的。VCO54通过变压器14被耦合在一起。因此，变压器14既用作耦合器，又用作(加载)谐振器，有效地起着带通滤波器的作用。

在这个实施例中，示出了电流源56，而非示出电源本身。然而，如在前面的实施例中那样，晶体管经由感性负载(由变压器14提供的)而直接耦合到电源，变压器的作用是确定振荡频率。

所公开的技术还可以连同功率放大器来使用，该功率放大器可以是在通信设备的发射中使用的那种类型，所述通信设备例如为电话或发射碟形天线。与传统方法相比，基于所公开的变压器(“origami”)的同相功率放大器是提供增加的输出功率的独特的低电压解决方案。这种电路在使用低成本CMOS技术、在60GHz上发射真正宽带数据的设计中非常重要。

图6a-6c示出了现有技术的功率放大器。图6a的示意图包括功率晶体管70，晶体管70的输入和输出处分别具有阻抗匹配网络72和74。图6b和6c示出了晶体管特征。晶体管70典型地为砷化镓(GaAs)或磷化铟(InP)HEMT。此类器件趋向于昂贵，并且需要比通常更高的电源电压。晶体管70被它的尺寸限制了能传递多少功率。如图6b和6c中所示的那样，既要求大的电流摆幅，又要求大的电压摆幅。最大电压摆幅被标识为V_A，MAX。

将上面讨论过的origami拓扑原理应用到刚刚讨论过的类型的现有技术功率放大器中就会产生一种新的电路，在该新的电路中，通过在共射共基放大器设计中同相组合使用变压器而允许输出电压增加2-3dB。参见图7a的示意图和图7b的曲线图。很明显，图7a的示意图非常类似于图2c的示意图。的确，它们足够相似，其输入晶体管16、偏置晶体管18和变压器14都是由相同的参考标号来标识的。然而，作为功率放大器，图7a的实施例还具有阻抗匹配网络72和74，这在功率放大器中通常很重要，用来帮助确保电路中产生的功率从该电路被有效地传递给下游负载(通常为天线)。否则，电路就会过热，晶体管就会损坏，从而平均寿命非常短。

图7a的示意图标识了两个电压点：V_B和V_C。这两个电压点是同相的，其允许V_C处的电压超过V_A，MAX，而不超过偏置晶体管18上的最大电压。换句话说，每个器件16、18的漏-源电压V_DS达到最大值，然而，对地的总电压是其两倍大。这种电路可以提供有效的低电压方案，因为变压器14允许每个器件16、18具有相同的电源电压，例如仅1.1V的电压。尽管电源电压是设计选择的事情，然而，通过将所需的电源电压减小到低于传统HMET器件所需的电源电压，可以显著地简化用在发射器件中的电源的设计。

针对图7a的origami功率放大器，图7c中示出了计算机模拟结果，所述功率放大器使用了在60GHz的UMC 0.13μm CMOS处理。在这个图中，“OAIT”标识了针对具有理想变压器的origami放大器的结果，而“OAOCT”标识了针对具有CMOS片上变压器的origami放大器的结果，以及“BCSPA”标识了在模拟时针对基线共源功率放大器的结果。

图7d示出了时域电压波形，所述时域电压波形显示了电压V_B的增加，如上述理论所预知的那样。

图8a中显示了图7a的功率放大器的差动版本。与图3a的差动放大器的相似性是很明显的。很大的不同是存在阻抗匹配网络72₁、72₂、74₁和74₂，其经常在功率放大器中使用，以便使功率有效地从电路进入负载(通常为通信应用中的下游天线)。阻抗匹配网络可以采用多种可能的设计，如设计通信发射器领域的技术人员非常熟悉的那些设计。图8b中所示类型的LC网络就是很好的简单匹配网络，或者可以是更复杂的设计。在任何情况下，LC网络应当具有用于将DC供应给偏置晶体管18₁和18₂的装置。在图8b的匹配网络中，来自电源的DC经由图8b中所示的电感器而被耦合到偏置晶体管18₁和18₂，而由电路(如果尚不较高，可以在高达60GHz的频率)产生的AC被图8b中所示出的电容器分接(tap off)。注意，图8a和8b中仍然可以见到“origami”拓扑。偏置晶体管18₁和18₂可以通过感性负载(通过变压器14的带中间抽头的次级和图8b的电感)而“得到”全部电源电压。类似地，输入晶体管18₁和18₂也可以通过感性负载(通过变压器14的带中间抽头的初级)“得到”全部电源电压。

功率放大器的差动版本和非差动版本都可以被实现为具有多个级，非常类似于图2a的多级低信号放大器。参看图9a，其示出了参考图8a和8b所描述的类型的功率放大器，但具有附加级。图9b是显示逐级发生的增益的曲线图。

在所公开的每个实施例中出现至少单个具有初级和次级绕组的变压器14。所公开的电路优选被做成集成电路。片上变压器在本领域是公知的。在所公开的实施例中，匝数比典型地是从大约1∶1到可能1∶10。片上变压器可以被容易地制作。参见图10a，其示出了具有1∶1匝数比的变压器14。初级包含单环80、类似地，次级包含单环82。这两个环80、82优选使用在芯片制造期间使用的传统的绝缘材料来分离。如果所公开的电路被使用在非常高的频率上(＞20GHz)，那么，变压器环实际上可以非常小，并可以被实现为片上变压器。在较低的频率上，本公开的电路仍然可以被制造和使用，但是，变压器趋向于增加尺寸，使得其更难于在片上实现，所以，在一些点上(随着电路的期望频率的下降)，变压器将不得不被实现为片外的分立器件。

具有1∶1的匝数比的图10a所示出的变压器14尤其有利于非常高频率(即，60GHz)的功率放大器，这是因为，金属绕组相当宽(以便承载更大的电流)，并且1∶1匝数比的变压器产生高耦合系数。对于较低频率应用(用于1.8GHz、2.4GHz或5GHz蜂窝电话和无线LAN应用)，LNA或PA电路都趋向于采用具有较高匝数比(比方说，1∶10)的小变压器14。关于此类变压器如何在片上构建的附加信息，参见标题为“InterleavedThree-Dimensional On-Chip Differential Inductors and Transformers”的相关PCT专利申请。图10b描述了图10a的变压器的S参数。矩形曲线图描绘了S21(前向发射系数)，其显示出低损耗(在60GHz上为-0.759dB)。圆形曲线图给出了显示出良好的50Ohm匹配的Smith图上的S11(输入匹配)。

所公开的origami技术用于耦合电路，包括：(i)提供电源；(ii)提供多个晶体管，其被感性耦合到电源，以便将单个DC电源电压直接提供给多个晶体管的每个，并提供具有初级和次级绕组的多个变压器，该初级和次级绕组至少部分地提供感性负载，以便将多个晶体管感性耦合到所述电源，该多个变压器还提供AC信号路径，以便将多个晶体管中相邻的那些耦合在一起。

本技术允许所耦合的电路被设计成具有电源、多个晶体管和多个变压器，其中，多个晶体管被直接感性耦合到电源，以便将单个(或最少的)DC电源电压直接提供给多个晶体管的每一个，并且其中，多个变压器具有初级和次级绕组，该初级和次级绕组至少部分地提供感性负载，以便将多个晶体管感性耦合到电源，多个变压器还提供AC信号路径，以便将多个晶体管中相邻的那些耦合在一起。

利用这项技术的电路的几个实施例已经公开。然而，现在很明显，本技术很有可能被应用到比这里讨论的那些更宽的电路阵列，以及被应用到比这里描述的实施例更多的实施例中。因此，这里公开的特定电路是基本原理，可以相信，一旦所公开的技术被本领域技术人员所理解，使用这里公开的技术的其它电路将能基于此而产生。因此，除了所附权利要求所特别要求的以外，本发明不限于这里公开的特定的实施例。

Claims

1. 一种晶体管的共射共基放大器装置，包括：

N级，其中N≥1，并且，其中每级包括：

(i)至少一个第一晶体管和至少一个第二晶体管，每个晶体管具有控制电极和两个载流电极，所述至少一个第一晶体管的控制电极耦合到第一级的电路输入或针对任何后继级的在前级的输出，而所述至少一个第二晶体管的控制电极耦合到偏置电压，以及

(ii)至少一个变压器，具有初级绕组和次级绕组，所述至少一个第一晶体管的第一载流电极经由变压器的初级绕组而耦合到第一电源，所述至少一个第一晶体管的第二载流电极耦合到第二电源，而所述至少一个第二晶体管的第二载流电极经由变压器的次级绕组而耦合到第二电源，所述至少一个第二晶体管的第一载流电极经由感性负载而耦合到所述第一电源，并为在后级提供输出，或为所述N级的最后级提供电路输出，或者如果N＝1，就为该级提供输出。

2. 如权利要求1所述的共射共基放大器装置，其中，所述晶体管是双极晶体管。

3. 如权利要求1所述的共射共基放大器装置，其中，所述晶体管是MOS晶体管。

4. 如权利要求1所述的共射共基放大器装置，其中，所述感性负载包括电感器。

5. 如权利要求1所述的共射共基放大器装置，其中，N＞1。

6. 如权利要求1所述的共射共基放大器装置，其中，所述至少一个变压器具有范围从1∶1到1∶10的匝数比。

7. 如权利要求1所述的共射共基放大器装置，其中，每一级包括：单个第一晶体管和多个第二晶体管，所述第二晶体管的每一个控制电极被耦合到不同的偏置电压，并且其中，所述多个第二晶体管的至少一个被变压耦合到所述单个第一晶体管，而所述多个第二晶体管的其余的那些具有相关联的变压器，用于所述第二晶体管的相互连接。

8. 一种模拟放大器，包括：

至少一个变压器，具有初级和次级绕组；

至少一个第一晶体管，具有载流电极，该载流电极经由所述至少一个变压器的初级绕组的至少一部分而耦合到电源的第一电位，并耦合到所述电源的第二电位，所述至少一个第一晶体管的控制电极提供放大器输入；以及

至少一个第二晶体管，具有载流电极，该载流电极经由所述至少一个变压器的次级绕组的至少一部分而耦合到所述电源的第二电位，并经由负载而耦合到所述电源的第二电位，所述至少一个第二晶体管的控制电极被耦合到DC偏置电压，从而将所述至少一个第二晶体管偏置成导通但不处于饱和，

放大器输出出现在所述至少一个第二晶体管的载流电极和所述负载之间的连接处，或至少与该连接处相关联地出现。

9. 如权利要求8所述的模拟放大器，其中，所述晶体管是双极晶体管。

10. 如权利要求8所述的模拟放大器，其中，所述晶体管是MOS晶体管。

11. 如权利要求8所述的模拟放大器，其中，所述负载包括电感器。

12. 如权利要求11所述的模拟放大器，其中，所述负载包括另一变压器的初级绕组，并且其中，所述放大器输出经由所述另一变压器而被耦合。

13. 如权利要求8所述的模拟放大器，其中，所述至少一个变压器具有范围从1∶1到1∶10的匝数比。

14. 一种放大器，包括：

变压器，具有带中间抽头的初级和带中间抽头的次级，所述带中间抽头的初级被耦合到电源电压的第一电位，带中间抽头的次级被耦合到电源的第二电位；

第一对晶体管，具有载流电极，该载流电极耦合到所述变压器的初级，并耦合到所述电源的第二电位，所述第一对晶体管的控制电极提供放大器输入；

第二对晶体管，具有载流电极，该载流电极耦合到所述变压器的次级，并经由负载耦合到所述电源的第一电位，所述第二对晶体管的控制电极被耦合到偏置电压，以便将所述第二对晶体管偏置成导通状态，

放大器输出出现在所述第二对晶体管的载流电极和所述负载之间的公共连接处，或至少与该公共连接处相关联地出现。

15. 如权利要求14所述的放大器，其中，所述第一对晶体管和第二对晶体管全部都是MOS晶体管。

16. 如权利要求14所述的放大器，其中，所述负载是电感性的。

17. 如权利要求14所述的放大器与混合器的组合，其中，所述混合器经由第二变压器而耦合到所述放大器，所述第二变压器具有带中间抽头的初级和带中间抽头的次级，所述带中间抽头的次级被耦合到所述电源的第二电位，而带中间抽头的初级被耦合到所述电源电压的第一电位，第二变压器的初级充当所述负载。

18. 如权利要求17所述的放大器与混合器组合，其中，所述混合器包括：

两对并联耦合的晶体管，所述并联耦合的晶体管对的每一对经由第二负载将所述第二变压器的次级耦合到所述电源，所述并联耦合的晶体管对的控制电极被交叉耦合，使得一对晶体管的控制电极交叉连接到另一对晶体管的控制电极。

19. 一种压控振荡器，包括：

变压器，具有带中间抽头的第一绕组和带中间抽头的第二绕组，带中间抽头的第一绕组和带中间抽头的第二绕组被耦合到电源电压的第一端口；

第一对晶体管，具有载流电极，该载流电极耦合到所述变压器的第一绕组，并耦合到电源的另一端口，所述第一对晶体管的控制电极被交叉耦合到所述第一对晶体管的载流电极与所述变压器的第一绕组之间的连接处；

第二对晶体管，具有载流电极，该载流电极耦合到所述变压器的次级，并耦合到所述电源的另一端口，所述第二对晶体管的控制电极被交叉耦合到所述第二对晶体管的载流电极与所述变压器的第二绕组之间的连接处。

20. 一种耦合电路的方法，包括：

提供电源；

提供被感性耦合到所述电源的多个晶体管，以便将单个DC电源电压直接提供给所述多个晶体管的每个；以及

提供多个变压器，所述多个变压器具有初级和次级绕组，所述初级和次级绕组至少部分地提供感性负载，以便将所述多个晶体管感性耦合到所述电源，所述多个变压器还提供AC信号路径，以便将所述多个晶体管中的相邻晶体管耦合在一起。

21. 具有电源、多个晶体管和多个变压器的耦合电路，其中，所述多个晶体管被直接感性耦合到所述电源，以便将单个DC电源电压直接提供给所述多个晶体管的每个，并且其中，所述多个变压器具有初级和次级绕组，所述初级和次级绕组至少部分地提供感性负载，以便将所述多个晶体管感性耦合到所述电源，所述多个变压器还提供AC信号路径，以便将所述多个晶体管中的相邻晶体管耦合在一起。