CN101257297B - 用于补偿场效应晶体管的非理想性的电路、方法和设备 - Google Patents
用于补偿场效应晶体管的非理想性的电路、方法和设备 Download PDFInfo
- Publication number
- CN101257297B CN101257297B CN2007101648717A CN200710164871A CN101257297B CN 101257297 B CN101257297 B CN 101257297B CN 2007101648717 A CN2007101648717 A CN 2007101648717A CN 200710164871 A CN200710164871 A CN 200710164871A CN 101257297 B CN101257297 B CN 101257297B
- Authority
- CN
- China
- Prior art keywords
- voltage
- terminal
- transistor
- switch
- transistor switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000005669 field effect Effects 0.000 title claims description 55
- 238000000034 method Methods 0.000 title claims description 8
- 239000003990 capacitor Substances 0.000 claims description 22
- 230000000694 effects Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 238000005070 sampling Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 238000005259 measurement Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000008929 regeneration Effects 0.000 description 1
- 238000011069 regeneration method Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/06—Modifications for ensuring a fully conducting state
- H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
Landscapes
- Electronic Switches (AREA)
Abstract
本发明公开了一种电路,该电路包括晶体管开关,具有接收输入电压的第一端子、输出输出电压的第二端子和栅极端子;确定电路,耦合到晶体管开关的第一端子和第二端子,确定输入电压和输出电压之间的较低或较高电压;电压生成器,耦合到确定电路,利用较低或较高电压生成和电压或差电压;以及控制电路,耦合到电压生成器和晶体管开关的栅极端子,在第一时间间隔期间给晶体管开关的栅极端子施加和电压或差电压。
Description
技术领域
本发明通常涉及晶体管开关并尤其涉及自举场效应晶体管开关。
背景技术
例如当采用CMOS(互补金属氧化物半导体(Complementary Metal OxideSemiconductor))技术时,场效应晶体管可用作开关。于是场效应晶体管的源极和漏极端子构成开关的输入和输出端子,而场效应晶体管的栅极端子是开关的控制端子。然而,场效应晶体管具有非理想性,所述非理想性例如会导致开关的开态电阻(on-resistance)根据所施加的电压变动。而且当开关变换状态时可发生跃迁效应。
场效应晶体管的问题是与电压相关的开态电阻。用作开关的场效应晶体管具有非零开态电阻Ron,其可概略地近似为:
其中KP是电荷载流子迁移率μ和氧化物电容Cox的乘积,W和L分别是沟道区域的宽度和长度,以及VS、VD、VG和VT分别是源极电压、漏极电压、栅极电压和阈值电压。根据方程(1),开态电阻Ron是源极电压VS的函数,开态电阻Ron取决于输入电压Vin。
场效应晶体管的另一问题是阈值电压VT对体源(bulk-source)电压VBS的相关性。该效应可近似为:
其中γ是取决于所用工艺的技术常数且φF是费米能级(Fermi level)。
因为方程(2)是源极电压VS函数,所以阈值电压VT取决于输入电压Vin。根据方程(1),这还影响开关的开态电阻Ron。
场效应晶体管的另一非理想性是电荷注入。电荷注入是当开关关断时将会使开关的输入和输出电压失真的跃迁效应。当场效应晶体管关断时,在沟道中已积累的电荷必须消失。根据这些端子的总电容,该电荷将在源极和漏极侧之间分开。对开关的源极电压VS的效应ΔV由方程(3)近似。参数A取决于场效应晶体管的源极和漏极端子的总电容。
其中当用在采样和保持结构中COX、CGS、CBS和Csample分别是氧化物容量(capacity)、栅源极容量、体源极容量和开关的负载电容,且0<A<1。
当开关关断时使开关的源极和漏极电压失真的另一跃迁效应是时钟馈通。晶体管开关的寄生栅源极电容CGS与源极的负载电容一起在时钟信号和输出端子之间形成分压器。这导致驱动开关的控制信号的馈通。该效应可近似为:
其中VG,off和VG,on分别是当开关关断和接通时的栅极电压。
晶体管开关的非线性开态电阻Ron(见方程(1))的公知解决方案是自举(bootstrapping)。在采样阶段期间,自举使开关的栅源极电压VGS恒定,导致信号不依赖于开态电阻Ron。例如通过例如当开关接通时在源极和栅极端子之间施加恒定电压、例如供应电压Vdd来实现自举。
自举技术的缺点在于升高栅极电压VG到超过源极电压VS的特定值,这可能导致可靠性的问题。
发明内容
为了提供对本发明的一些方面的基本理解,下面提供本发明的简要概述。该概述不是本发明的广泛综述。不是意欲识别本发明的主要和关键要素也不是意欲描述本发明的范围。而是,其首要目的仅是以简化的形式呈现本发明的一个或多个构思来作为稍后呈现的更详细描述的序言。
根据本发明的一个实施例,电路包括场效应晶体管开关、确定电路、电压生成器和控制电路。晶体管开关具有第一端子用以接收输入电压、第二端子用以输出输出电压以及栅极端子。如果晶体管开关是n型晶体管,则确定电路确定输入电压和输出电压之间的较低电压,且电压生成器通过向较低电压添加第一预定电压来生成和电压。如果晶体管是p型晶体管,则确定电路确定输入电压和输出电压之间的较高电压,且电压生成器通过从较高电压减去第一预定电压来生成差电压。在第一时间间隔期间,控制电路向晶体管开关的栅极端子施加和电压或差电压。
根据本发明的另一实施例,电路包括场效应晶体管开关、确定电路和控制电路。晶体管开关具有第一端子用以接收输入电压、第二端子用以输出输出电压和体端子。如果晶体管开关是n型晶体管,确定电路确定输入电压和输出电压之间的较低电压,且在第一时间间隔期间,控制电路向晶体管开关的体端子施加较低电压或和电压,所述和电压是预定电压和较低电压之和。如果晶体管开关是p型晶体管,确定电路确定输入电压和输出电压之间的较高电压,且在第一时间间隔期间,控制电路向晶体管开关的体端子施加较高电压或和电压,所述和电压是预定电压和较高电压之和。
根据本发明的另一实施例,电路包括场效应晶体管开关、电压生成器和控制电路。晶体管开关具有第一端子用以接收输入电压、第二端子用以输出输出电压以及栅极端子。电压生成器通过向输入或输出电压添加预定电压生成和电压以及通过从输入或输出电压减去预定电压生成差电压。控制电路在第一时间间隔期间向晶体管开关的栅极端子施加和电压以及在第二时间间隔期间向晶体管开关的栅极端子施加差电压。
根据本发明的另一实施例,模拟数字转换器包括上述电路之一。
附图说明
为了完成前述和相关的目标,下面的描述和附图详细阐述了本发明的例示性的方面和实施。这些仅示出可使用本发明的一个或多个方面的众多方式中的几种。当结合附图考虑时,从下面的本发明详细描述中,本发明的其他方面、优点和新颖特征将变得明显。
图1示意性示出第一实例电路100。
图2示意性示出第二实例电路200。
图3示意性示出第三实例电路300。
图4示意性示出确定电路301的示范性实施。
图5示意性示出第四实例电路500。
图6示意性示出第五实例电路600。
图7示意性示出第六实例电路700。
图8示意性示出第七实例电路800。
具体实施方式
参考附图描述本发明的以下实施例,其中相同的参考数字通常通篇用于指示相同的元件,且其中各种结构不必要按比例画出。在如下的描述中,为了解释的目的,为了提供对本发明实施例的一个或多个方面的彻底理解,阐述多个具体细节。然而,对本领域技术人员来说,可用这些具体细节的更少的程度实践本发明实施例的一个或多个方面,是显而易见的。在其他情况中,为了有助于描述本发明实施例的一个或多个方面,以框图形式示出已知结构和器件。因此不应在限制性意义上理解下面的描述,且本发明的范围通过所附的权利要求来限定。
参考图1,示出电路100的框图,其作为本发明的第一方面的示范性实施例。电路100包括晶体管MSA、确定电路101、电压生成器102和控制电路103。
当开关接通、即晶体管MSA的沟道导通时,晶体管MSA起场效应晶体管开关的作用且在其第一端子接收输入电压Vin并在其第二端子提供输出电压Vout。晶体管MSA的沟道可以是n掺杂的或p掺杂的。
例如,晶体管MSA可形成离散时间模拟采样电路的部分,所述离散时间模拟采样电路为了将模拟信号转换成数字值而对输入电压Vin进行采样。
确定电路101具有两个输入端子,两个输入端子中的一个连接到晶体管MSA的第一端子且另一输入端子连接到晶体管MSA的第二端子。确定电路101的输出端子连接到电压生成器102的输入端子,该电压生成器的输出端子被接线到控制电路103的输入端子。控制电路103的输出端子驱动晶体管MSA的栅极端子。
如果晶体管MSA是n型晶体管,则确定电路101的功能是确定输入电压Vin和输出电压Vout哪个较低。例如,当开关闭合、即当晶体管MSA从不导通状态切换到导通状态的时刻进行该测量。在输入电压Vin和输出电压Vout之间的较低电压被传输到电压生成器102,该电压生成器向较低电压Vlow添加预定电压。预定电压是在晶体管MSA导通时不变化的固定电压。例如,预定电压可以是为电路100提供电源的供应电压Vdd,或可以是来自供应电压Vdd的固定电压,其中固定电压小于供应电压Vdd。较低电压Vlow和预定电压的和电压Vsum、即例如(Vlow+Vdd)被提供给控制电路103。控制电路103在第一时间间隔期间给晶体管MSA的栅极端子施加和电压Vsum。在第二时间间隔期间,例如地电势Vss可被施加到晶体管MSA的栅极端子。
例如,在第一时间间隔期间,晶体管MSA处于“接通(on)”状态。把和电压Vsum施加到栅极端子且从漏极至源极建立低开态电阻。当电路100用作模数转换器的一部分时,在第一时间间隔期间对模拟输入信号采样。在第二时间间隔期间,晶体管MSA的栅极端子接地以便晶体管MSA处于“截止(off)”状态。
如果晶体管MSA是p型晶体管,确定电路101、电压生成器102和控制电路103的功能稍微不同于当晶体管MSA是n型晶体管时的功能。对于p掺杂的晶体管沟道,确定电路101确定输入电压Vin和输出电压Vout哪个较高。例如,当开关闭合时、即当晶体管MSA从不导通状态切换到导通状态时进行该测量。在输入电压Vin和输出电压Vout之间的较高电压Vhigh被传输到电压生成器102,该电压生成器从较高电压Vhigh减去预定电压、例如供应电压Vdd。预定电压是在晶体管MSA导通时不变化的固定电压。较高电压Vhigh和预定电压的差电压、即例如(Vhigh-Vdd)被提供给控制电路103。控制电路103在第一时间间隔期间向晶体管MSA的栅极端子施加差电压Vdifference。在第二时间间隔期间,例如供应电压Vdd可被施加到晶体管MSA的栅极端子。
晶体管MSA的栅极端子可被设置在源极和漏极电压的最小值(或在p型晶体管MSA的情况下最大值),随预定的固定电压、例如供应电压Vdd增加(或减少)。该最小(或最大)电压在开关闭合时被确定。在开关闭合期间,栅极电压保持跟随该电压。通过选择最小(或最大)电压侧,在栅极和源极电压之间以及在栅极和漏极电压之间的差将不超过供应电压Vdd。这可有助于解决上述的可靠性问题。
参考图2,电路200的框图。电路200包括晶体管MSA、确定电路201和电压生成器202。电路200还可包括控制电路203用以驱动晶体管200的栅极端子。
如在电路100中,当开关接通、即晶体管MSA的沟道导通时,晶体管MSA起场效应晶体管开关的作用且在其第一端子接收输入电压Vin并在其第二端子提供输出电压Vout。晶体管MSA的沟道可以是n掺杂的或p掺杂的。
确定电路201具有两个输入端子,两个输入端子中的一个连接到晶体管MSA的第一端子且另一输入端子连接到晶体管MSA的第二端子。确定电路201的输出端子连接到控制电路202的输入端子。控制电路202的输出端子被接线到晶体管MSA的体端子。
当晶体管MSA是n型晶体管时,确定电路201的作用是确定输入电压Vin和输出电压Vout哪个较低。例如,当开关闭合、即当晶体管MSA从不导通状态切换到导通状态的时刻进行该测量。在输入电压Vin和输出电压Vout之间的较低电压Vlow被传输到控制电路202,该控制电路在第一时间间隔期间向晶体管MSA的体端子施加较低电压Vlow。可选择地,在第一时间间隔期间,控制电路202可向较低电压Vlow添加预定的固定电压并可向体端子施加该和电压。在第二时间间隔期间,例如地电势Vss可被施加到晶体管MSA的体端子。例如,在第—和第二时间间隔期间,晶体管MSA分别处于“接通”和“截止”状态。
当晶体管MSA是p型晶体管时,确定电路201确定输入电压Vin和输出电压Vout哪个较高。在第一时间间隔期间,该较高电压Vhigh或预定电压和较高电压Vhigh的和电压被施加到晶体管MSA的体端子。在第二时间间隔期间,例如供应电压Vdd可被施加到晶体管MSA的体端子。
晶体管MSA可包括三阱(triple-well)晶体管。三阱晶体管包括形成在衬底中的第一阱。第二阱形成在第一阱中。例如是源极或漏极的一个或多个第三阱形成在第二阱中。
由于利用所选择的最小(最大)电压驱动体端子,所以体源极电压VBS可以是固定的。因此,可能不发生阈值电压VT的变化(见方程(2))。
根据本发明的一个实施例,可结合以上示范性所述的本发明第一和第二方面。在图3中示出电路300的框图,其用作本发明第一和第二方面的结合的示范性实施例。在电路300中,场效应晶体管MSA的沟道是n掺杂的。确定在输入电压Vin和输出电压Vout之间的较低电压Vlow的确定电路在图3中由301表示。而且,在图3中示出时钟信号φ和反向时钟信号。时钟信号φ控制晶体管开关MSA的切换状态。在第一时间间隔期间,时钟信号φ为高(反向时钟信号为低)且开关闭合意味着晶体管MSA的源极漏极路径导通。在第二时间间隔期间,时钟信号φ为低(反向时钟信号为高)且开关打开意味着源极漏极路径不导通。
当时钟信号φ为低时,晶体管MN1和MN2闭合,将电容器C1充电到供应电压Vdd。晶体管MN3和MN4也闭合,因此保持晶体管MSA的栅极端子为地电压Vss,因此晶体管MSA不导通且开关打开。晶体管MP1将晶体管MP2的栅极端子保持在供应电压Vdd。因此晶体管MP2不导通且将电路节点302与晶体管MSA的栅极端子隔离。
当时钟信号φ变为高电压时,晶体管MSA的源极漏极路径变成导通的且开关将闭合。时钟信号φ还触发确定电路301用以在输入电压Vin和输出电压Vout之间选择。因为晶体管MSA可以是n型晶体管,所以确定电路301决定输入电压Vin和输出电压Vout哪个较低且闭合适当的传输栅极TG1或TG2。该决定不变化直至时钟信号φ再次变低。晶体管MN1、MN2、MP1和MP4通过时钟信号φ的变化都打开。因此,电路节点303变为由确定电路301所选择的较低电压Vlow。因为在第二时间间隔期间电容C1被充电至供应电压Vdd,所以电路节点302的电压上升为(Vlow+Vdd)。晶体管MN5将降低晶体管MP2的栅极电压,闭合晶体管MP2。闭合晶体管MP2将导致晶体管MSA的栅极升高到(Vlow+Vdd)。这将闭合晶体管MN6,这还有助于使晶体管MP2的栅极为较低电压Vlow,使得在升压电容C1和晶体管MSA的栅极之间低电阻连接。因为晶体管MSA的栅极现在处于(Vlow+Vdd),所以开关闭合且因为其棚源极电压VGS等于供应电压Vdd,所以开态电阻是依赖于信号的。
在电路300中,MSA晶体管是三阱晶体管,且电路节点303连接到晶体管MSA的体端子。因此,当晶体管MSA导通时,其体电压VB等于其源极电压VS(即较低电压Vlow)。这产生固定的体源极电压VBS,其使得阈值电压VT依赖于信号且取消了上述的体效应。在第二时间间隔期间,电路节点303被设置为地电势VSS,因此体二极管的正向偏压是不可能的。
根据方程(3),电荷注入取决于棚源极电压VGS、栅源极电容CGS和体源极电容CBS。如在电路300中,当开关闭合时,在第一时间间隔期间栅源极电压VGS和体源极电压VBS是固定的,寄生晶体管电容器也是固定的。因此由于电荷注入的电压跳跃依赖于输入电压Vin。例如,这允许在无需延迟时钟的情况下设计开关电容器系统。
图4示出确定电路301的可能实施。以以下方式设计在图4中所示的确定电路301,即当时钟信号φ变高时确定较低电压Vlow。而且,当反向时钟信号为高时,晶体管MN7和MN8保持确定电路301的输出端子outn和outp为地电势VSS。这确保两个传输栅极TG1和TG2打开。交叉耦合晶体管MP3、MP4、MN9和MN10再生在确定电路301的输入端子inp和inn之间的电压差。
参考图5,示出电路500的框图,其用作本发明第三方面的示范性实施例。电路500包括晶体管MSA、电压生成器501和控制电路502。
晶体管MSA包括场效应晶体管开关且当开关接通、即晶体管MSA的沟道导通时在其第一端子接收输入电压Vin并在其第二端子提供输出电压Vout。晶体管MSA的沟道可以是n掺杂的或p掺杂的。
例如,晶体管MSA可包括离散时间模拟采样电路的部分,其对输入电压Vin采样用以将模拟信号转换成数字值。
电压生成器501包括输入端子,该输入端子连接到晶体管MSA的第一端子。电压生成器501的输出端子被接线到控制电路502的输入端子。控制电路502的输出端子连接到晶体管MSA的栅极端子。
电压生成器501通过向输入电压Vin添加预定电压来生成和电压并通过从输入电压Vin减去预定电压来生成差电压。例如预定电压可以是供应电压Vdd。在这种情况下,电压生成器501产生和电压(Vin+Vdd)和差电压(Vin-Vdd)。控制电路502在第一时间间隔期间向晶体管MSA的栅极端子施加和电压且在第二时间间隔期间向晶体管MSA的栅极端子施加差电压。
如果晶体管MSA的沟道是n掺杂的,则晶体管MSA在第一时间间隔期间导通并在第二时间间隔期间不导通。如果晶体管MSA的沟道是p掺杂的,则晶体管MSA在第一时间间隔期间不导通并在第二时间间隔期间导通。
当在第一时间间隔和第二时间间隔期间比较晶体管MSA的栅极电压时,存在等于两倍预定电压(例如2·Vdd)的栅极电压差。因为该电压差不依赖于输入电压Vin,所以方程(4)也不依赖于输入电压Vin(由于VG,off-VG,on=2·Vdd)。因此电路500的时钟馈通导致不依赖于输入电压Vin的电压跳跃。
在图6中,示出电路600的框图,其是在图5中示出的电路500的变型。电路600的电压生成器601连接到晶体管MSA的输出端子,而不是连接到晶体管MSA的输入端子。电压生成器601的功能是通过向输出电压Vout添加预定电压来生成和电压以及通过从输出电压Vout减去预定电压来生成差电压。例如,预定电压可以是供应电压Vdd。在这种情况下,电压生成器601产生和电压(Vout+Vdd)和差电压(Vout-Vdd)。耦合到电压生成器601的控制电路602在第一时间间隔期间向晶体管MSA的栅极端子施加和电压并在第二时间间隔期间向晶体管MSA的栅极端子施加差电压。
在图7中,示出电路700的框图,其是电路500和600的组合。在电路700中,晶体管MSA的输入端子和输出端子都连接到电压生成器701。电压生成器701可以通过向输入电压Vin或输出电压Vout添加预定电压来生成和电压以及可以通过从输入电压Vin或输出电压Vout减去预定电压来生成差电压。控制电路702耦合到电压生成器701和晶体管MSA的栅极端子,在第一和第二时间间隔期间向晶体管MSA的栅极施加所生成的和与差电压。在预定电压是供应电压Vdd的情况下,下面的组合是可能的:
组合1:第一时间间隔:Vin+Vdd;第二时间间隔:Vin-Vdd。
组合2:第一时间间隔:Vin+Vdd;第二时间间隔:Vout-Vdd。
组合3:第一时间间隔:Vout+Vdd;第二时间间隔:Vin-Vdd。
组合4:第一时间间隔:Vout+Vdd;第二时间间隔:Vout-Vdd。
可以规定,控制电路702在以上为每个时间间隔所列出的四种组合中选择适当的组合,其中供应电压Vdd可由任何预定的电压代替。例如,由于下述原因,第二组合优于第一组合。晶体管MSA的栅漏极电容CGD可导致向输出端子的栅极信号馈通。这样,当在第二时间间隔期间使用升高的输入电压Vin时,输入信号将被馈通到输出电压Vout(减少到CGD/(CGD+Csample))。当使用输出电压Vout的降低了的形式时,这种效应可能消失。
在图8中,示出电路800的框图,其用作本发明第三方面的另一示范性实施例。在电路800中,晶体管MSA的沟道是n掺杂的。如图3所示,时钟信号φ和反向时钟信号确定开关的状态。在第一时间间隔期间,时钟信号φ为高(反向时钟信号为低)且开关闭合意味着晶体管MSA的源漏极路径导通。在第二时间间隔期间,时钟信号φ为低(反向时钟信号为高)且开关打开意味着晶体管MSA的源漏极路径不导通。
在第二时间间隔期间,晶体管Mt4和Mt5闭合且将电容器C2充电到供应电压Vdd。晶体管Mb1将输入电压Vin传递给电容器C3用以将电容器C3充电到-Vdd。晶体管Mb6闭合晶体管Mb2,降低晶体管Mb3的漏极到(Vin-Vdd)。因此,晶体管Mb2闭合,使晶体管MSA的栅极为(Vin-Vdd),这打开开关。
在第一时间间隔期间,运行被翻转。现在电容器C3被重新充电到-Vdd,而晶体管Mt1和Mt6闭合,闭合晶体管Mt2。这使电容器C2的底部节点为(Vin+Vdd)。晶体管Mt2传输该电压并闭合晶体管Mt3。这使晶体管MSA的栅极为(Vin+Vdd),这闭合开关。
因此,在第一和第二时间间隔期间晶体管MSA的栅极电压差是2·Vdd且不依赖于输入电压Vin。因此时钟馈通的效应不依赖于输入电压Vin。
使用晶体管Mt3和Mb3用以确保晶体管Mt2和Mb2的棚漏极电压VGD不超过供应电压Vdd。
根据本发明的一个实施例,电路100、200、300、500、600、700或800的晶体管是金属氧化物半导体(MOS)晶体管并且以CMOS技术实现。
本发明的所有三个方面能以任何方式予以组合,在图1至8中示了所述三个方面的示范性实施例。例如,第一和第三方面可通过在第一时间间隔期间利用电压(Vlow+Vdd)并且在第二时间间隔期间利用电压(Vlow-Vdd)来驱动n型晶体管MSA被组合。在p型晶体管MSA的情况下,在第一时间间隔期间将施加电压(Vhigh-Vdd)并且在第二时间间隔期间施加电压(Vhigh+Vdd)。
另外,虽然可以仅针对几种实施中的一个公开了本发明实施例的特定特征或方面,但是如所希望的,这种特征或方面可以与其他实施的一个或多个其他特征和方面结合并且对任何给定或特定应用是有利的。而且,在一定程度上,在详述的说明书或权利要求书中使用术语“包括”、“具有”、“带有”或其变型,这些术语用来表示以与术语“包含”相似的方式来包括。术语“被耦合”和“被连接”可与派生词一起使用。应该理解的是,这些术语可被用来表明两个元件共同运行或彼此交互作用,无论它们是处于直接物理或电接触,还是它们并非彼此直接接触。而且,应该理解的是,本发明的实施例可以在离散电路、部分集成电路或完全集成电路或编程装置中实现。同样,术语“示范性”仅表示作为例子,而不是最好的或最佳的。还应该理解的是,为了简化和易于理解,这里描述的特征和/或元件利相对于彼此特定的尺寸来示出,并且实际尺寸实质上可不同于这里示出的尺寸。
Claims (38)
1.一种电路,包括:
n型场效应晶体管开关,包括接收输入电压的第一端子、输出输出电压的第二端子和栅极端子;
确定电路,耦合到晶体管开关的第一端子和第二端子,确定所述输入电压和所述输出电压之间的较低电压;
电压生成器,耦合到确定电路,通过向较低电压添加第一预定电压来生成和电压;以及
控制电路,耦合到电压生成器和晶体管开关的栅极端子,在第一时间间隔期间向晶体管开关的栅极端子施加和电压。
2.根据权利要求1所述的电路,其中晶体管开关在第一时间间隔期间闭合。
3.根据权利要求1所述的电路,其中第一预定电压来自供应电压。
4.根据权利要求1所述的电路,其中第二预定电压在第二时间间隔期间被施加到晶体管开关的栅极端子。
5.根据权利要求4所述的电路,其中晶体管开关在第二时间间隔期间打开。
6.根据权利要求4所述的电路,其中当晶体管开关包括n型场效应晶体管时,第二预定电压包括地电势并且当晶体管开关包括p型场效应晶体管时,第二预定电压包括供应电压。
7.根据权利要求1所述的电路,进一步包括电容器,所述电容器在第二时间间隔期间被充电到第一预定电压。
8.根据权利要求7所述的电路,其中较低电压被施加到电容器的第一端子,且在第一时间间隔期间,电容器的第二端子耦合到晶体管开关的栅极端子。
9.根据权利要求1所述的电路,其中晶体管开关包括体端子,并且在第一时间间隔期间较低电压被施加到体端子。
10.一种电路,包括:
p型场效应晶体管开关,包括接收输入电压的第一端子、输出输出电压的第二端子和栅极端子;
确定电路,耦合到晶体管开关的第一端子和第二端子,确定所述输入电压和所述输出电压之间的较高电压;
电压生成器,耦合到确定电路,通过从较高电压减去第一预定电压来生成差电压;以及
控制电路,耦合到电压生成器和晶体管开关的栅极端子,在第一时间间隔期间向晶体管开关的栅极端子施加差电压。
11.根据权利要求10所述的电路,其中晶体管开关包括体端子,并且在第一时间间隔期间较高电压被施加到体端子。
12.一种电路,包括:
n型场效应晶体管开关,包括接收输入电压的第一端子、输出输出电压的第二端子和体端子;
确定电路,耦合到晶体管开关的第一端子和第二端子,确定所述输入电压和所述输出电压之间的较低电压;以及
控制电路,耦合到确定电路和晶体管开关的体端子,在第一时间间隔期间向晶体管开关的体端子施加较低电压或和电压,所述和电压是第一预定电压和较低电压之和。
13.根据权利要求12所述的电路,其中晶体管开关在第一时间间隔期间闭合。
14.根据权利要求12所述的电路,其中第一预定电压来自供应电压。
15.根据权利要求12所述的电路,其中在第二时间间隔期间第二预定电压被施加到晶体管开关的体端子。
16.根据权利要求15所述的电路,其中晶体管开关在第二时间间隔期间打开。
17.根据权利要求15所述的电路,其中当晶体管开关包括n型场效应晶体管时,第二预定电压包括地电势和当晶体管开关包括p型场效应晶体管时,第二预定电压包括供应电压。
18.根据权利要求12所述的电路,其中晶体管开关包括三阱晶体管。
19.一种电路,包括:
p型场效应晶体管开关,包括接收输入电压的第一端子、输出输出电压的第二端子和体端子;
确定电路,耦合到晶体管开关的第一端子和第二端子,确定所述输入电压和所述输出电压之间的较高电压;和
控制电路,耦合到确定电路和晶体管开关的体端子,在第一时间间隔期间向晶体管开关的体端子施加较高电压或和电压,所述和电压是预定电压和较高电压之和。
20.一种电路,包括:
场效应晶体管开关,包括接收输入电压的第一端子、输出输出电压的第二端子和栅极端子;
电压生成器,耦合到晶体管开关的第一端子或第二端子,通过向所述输入电压或所述输出电压添加预定电压来生成和电压以及通过从所述输入电压或所述输出电压减去预定电压生成来差电压;以及
控制电路,耦合到电压生成器和晶体管开关的栅极端子,在第一时间间隔期间向晶体管开关的栅极端子施加和电压以及在第二时间间隔期间向晶体管开关的栅极端子施加差电压。
21.根据权利要求20所述的电路,其中当晶体管开关包括n型晶体管开关时,晶体管开关在第一时间间隔期间闭合并在第二时间间隔期间打开。
22.根据权利要求20所述的电路,其中当晶体管开关包括p型晶体管开关时,晶体管开关在第一时间间隔期间打开并在第二时间间隔期间闭合。
23.根据权利要求20所述的电路,其中预定电压来自供应电压。
24.权利要求20所述的电路,进一步包括第一电容器,所述第一电容器在第二时间间隔期间被充电到预定电压。
25.根据权利要求24所述的电路,其中输入电压或输出电压被施加到第一电容器的第一端子,并且在第一时间间隔期间第一电容器的第二端子耦合到晶体管开关的栅极端子。
26.根据权利要求24或25所述的电路,进一步包括第二电容器,所述第二电容器在第一时间间隔期间被充电到负的预定电压。
27.根据权利要求26所述的电路,其中输入电压或输出电压被施加到第二电容器的第一端子,且在第二时间间隔期间第二电容器的第二端子耦合到晶体管开关的栅极端子。
28.一种模数转换器,包括一种电路,所述电路包括:
n型场效应晶体管开关,包括接收输入电压的第一端子、输出输出电压的第二端子和栅极端子;
确定电路,耦合到晶体管开关的第一端子和第二端子,确定所述输入电压和所述输出电压之间的较低电压;
电压生成器,耦合到确定电路,通过向较低电压添加第一预定电压来生成和电压;以及
控制电路,耦合到电压生成器和晶体管开关的栅极端子,在第一时间间隔期间向晶体管开关的栅极端子施加和电压。
29.一种用于补偿场效应晶体管的非理想性的方法,包括:
提供n型场效应晶体管开关,所述n型场效应晶体管开关包括第一端子、第二端子和栅极端子,其中将输入电压施加到第一端子且将输出电压在第二端子输出;
确定输入电压和输出电压之间的较低电压;
通过向较低电压添加第一预定电压来生成和电压;以及
在第一时间间隔期间向晶体管开关的栅极端子施加和电压。
30.一种用于补偿场效应晶体管的非理想性的方法,包括:
提供p型场效应晶体管开关,所述p型场效应晶体管开关包括第一端子、第二端子和栅极端子,其中将输入电压施加到第一端子且将输出电压在第二端子输出;
确定输入电压和输出电压之间的较高电压;
通过从较高电压减去第一预定电压来生成差电压;以及
在第一时间间隔期间向晶体管开关的栅极端子施加差电压。
31.一种用于补偿场效应晶体管的非理想性的方法,包括:
提供n型场效应晶体管开关,所述n型场效应晶体管开关包括第一端子、第二端子和体端子,其中将输入电压施加到第一端子且将输出电压在第二端子输出;
确定输入电压和输出电压之间的较低电压;以及
在第一时间间隔期间向晶体管开关的体端子施加较低电压或和电压,所述和电压是预定电压和较低电压之和。
32.一种用于补偿场效应晶体管的非理想性的方法,包括:
提供p型场效应晶体管开关,所述p型场效应晶体管开关包括第一端子、第二端子和体端子,其中将输入电压施加到第一端子且将输出电压在第二端子输出;
确定输入电压和输出电压之间的较高电压;以及
在第一时间间隔期间向晶体管开关的体端子施加较高电压或和电压,所述和电压是预定电压和较高电压之和。
33.一种用于补偿场效应晶体管的非理想性的方法,包括:
提供场效应晶体管开关,所述场效应晶体管开关包括第一端子、第二端子和栅极端子,其中将输入电压施加到第一端子且将输出电压在第二端子输出;
通过向输入或输出电压添加预定电压来生成和电压以及通过从输入或输出电压减去预定电压来生成差电压;以及
在第一时间间隔期间向晶体管的栅极端子施加和电压并在第二时间间隔期间向晶体管开关的栅极端子施加差电压。
34.一种用于补偿场效应晶体管的非理想性的设备,包括:
n型场效应晶体管开关,包括第一端子、第二端子和栅极端子,其中将输入电压施加到第一端子且将输出电压在第二端子输出;
用于确定输入电压和输出电压之间的较低电压的装置;
用于通过向较低电压添加第一预定电压来生成和电压的装置;以及
用于在第一时间间隔期间向晶体管开关的栅极端子施加和电压的装置。
35.一种用于补偿场效应晶体管的非理想性的设备,包括:
p型场效应晶体管开关,包括第一端子、第二端子和栅极端子,其中将输入电压施加到第一端子且将输出电压在第二端子输出;
用于确定输入电压和输出电压之间的较高电压的装置;
用于通过从较高电压减去第一预定电压来生成差电压的装置;以及
用于在第一时间间隔期间向晶体管开关的栅极端子施加差电压的装置。
36.一种用于补偿场效应晶体管的非理想性的设备,包括:
n型场效应晶体管开关,包括第一端子、第二端子和体端子,其中将输入电压施加到第一端子且将输出电压在第二端子输出;
用于确定输入电压和输出电压之间的较低电压的装置;以及
用于在第一时间间隔期间向晶体管开关的体端子施加较低电压或和电压的装置,所述和电压是预定电压和较低电压之和。
37.一种用于补偿场效应晶体管的非理想性的设备,包括:
p型场效应晶体管开关,包括第一端子、第二端子和体端子,其中将输入电压施加到第一端子且将输出电压在第二端子输出;
用于确定输入电压和输出电压之间的较高电压的装置;以及
用于在第一时间间隔期间向晶体管开关的体端子施加较高电压或和电压的装置,所述和电压是预定电压和较高电压之和。
38.一种用于补偿场效应晶体管的非理想性的设备,包括:
场效应晶体管开关,包括第一端子、第二端子和栅极端子,其中将输入电压施加到第一端子且将输出电压在第二端子输出;
用于通过向输入或输出电压添加预定电压来生成和电压以及通过从输入或输出电压减去预定电压来生成差电压的装置;以及
用于在第一时间间隔期间向晶体管开关的栅极端子施加和电压以及在第二时间间隔期间向晶体管开关的栅极端子施加差电压的装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/636351 | 2006-12-08 | ||
US11/636,351 US7492207B2 (en) | 2006-12-08 | 2006-12-08 | Transistor switch |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101257297A CN101257297A (zh) | 2008-09-03 |
CN101257297B true CN101257297B (zh) | 2010-11-17 |
Family
ID=39363373
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2007101648717A Expired - Fee Related CN101257297B (zh) | 2006-12-08 | 2007-12-07 | 用于补偿场效应晶体管的非理想性的电路、方法和设备 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7492207B2 (zh) |
CN (1) | CN101257297B (zh) |
DE (1) | DE102007055419B4 (zh) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7710164B1 (en) * | 2007-06-18 | 2010-05-04 | Intersil Americas Inc. | Highly linear bootstrapped switch with improved reliability |
US7782116B2 (en) * | 2008-09-05 | 2010-08-24 | Fairchild Semiconductor Corporation | Power supply insensitive voltage level translator |
JP5923919B2 (ja) * | 2011-10-11 | 2016-05-25 | 株式会社ソシオネクスト | 半導体装置及びアナログスイッチの制御方法 |
US9287856B2 (en) * | 2011-11-22 | 2016-03-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Tracking circuit |
ES2478791B1 (es) * | 2013-01-22 | 2015-03-27 | Universitat De Les Illes Balears | Interruptor con resistencia modificable |
US10097171B2 (en) * | 2014-07-25 | 2018-10-09 | Rfaxis, Inc. | Radio frequency switch with low oxide stress |
CN104158526B (zh) * | 2014-08-15 | 2017-02-08 | 中国电子科技集团公司第二十四研究所 | 一种提高mos管模拟开关线性度的方法及mos管模拟开关电路 |
US9877104B2 (en) * | 2014-12-17 | 2018-01-23 | Fairchild Semiconductor Corporation | Audio switch circuit with slow turn-on |
CN106160714B (zh) * | 2015-03-24 | 2019-03-26 | 帝奥微电子有限公司 | 耗尽型开关管电路 |
US11374494B2 (en) * | 2019-03-21 | 2022-06-28 | Infineon Technologies LLC | General-purpose analog switch with a controlled differential equalization voltage-slope limit |
US11437992B2 (en) | 2020-07-30 | 2022-09-06 | Mobix Labs, Inc. | Low-loss mm-wave CMOS resonant switch |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1273437A (zh) * | 1999-05-06 | 2000-11-15 | 松下电器产业株式会社 | Cmos半导体集成电路 |
US6380644B1 (en) * | 1999-11-26 | 2002-04-30 | Nortel Networks Limited | Switching circuitry providing improved signal performance at high frequencies and method of operation thereof |
WO2003079566A2 (en) * | 2002-03-11 | 2003-09-25 | Fairchild Semiconductor Corporation | Drain activated/deactivated ac coupled bandpass rf switch |
CN1643766A (zh) * | 2002-03-29 | 2005-07-20 | 皇家飞利浦电子股份有限公司 | 利用mos晶体管的电压转换器 |
CN1653691A (zh) * | 2002-06-20 | 2005-08-10 | 松下电器产业株式会社 | 开关装置 |
WO2005109616A1 (ja) * | 2004-05-11 | 2005-11-17 | Rohm Co., Ltd | Pwm駆動回路 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6215348B1 (en) * | 1997-10-01 | 2001-04-10 | Jesper Steensgaard-Madsen | Bootstrapped low-voltage switch |
US6191623B1 (en) * | 1998-09-29 | 2001-02-20 | Lucent Technologies Inc. | Multi-input comparator |
US7372301B2 (en) * | 2001-07-19 | 2008-05-13 | Kabushiki Kaisha Toshiba | Bus switch circuit and interactive level shifter |
JP4128545B2 (ja) * | 2004-05-20 | 2008-07-30 | 富士通株式会社 | サンプリングスイッチ |
US7176742B2 (en) * | 2005-03-08 | 2007-02-13 | Texas Instruments Incorporated | Bootstrapped switch with an input dynamic range greater than supply voltage |
-
2006
- 2006-12-08 US US11/636,351 patent/US7492207B2/en not_active Expired - Fee Related
-
2007
- 2007-11-20 DE DE102007055419A patent/DE102007055419B4/de not_active Expired - Fee Related
- 2007-12-07 CN CN2007101648717A patent/CN101257297B/zh not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1273437A (zh) * | 1999-05-06 | 2000-11-15 | 松下电器产业株式会社 | Cmos半导体集成电路 |
US6380644B1 (en) * | 1999-11-26 | 2002-04-30 | Nortel Networks Limited | Switching circuitry providing improved signal performance at high frequencies and method of operation thereof |
WO2003079566A2 (en) * | 2002-03-11 | 2003-09-25 | Fairchild Semiconductor Corporation | Drain activated/deactivated ac coupled bandpass rf switch |
CN1643766A (zh) * | 2002-03-29 | 2005-07-20 | 皇家飞利浦电子股份有限公司 | 利用mos晶体管的电压转换器 |
CN1653691A (zh) * | 2002-06-20 | 2005-08-10 | 松下电器产业株式会社 | 开关装置 |
WO2005109616A1 (ja) * | 2004-05-11 | 2005-11-17 | Rohm Co., Ltd | Pwm駆動回路 |
Non-Patent Citations (1)
Title |
---|
Steensgaard, J..Bootstrapped low-voltage analog switches.Circuits and Systems, 1999. ISCAS '99. Proceedings of the 1999 IEEE International Symposium on2.1999,29-32. * |
Also Published As
Publication number | Publication date |
---|---|
DE102007055419B4 (de) | 2011-05-12 |
US7492207B2 (en) | 2009-02-17 |
CN101257297A (zh) | 2008-09-03 |
DE102007055419A1 (de) | 2008-06-12 |
US20080136495A1 (en) | 2008-06-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101257297B (zh) | 用于补偿场效应晶体管的非理想性的电路、方法和设备 | |
CN100468567C (zh) | 用于在低电源电压操作中产生参考电压的浮动栅极模拟电压电平移位电路和方法 | |
CN101795129B (zh) | 上电复位电路 | |
JP4832965B2 (ja) | スイッチ回路装置、スイッチ回路装置を用いた無線回路装置及びサンプリング回路装置 | |
CN102832919B (zh) | 栅压自举开关电路 | |
US8664979B2 (en) | Track and hold circuit using a bootstrapping circuit | |
US6956411B1 (en) | Constant RON switch circuit with low distortion and reduction of pedestal errors | |
US7274222B2 (en) | Control method for an analogue switch | |
US8581636B2 (en) | Sample-and-hold circuit arrangement | |
US20120263253A1 (en) | Radio frequency circuit | |
CN102577111A (zh) | 用于低失真可编程增益放大器的动态开关驱动器 | |
US8907703B1 (en) | Isolated high voltage sampling network | |
CN103684379B (zh) | 低电源电压的开关架构 | |
US8830095B2 (en) | Track and hold circuit and method | |
US20130015991A1 (en) | Circuits and methods for sampling and holding differential input signals | |
US7710164B1 (en) | Highly linear bootstrapped switch with improved reliability | |
EP3429080A1 (en) | Switch device for switching an analog electrical input signal | |
US6850098B2 (en) | Method for nulling charge injection in switched networks | |
US7256438B2 (en) | MOS capacitor with reduced parasitic capacitance | |
CN112953503B (zh) | 一种高线性度的栅压自举开关电路 | |
US7372319B1 (en) | Constant boosted voltage generator circuit for feedback switches in a switched capacitor circuit | |
CN102088282A (zh) | 具有开关本体伪单元的开关本体pmos开关 | |
US8710896B2 (en) | Sampling switch circuit that uses correlated level shifting | |
US6518901B2 (en) | Boosted switch device for a sampler of an analog/digital converter, and operating method thereof | |
US8076966B2 (en) | Analog switch circuit for wide frequency band |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20101117 Termination date: 20181207 |
|
CF01 | Termination of patent right due to non-payment of annual fee |