CN101253412B

CN101253412B - 用于推定电路延迟的过程和装置

Info

Publication number: CN101253412B
Application number: CN200680031624.3A
Authority: CN
Inventors: H·J·贝蒂三世; D·J·哈撒韦; A·J·苏斯
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 2005-08-31
Filing date: 2006-08-01
Publication date: 2014-04-16
Anticipated expiration: 2026-08-01
Also published as: EP1920262A4; WO2007027343A1; CN101253412A; US7650246B2; JP5220606B2; EP1920262A1; KR20080039914A; JP2009506568A; US20070050160A1

Abstract

用于确定由具有不同的地或供给电压的驱动门驱动的门的延迟的方法和设备。该方法包含由用于被驱动门及其驱动门的供给和地电压确定调节后的供给电压值，并将调节后的供给电压值作为一个电压参数应用到对于被驱动门的、预先特征化的延迟模型。该装置被结构化为执行该方法。

Description

用于推定电路延迟的过程和装置

技术领域

本发明被指向一种推定被驱动门的延迟的过程和装置。另外，本发明被指向一种延迟分析器以及用于推定延迟的计算机程序产品。

背景技术

用于电路或门的传统延迟模型使用至多一个供给电压参数，且不分别考虑可影响门输入的信号摆动(swing)并因此影响被驱动门的延迟的、驱动块的供给与地电压移动。这种供给与地电压差异可能由于电源噪音而发生，例如，由于IR下降引起的静态电源噪音和/或由于与图像/包(image/package)RLC分布网络之间变化的电力需求交互引起的瞬态电源噪音。它们也可能在存在电压岛时发生，如下面进一步介绍的那样。

电路延迟通常依赖于单元的供给电压及其输入的信号摆动，信号摆动又依赖于源(source)单元供给与地电压。在传统的延迟模型中，假定输入摆动匹配单元自身的ground-to-Vdd，需要明确的电平移动器在具有大的供给电压差异的单元之间传输信号。然而，它们为特定的单元电平移动器单元，其具有相对于多个供给电压特征化的延迟。当从低供给电压源单元向高供给电压阱(sink)单元传送信号以便完全关断阱门中的装置并由此减小阱单元中的噪音敏感性和功耗时需要电平移动器。但是，当从高供给电压单元向低供给电压单元传送信号时，需要电平移动器仅能在早期模式定时分析中限制(bound)延迟，并且浪费时间、面积和功率，因为电路可在没有它们的情况下正确运行。

另外，延迟对电压的敏感性在低功率必需的较低供给电压下增大，因此，在源单元供给电压的效果被忽略时带来的延迟推定中的误差也增大。

这种变化的重要性已由R.Ahmadi等人在“Timing Analysis inPresence of Power Supply and Ground Voltage Variations”(ICCAD 2003，pp176-183)以及S.Pant等人的“Vectorless Analysis of Supply NoiseInduced Delay variation”(ICCAD 2003，pp184-191)中示出。这些文章建议扩展门延迟的特征化空间以便将用于驱动块地与供给电压的附加参数包含在内。然而，这种方法具有几个缺点，首先，其需要对于电路库重新特征化或建立附加延迟模型，由此增加了规则大小，并且不能在没有库提供者合作的情况下应用。第二，添加到门延迟特征化过程的每个附加特征化维度(dimension)可大大增加(至少是加倍)延迟特征化成本，而这种成本可能已经需要几周或甚至几个月的仿真时间。

另外，更为详细的杂志文章：L.Chen等人的“Buffer Delay Change inthe Presence of Power and Ground Noise”(IEEE Transaction on CAD，v.11，n.3，June 2003，pp.461-473)与上面讨论的文章一样建议作为附加参数(其在这种情况下表示单元上的共模和差分电源噪音)的函数对延迟进行特征化。

在越来越多地使用电压岛的情况下，能够准确计算被驱动门——其供给和/或地电压与其驱动门的不同——的延迟变得更为重要。当被驱动门的地明显低于其驱动门的地时，低信号不会完全关断连接到被驱动门的地的NFET。类似地，当被驱动门的供给电压明显高于其驱动门的供给电压时，高信号不会完全关断连接到被驱动门的供给电压的PFET。在每一种情况下，需要电平移动电路(其延迟被特别地特征化为两个供给电压的函数)以防止过大的电流泄漏。但在其它情况下(例如从高电压岛到共用公共地的低电压岛的驱动)，电平移动器在电气上不是必需的。然而，某些定时方法在这些情况下也需要电平移动器，因为传统的定时分析方法不能准确地对在驱动与被驱动门上具有不同的供给电压所导致的延迟变化进行建模，并可能高估早期模式或最小化单元延迟，导致无效的设计定时分析。这些电平移动器增大了面积、功率和延迟，因此是不受欢迎的。

尽管延迟计算语言(DCL)提供了单元之间调节的阈值，DCL规范中没有描述具体的公式，即，这种调节倾向于由规则建立者进行。另外，这仅仅解决了来自源/阱电压差异的延迟的一个方面。

已经使用晶体管级定时分析，其在进行定时期间的电路仿真，并因此能够直接对源/阱电压差异进行建模。然而，这种分析昂贵且不能很好的放大到非常大的设计。

因此，存在对这样的方法的需求：其更为准确地推定由具有不同的供给和/或地电压的门驱动的门的延迟，而不需要对门延迟库的重新特征化。

发明内容

本发明的一个实施例被指向确定由具有不同的地或供给电压的驱动门驱动的门的延迟。该方法包含由对于被驱动门及其驱动门的供给与地电压确定调节后的供给电压值，并将调节后的供给电压值作为一个电压参数应用到对于被驱动门的、预先特征化的延迟模型。

根据本发明的特征，该方法还可包含根据扭转(slew)范围差异来调节被驱动门的延迟。

本发明的一个实施例被指向一种确定被耦合到驱动门的被驱动门的至少一个延迟的过程。该过程包含确定对于被驱动门和驱动门的供给与地电压，由所确定的电压确定一个电压，由被应用到与被驱动门相关联的延迟规则的所述一个电压确定被驱动门的延迟。

根据本发明的特征，该过程还可包含对于阈值移动和扭转范围差异中的至少一个调节被驱动门的延迟。

根据本发明另一特征，为了确定来自上升转变的延迟，所确定的电压的减少对应于Vdd_src-Gnd_sink。所确定的驱动门电压为Vdd_src与Gnd_src，所确定的被驱动门电压为Vdd_sink与Gnd_sink。该过程还可包含判断被驱动门是否为具有多个内部级的复合门。另外，对于复合门，对于输入级的所述一个电压为Vdd_src-Gnd_sink，对于后面的级的所述一个电压为Vdd_sink-Gnd_sink。

根据本发明的又一特征，为了确定来自下降转变的延迟，所述一个电压对应于Vdd_sink-Gnd_src。所确定的驱动门电压为Vdd_src和Gnd_src，所确定的被驱动门电压为Vdd_sink和Gnd_sink。该过程还可包含判断被驱动门是否为具有多个内部级的复合门。另外，对于复合门，对于输入级的所述一个电压为Vdd_sink-Gnd_src，对于后面的级的所述一个电压为Vdd_sink-Gnd_sink。

根据本发明的又一特征，该过程还可包含判断被驱动门输入的最后电压是否在被驱动门输出完成其大部分转变之前达到，当被驱动门输入的最终电压在被驱动门输出完成其大部分转变之前达到时，确定下面中的至少一个：来自上升转变的延迟，其中，所确定的电压的减少对应于Vdd_src-Gnd_sink；来自下降转变的延迟，其中，所确定的电压的减少对应于Vdd_sink-Gnd_src。所确定的驱动门电压为Vdd_src和Gnd_src，所确定的被驱动门电压为Vdd_sink和Gnd_sink。

该过程还可包含当输出几乎在输入经过最小逻辑阈值时立即开始转变时推定被驱动门为单级门。

根据本发明的另一特征，调节后的和传统值被用于计算后期和早期模式。对于后期模式，所述一个电压由下面的公式确定：

delay_rising_in＝f(min(Vdd_sink-Gnd_sink，Vdd_src-Gnd_sink))以及

delay_falling_in＝f(min(Vdd_sink-Gnd_sink，Vdd_sink-Gnd_src))。

所确定的驱动门电压为Vdd_src和Gnd_src，所确定的被驱动门电压为Vdd_sink和Gnd_sink。对于早期模式，所述一个电压由下面的公式确定：

delay_rising_in＝f(max(Vdd_sink-Gnd_sink，Vdd_src-Gnd_sink))以及

delay_falling_in＝f(max(Vdd_sink-Gnd_sink，Vdd_sink-Gnd_src))。

所确定的驱动门电压为Vdd_src和Gnd_src，所确定的被驱动门电压为Vdd_sink和Gnd_sink。

根据本发明又一特征，对于电压中无法预料的局部变化，所确定的电压的减少包含下面的公式：

对于后期模式：

delay_rising_in＝f(min(Vdd_sink_min-Gnd_sink_max，Vdd_src_min-Gnd_sink_max))以及

delay_falling_in＝f(min(Vdd_sink_min-Gnd_sink_max，Vdd_sink_min-Gnd_src_max))；以及

对于早期模式：

delay_rising_in＝f(max(Vdd_sink_max-Gnd_sink_min，Vdd_src_max-Gnd_sink_min))以及

delay_falling_in＝f(max(Vdd_sink_max-Gnd_sink_min，Vdd_sink_max-Gnd_src_min))。

所确定的驱动门电压为Vdd_src_min、Vdd_src_max、Gnd_src_min、Gnd_src_max，所确定的被驱动门电压为Vdd_sink_min、Vdd_sink_max、Gnd_sink_min、Gnd_sink_max。

根据本发明的又一特征，门为具有至少一个切换输入的多输入门。当切换输入为下降且非切换输入X为低时，过程还包含将对应于用于分别获得阱块后期或早期延迟计算的电压的最小值或最大值的Vdd_sink-Gnd_src_X的值包含在内，其中，Vdd_sink表示被驱动门的电压，Gnd_sre_X表示非切换输入X的驱动门的地电压。另外，当切换输入为上升且非切换输入X为高时，过程还包含将对应于用于分别获得阱块后期或早期延迟计算的电压的最小值或最大值的Vdd_sre_X-Gnd_sink的值包含在内，其中，Vdd_src_X表示非切换输入X的驱动门的电压，Gnd_sink表示对于被驱动门的地电压。另外，过程可包含当计算由于下降输入引起的延迟时使用对于所有输入i的Vdd_sink-Gnd_src_i的最大值或最小值计算由于下降输入引起的延迟，并在计算由于上升输入引起的延迟时使用对于所有输入i的Vdd_src_i-Gnd_sink的最大值或最小值计算由于上升输入引起的延迟。在这一点上，Vdd_sink和Gnd_sink表示被驱动门的电压，Vdd_src_i和Gnd_src_i表示对于被驱动门的所有输入i的驱动门的电压。

根据本发明又一特征，过程在静态定时分析器中进行。

根据又一特征，静态定时分析器被结构化和布置为执行上面讨论的过程。另外，静态定时分析器被存储在计算机可读介质上。

本发明一实施例被指向一种延迟分析器，该分析器包含：接收对于被驱动门和驱动门的供给与地电压的装置，被结构化和布置为由所接收的电压产生一个电压的控制单元，由延迟规则对于与被驱动门相关联的所述一个电压确定延迟的装置。

根据本发明的特征，延迟分析器可还包含用于根据阈值移动调节所接收的供给与地电压的装置。另外，用于根据扭转范围差异调节所确定的延迟的装置可被包含在内。

本发明一实施例被指向一种计算机程序产品，其包含计算机可用介质，该介质包含用于确定被驱动门延迟的计算机可用程序代码。这种计算机程序产品包含：用于确定被驱动门与驱动门的供给与地电压的计算机可用程序代码，用于由所确定的电压产生一个电压的计算机可用程序代码，用于由对于被驱动门的延迟规则访问(access)与所述一个电压相关联的延迟的计算机可用程序代码。

根据本发明的特征，用于产生所述一个电压的代码段可包含这样的算法：其根据阈值移动调节所确定的供给与地电压。

另外，用于产生所述一个电压的代码段可包含根据扭转范围差异调节所确定的延迟的算法。

根据本发明又一特征，用于产生所述一个电压的代码段可包含由下面的表达式确定来自上升转变的延迟的算法：

Vdd_src-Gnd_sink。

该算法由下面的表达式确定来自下降转变的延迟：

Vdd_sink-Gnd_src。

附图说明

图1示出了在不同的gournd-to-Vdd电压下运行的驱动器门与被驱动门；

图2原理性地示出了本发明；

图3a与3b分别示出了输入与输出上不同的扭转；

图4示出了对于扭转测量说明不同的电源范围与延迟阈值的移动；

图5示出了调节计算得到的到达时间与扭转的表；

图6为确定被驱动门的延迟的过程的流程图；以及

图7示出了根据本发明的特征的装置的示例性实施例。

具体实施方式

本发明被指向基于对于被驱动门及其驱动门的供给与地电压、使用对于被驱动门的预先特征化或建立的延迟模型(其为仅仅一个电压参数的函数)确定被驱动门的至少一个延迟。由对于被驱动门及其驱动门的供给与地电压确定被应用到延迟模型的、至少一个调节后的电压值。另外，还可在确定调节后的电压时考虑被驱动门的输入扭转、延迟以及输出扭转，同时，延迟调节可被加到被驱动门的输入到达时间以便说明驱动与被驱动门之间的延迟测量点差异。

在本申请中，“Gnd_sink”与“Vdd_sink”可指被驱动门(阱)的供给电压，“Gnd_src”和“Vdd_src”可指驱动门(源)的地与供给电压，全部相对于同样的基准。由于此基准是任意的，可以在不丧失一般性的情况下将这些电压中的一个(例如Gnd_sink)选择为公共基准，且可仅向使用本发明的方法的延迟计算子系统传送三个其余的独立电压值。

图1示出了由来自另一变换器G1(即源)——其高和低值(即Vdd与ground)与被驱动的变换器的不匹配——的信号驱动的变换器G2(阱)。根据本发明，上升与下降信号的情况均被考虑。在每种情况下，驱动其输出转变的G2中的晶体管上的Vgs值与传统静态定时分析器(例如IBMEinsTimer程序)通常使用的VDD_G2-GND_G2值不同。

由此图示可以看到，在至少某些情况下，可作为Vdd_src-Gnd_sink的函数而不是Vdd_sink-Gnd_sink的函数(其由传统的定时分析使用)更为准确地计算来自被驱动门输入上的上升转变的延迟。另外，可在某些情况下作为Vdd_sink-Gnd_src的函数而不是Vdd_sink-Gnd_sink的函数(其通常被传统定时分析所采用)更为准确地计算来自被驱动门输入上的下降转变的延迟。在这些情况下的每一种中被关断的装置仍看到与上面计算得到的调节后电压不同的最终关断Vds电压。但这种影响远远小于应用到开通以驱动转变的装置的Vgs的影响，因此，所介绍的调节后的电压仍构成延迟计算的良好基础。

尽管在某些情况下使用这些调节电压更为准确，在特定情况下，附加的计算可能是必须的。例如，当被驱动门为包含多个内部级的复合门时，调节后的电压对于输入级将更为正确，而传统的静态定时分析方法对于后面的级将更为准确。

如图2所示，源与阱Vdd和Gnd在20处被接收，这些值在21处被减少到一个电压。在图1所示的布置中，取决于上升与下降转变，所述一个电压以上面介绍的方式计算。一旦所述一个电压被确定，所述一个电压在22处被应用到预先特征化的延迟规则，以便确定延迟。然而，如下面所讨论的那样，基于源与阱Vdd和Gnd，在23处做出其他的调节(例如由于阈值移动的)。另外，如下面所讨论的那样，所述一个电压可在22处对于扭转进行调节。

输入与输出扭转和延迟也可用于帮助确定调节后的电压是否应被应用。当输入的最终电压在被驱动门输出(或在多级门的情况下其第一内部级的输出)完成其大部分转变前达到时，上面计算得到的调节后的电压提供了附加的准确度。如图3a所示，由于最终输入电压在被驱动门输出完成其大部分转变之前达到，最终电压对延迟具有明显影响，然而，如图3b所示，由于最终输入电压并非在被驱动门的输出完成其转变之前达到，最终电压对延迟有很小的影响。

另外，当提供关于库门的附加信息时，即表示其是否为单级或多级时，该信息可被用于确定是否需要应用最大和最小值，或调节后的电压是否可被单独使用。在某些情况下，可以通过考虑被驱动门的输入扭转、延迟和输出扭转来确定门为单级。如果对于门库的某些最小逻辑阈值(例如在开始导致输出转变的输入信号转变中最早的)是已知的，我们可对于门中存在一个以上的级判断在输入信号经过此阈值与输出信号开始做出其转变之间是否经过了足够的时间。如果输出几乎在输入经过最小逻辑阈值时立即开始转变，我们可推断其必然为单级门。

因此，如果做出了门为单级且其输入信号在大部分输出转变已完成前完成其转变的判断，对于根据本发明的延迟计算使用如上所述的调节后的电压是有利和合理的。

然而，并不总是可以做出上述单级或多级的判断。在这种情况下，为了保证安全的分析，即计算得到的值不是乐观的，调节后的和传统电压的最小值可被用于计算后期模式或最大延迟，且调节后的和传统电压的最大值可被用于计算早期模式或最小延迟。在这一点上，使用下面的公式：

Delay_early_rising_in＝f(max(Vdd_sink-Gnd_sink，Vdd_src-Gnd_sink))

Delay_late_rising_in＝f(min(Vdd_sink-Gnd_sink，Vdd_src-Gnd_sink))

Delay_early_falling_in＝f(max(Vdd_sink-Gnd_sink，Vdd_sink-Gnd_src))

Delay_late_falling_in＝f(min(Vdd_sink-Gnd_sink，Vdd_sink-Gnd_src))

上面提到的公式行得通，因为门延迟几乎总是电压的单调减函数。然而，如果这不是可靠成立，可使用调节后的以及传统电压计算延迟，早期模式中使用最小延迟，后期模式中使用最大延迟。注意，这可能需要附加的延迟计算，因为其他的延迟函数参数——例如Vdd_sink、Gnd_sink、Vdd_src、Gnd_src——对于早期与后期模式可具有不同的值，使得同样的两个计算所得延迟的最大与最小值不能用于确定正确的早期和后期模式延迟。

在某些情况下，可能有对于特定Vdd或Gnd值的范围，其可表示电压中非预期的独立局部变化。在这些情况下，可对于早期值使用最大Vdd和最小Gnd，对于后期值使用最小Vdd和最大Gnd：

Delay_early_rising_in＝f(max(Vdd_sink_max-Gnd_sink_min，Vdd_src_max-Gnd_sink_min))

Delay_late_rising_in＝f(min(Vdd_sink_min-Gnd_sink_max，Vdd_src_min-Gnd_sink_max))

Delay_early_falling_in＝f(max(Vdd_sink_max-Gnd_sink_min，Vdd_sink_max-Gnd_src_min))

Delay_late_dalling_in＝f(min(Vdd_sink_min-Gnd_sink_max，Vdd_sink_min-Gnd_src_max))

如果电压值的范围不是独立的，电压组合可用于传送到延迟规则，其对于早期模式计算给出最大结果以及对于后期模式计算给出最小值。

这里做出对于门中的晶体管的体偏置(body_bias)(例如Nwell和Pwell或衬底接触(substrate contacts))接近于门的假设，且因此，对于门的供给电压近似等于其体偏置电压。如果这一点不为真，限制方法可被扩展到对于后期延迟使用代替Vdd_sink的min(Vdd_sink，Nwell_sink)以及代替Gnd_sink的max(Gnd_sink，Pwell_sink)，对于早期延迟使用代替Vdd_sink的max(Vdd_sink，Nwell_sink)以及代替Gnd_sink的min(Gnd_sink，Pwell_sink)。对于源门的Nwell与Pwell电压不重要，因为它们不影响其输出电平，其输出电平是影响阱门延迟的一切。如果门延迟由Vdd与ground值相对于Nwell与Pwell的独立值被特征化，well电压可被直接使用，不需要这种替代。

本发明还可处理用于驱动门与被驱动门之间的延迟计算的电压基准点中的差异。尽管图4基于作为简单的斜坡对扭转进行建模，可以想到，类似的一般化方法可用于处理其他的波形设定。

基于以上内容，下面的延迟调节可被添加到被驱动门输入上的上升与下降到达时间。出于下面讨论的目的，任何源与阱门之间的线路延迟被考虑为源门延迟的一部分。作为供给电压的分数，参数FM定义了电压交叉点，在该点上，确定信号到达时间。对于通常的50％延迟测量，FM＝0.5。故延迟在信号经过[Ground+(Supply-Ground)＊FM]时之间被测量。也就是说，源或驱动门延迟被特征化为到当被驱动门的输入达到[Gnd_src+FM_src＊(Vdd_src-Gnd_src)]时的点，阱或被驱动门延迟被特征化为从其输入达到[Gnd_sink+FM_sink＊(Vdd_sink-Gnd_sink)]的点开始。为了充分概括，我们考虑被驱动与驱动门上不同的FM值以及上升和下降信号。这种灵活性在没有驱动和被驱动门的供给与地的差异时也是有用的，因为某些块的延迟(输出波形)对于某些点上的交叉可能比其它的更为灵敏，例如由于不同的比率(beta ratio)。类似地，FS又一次作为供给电压的分数地描述了用于扭转测量的点之间的电压范围，且分立的值可用于源与阱门以及上升和下降转变。对于10％到90％的Vdd扭转测量，我们得到FS＝(0.9-0.1)＝0.8。因此，对于各个门的延迟与扭转特征化可使用它们自己的FM与FS值进行。下面的公式适用于相对于源或驱动门的供给电压在驱动门输出上(或在其驱动的网络的阱上)计算的扭转(上升或下降)，以便产生相对于被驱动或阱门的供给电压的、调节后的扭转：

Slew_sink_in_adjusted＝slew_src_out＊[((Vdd_sink-Gnd_sink)＊FS_sink)/((Vdd_src-Gnd_src)＊FS_src)]

对于FS_src＝FS_sink，这减少为：

Slew_sink_in_adjusted＝Slew_src_out＊[(Vdd_sink-Gnd_sink)/(Vdd_src-Gnd_src)]

下面的公式用于计算到达时间调节，它们被加到阱门输入上的到达时间，其是相对于源或驱动门的供给电压计算得到的。结果为被驱动或阱门的输入上的校正后的到达时间，相对于其供给电压。每个公式的第一行确定对于不依赖于供给电压电平的信号的每电压缓变率的时间(a time pervoltage ramp rate)，其余部分确定源与阱门的测量基准点之间的电压差。

AT_rising_in adjustment＝{Slew_src_out/

[FS_src＊(Vdd_src-Gnd_src)]}＊

{[Gnd_sink+FM_sink＊(Vdd_sink-Gnd_sink)]-

[Gnd_src+FM_src＊(Vdd_src-Gnd_src)]}

以及

AT_falling_in_adjustment＝{Slew_src_out/[FS_src

＊(Vdd_src-Gnd_src)]}＊

{[Gnd_src+FM_src＊(Vdd_src-Gnd_src)]-

[Gnd-sink+FM-sink＊(Vdd_sink-Gnd_sink)]}

对于FS_src＝FS_sink＝FS和FM_src＝FM_sink＝0.5，这些减少到：

AT_rising_in_adjustment＝{Slew_src_out/[FS＊

(Vdd_src-Gnd_src)]}＊

{(Gnd_sink+Vdd_sink)-(Gnd_src+Vdd_src)}/2

以及

AT_falling_in_adjustment＝{Slew_src_out/[FS

(Vdd_src-Gnd_src)]}＊

{(Gnd_src+Vdd_src)-(Gnd_sink+Vdd_sink)}/2

如果Vdd和Gnd值可采用来自电压范围的值，可以选择给出对于早期模式的扭转和最大AT调节以及对于后期模式的扭转和最小AT调节的极值。对于多种Vdd和Gnd值中的独立变化，这对扭转调节给出以下内容：

Slew_sink_in_adjusted_late＝Slew_src_out_late＊

[((Vdd_sink_max-Gnd_sink_min)＊FS_sink)/((Vdd_src_min-

Gnd_src_max)＊FS_src]

Slew_sink_in_adjusted_early＝Slew_src_out_early＊

[((Vdd_sink_min-Gnd_sink_max)＊FS_sink)/((Vdd_src_max-

Gnd_src_min)＊FS_src)]

AT_rising_in_adjustment_late＝{Slew_src_out_late/[

FS_src＊(Vdd_src_min-Gnd_src_min)])}＊{[Gnd_sink_max+FM_sink

＊(Vdd_sink_max-Gnd_sink_max)]-

[Gnd_src_min+FM_src＊(Vdd_src_min-Gnd_src_min)]}

AT_rising_in_adjustment_early＝

{Slew_src_out_early/[FS_src＊(Vdd_src_max-Gnd_src_max)]}＊

{[Gnd_sink_min+FM_sink＊(Vdd_sink_min-Gnd_sink_min)]-

[Gnd_src_max+FM_src＊(Vdd_src_max-Gnd_src_max

)]}

AT_falling_in_adjustment_late＝

{Slew_src_out_ate/[FS_src＊(Vdd_src_max-Gnd_src_max)]}＊

{[Gnd_src_max+FM_src＊(Vdd_src_max-Gnd_src_max)]-

[Gnd_sink_min+FM_sink＊(Vdd_sink_min-

Gnd_sink_min)]}

AT_falling_in_adjustment_early

＝{Slew_src_out_early/[FS_src＊(Vdd_src_min-Gnd_src_min)]}＊

{[Gnd_src_min+FM_src＊(Vdd_src_min-Gnd_src_min)]-

[Gnd_sink_max+FM_sink＊(Vdd_sink_max-

Gnd_sink_max)]}

为了理解为什么对于AT调节选择所示出的极值，考虑图4，注意对于上升转变，移动Vdd_src为较低，Gnd_src较低，Vdd_sink较高，或Gnd_sink较高均可导致相对于源到达时间测量点较晚的阱到达时间测量点。因此，这些极值给出最大到达时间调节，其对于后期模式是适合的，且相反的极值给出最小到达时间调节，其对于早期模式是适合的。对于下降转变，类似的分析导致上面给出的值。

除了上述内容以外，如果被传送到规则延迟函数的所述一个电压值不是延迟被计算的单元的Vdd-Gnd，来自规则延迟与扭转函数的结果得到的延迟和扭转不与正确的电压范围有关。因此，必须以与上面所介绍在单元输入上类似的方式对单元输出上的到达时间与扭转进行调节，以便调节到达时间并将相对于驱动块Vdd和Gnd的扭转计算为相对于被驱动单元的Vdd和Gnd正确的值。进行与上面所讨论的同样的计算，但在这种情况下“src”信息涉及被传送到规则延迟函数的电压值，“sink”信息涉及被驱动单元的真实Vdd和Gnd。在执行这种第二调节时，必须识别输出转变的开始点，其为对于上升输出转变的被驱动单元的Gnd以及对于下降输出转变的被驱动单元的Vdd。这个值应当被考虑为在“src”与“sink”值之间共用，其他的“src”值——即对于上升输入出转变的Vdd以及对于下降输出转变的Gnd——将通过加上或减去传送到规则延迟函数的所述一个电压值来确定。这些计算在图5所示的表中提供。

根据本发明的又一实施形态，多输入门的延迟可依赖于串联晶体管堆叠(例如NAND门中的下拉NFET)的导通性。这些中的一个将被开关，且其电压可根据上面介绍的过程判断。然而，如果非切换输入具有特别高或低的电压，其可加速或减缓门输出转变，故本公开中介绍的最小或最大电压值不再为门延迟的可靠界限。

因此，通过在确定应用到延迟规则的所述一个电压时考虑驱动所有的单元输入的电路的供给与地电压，本过程被扩展为解决这一问题。

如果切换输入为下降且非切换输入X为低，可考虑Vdd_sink-Gnd_src_X，将它包括在用于分别获得阱块的后期或早期延迟计算的电压所用的最小值或最大值中。如果切换输入为上升，且非切换输入X为高，可考虑Vdd_src_X-Gnd_sink，将之包括在用于分别获取阱块的后期或早期延迟计算的电压所用的最小值或最大值中。由于理解为不经常获知需要哪一侧输入敏感以启用将信号传播到输出的切换输入，保守起见，当计算由于下降输入的延迟时，对于所有的输入i可考虑Vdd_sink-Gnd_src_i的最大值或最小值，并在计算由于上升输入的延迟时总是考虑对于所有输入i的Vdd_src_i-Gnd_sink的最大值或最小值。

如果切换输入是上升的且非切换输入为低，或者如果切换输入为下降且非切换输入为高，我们知道，在任何正常CMOS门中，栅极由非切换输入馈送的晶体管不与栅极由切换输入馈送的晶体管在串联堆叠中，因为这样的堆叠不得不包含被开通的PFET和NFET，因此，成为控制输出转变的路径。故而，此输入的源Vdd和地电压通常能从最大或最小值中省略。

如果知道特定的输入不馈送与由另一非切换输入的晶体管在串联堆叠中的晶体管，与该非切换输入相关联的源电压可从最大值或最小值中省略。这样的堆叠结构的知识可以从单元数据中明确获取，或者可从门函数中推断。例如，在AND/OR/INVERT门中，同一AND臂上的两个输入可被推断为一起显示在NFET堆叠中，使得它们的电压可均被用于计算由于任一输入上升引起的延迟。然而，不同的AND臂上的输入可被推断为显示在不同的NFET堆叠中，使得它们的电压不在计算由于任一输入上升引起的延迟时一起使用。然而，不同的AND臂上的装置可被推断为一起显示在PFET堆叠中，使得它们的电压在计算由于任一输入下降引起的延迟时被一起使用。注意，这种功能性推断基本上等价于确定用于从输入向输出传送转变的所需侧输入敏感化，且因此类似于过程的扩展的第一变化，其中，当判断应用到延迟规则的所述一个电压时考虑驱动所有的单元输入的电路的供给和地电压。

用于确定被驱动门的延迟的过程如图6的流程图所示。在步骤100中，其延迟将被计算的转变被选择。这包括至少一个门、输入管脚、转变(上升或下降)以及转动，输出管脚以及转变。其还可包含其它非切换输入的状态。

在步骤110中，对于被驱动门——其延迟将被计算——以及驱动门获取Vdd和Gnd电压。

在步骤120中，作出视情况可选的、输入转变是否在输出完成其大部分转变之前完成其转变的判断，见图3a与3b。这可通过仅使用其电压(即根据已知方法)计算被驱动门的初始延迟和输出扭转并基于输入扭转、初始延迟与输出转动判断当输入转变完成时输出转变将完成的近似百分比来判断。例如，对于规定的常数K₁₂₀、输入扭转Si、初始延迟D以及初始输出扭转So，问题可在数学上表达为“(0.625＊Si-D+0.625＊So)/So＜K₁₂₀？”在此问题中，分子近似表示输入在输出开始切换后仍切换多长时间，分母表示输出完成其转变需要多长时间。如果不等式成立，输入转变被认为是在大部分输出转变之前完成。

步骤130视情况可选地判断门是否为一级。这可由库指明，或者，对于常数K₁₃₀(与步骤120中所用的常数K₁₂₀无关)，输入扭转Si、初始延迟D和初始扭转So可通过判断是否有K₁₃₀＊Si＞D-0.625＊So来在数学上推定。在此公式中，不等式左侧表示输入何时达到某开关阈值，常数K₁₃₀典型地在-0.625与0.625之间。不等式右侧表示输出何时开始切换。如果不等式成立，门可被考虑为单级。

如果步骤120与130中的查询是肯定的，步骤140简单地仅选择调节后的电压，如上面参照图1所介绍，(即驱动门的Vdd或Gnd与被驱动门的Vdd或Gnd之间的差，所选择的差取决于输入转变是上升还是下降)。否则，即如果步骤S120与S130中有一个查询为否定的，或者如果这些视情况可选的查询没有执行，步骤150分别使用调节后的电压以及被驱动门的Vdd-Gnd的极值(其中，极值为最大值或最小值，取决于计算早期(最小值)还是后期(最大值)延迟)。

步骤160考虑可影响被计算的延迟的其它非切换输入，如上面所介绍的那样。如果不知道哪些非切换输入影响延迟，可考虑所有的非切换输入。如果在感兴趣的转变发生时这些非切换输入的状态是已知的，可仅对于这些状态计算调节后的电压，即对于为低的输入，调节后的电压将为Vdd_driven-Gnd_driving，对于为高的输入，调节后的电压将为Vdd_driving-Gnd_driven。在这些表达式中，“driving”电压为驱动非切换输入的门的近似供给电压，而不是驱动切换输入的门的。

步骤170计算输入延迟和扭转调节，如图4所示。

通过将较早时选择的电压输入到从步骤120开始的已知的延迟计算方法，步骤180计算门延迟和输出扭转。

步骤190判断步骤180中的电压是否为被驱动门的Vdd-Gnd。如果不是，输出延迟和扭转调节在步骤200中被应用，如图5中所述。

最后，步骤210返回延迟(包括输入与输出调节)与输出扭转(包括任何输出扭转调节)。

另外，本发明一实施例被指向被结构化和布置为推定被驱动装置中的延迟的装置。该装置的示例性实施例在图7中示出，其中，延迟装置70包含用于接收对于源元件和阱元件的Vdd与Gnd值的元件71。计算装置72计算对于被接收值的所述一个电压，控制装置73访问对于被驱动元件的延迟规则。延迟规则可被存储在延迟装置70中，或者可距延迟装置70远程地存储，但是在任何情况下，延迟可由控制装置73访问以确定延迟。另外，由延迟规则访问的延迟可从控制装置70输出，或者，在上面介绍的因素(例如阈值移动、扭转等)的情况下，延迟可在控制装置73中进行调节。在这一点上，元件74判断对于被驱动装置的扭转，且该扭转被传送到用于以上面介绍的方式调节所述一个电压的控制装置73。另外，元件75监视阈值移动以判断对于元件的任何到达时间调节是否有必要，且这些调节被传送到控制装置73，故控制装置73输出对于被驱动元件的延迟。

延迟装置可采用完全硬件实施、完全软件实施或包含硬件与软件元件的实施等方式。在优选实施例中，本发明在软件中实现，其包括但不限于固件、驻留软件、微代码等等。

另外，本发明可采用可由计算机可用或计算机可读介质访问的计算机程序产品的形式，该介质提供由计算机或任何指令执行系统使用或与计算机或任何指令执行系统结合使用的程序代码。出于本说明书的目的，计算机可用或计算机可读介质可以为能够容纳、存储、传送、传播或传输由指令执行系统、设备或装置使用或与指令执行系统、设备或装置结合使用的程序的任何设备。

介质可以为电子、磁、光、电磁、红外或半导体系统(或设备或装置)或传播介质。计算机可读介质的实例包括半导体或固态存储器、磁带、可移动计算机盘、随机访问存储器(RAM)、只读存储器(ROM)、硬磁盘以及光盘。光盘的当前示例包括压缩盘只读存储器(CD-ROM)、压缩盘读写(CD-R/W)和DVD。

适用于存储和/或执行程序代码的数据处理系统可包含至少一个通过系统总线间接或直接耦合到存储器元件的处理器。存储器元件可包含在程序代码实际执行期间使用的本地存储器、大容量存储器以及提供至少某些程序代码的临时存储以便减少在执行过程中必须从大容量存储器检索代码的次数的缓存存储器。

输入/输出或I/O装置(包括但不限于键盘、显示器、定点装置等)可被直接或通过中间I/O控制器耦合到系统。

网络适配器也可耦合到系统，以便使得数据处理系统能通过中间的专用或公共网络被耦合到其他数据处理系统或远程打印机或存储装置。调制解调器、电缆调制解调器和以太网卡仅为几种当前可用类型的网络适配器。

注意，前面的示例仅仅出于阐释目的提供而不作为对本发明的限制。尽管参考典型实施例介绍了本发明，应当明了，这里所用的措辞是说明性和介绍性而不是限制性的。在不脱离本发明在其各种实施形态的范围和精神的情况下，可如上面所述和修改地在所附权利要求范围内做出改动。尽管这里参照特定装置、材料和实施例介绍了本发明，本发明不限于这里所公开的细节，相反，本发明包含所有属于所附权利要求范围内的、功能等价的结构、方法和用途。

Claims

1.一种确定由驱动门驱动的门的延迟的方法，所述驱动门具有不同于被驱动门的地或供给电压的地或供给电压，该方法包含：

由对于被驱动门及其驱动门的供给和地电压确定调节后的供给电压值；以及

将所述调节后的供给电压值作为一个电压参数应用到对于所述被驱动门的、预先特征化的延迟模型；

其中，为了确定来自上升转变的延迟，所确定电压的减少对应于Vdd_src-Gnd_sink，其中，所确定的驱动门电压为Vdd_src和Gnd_src，所确定的被驱动门电压为Vdd_sink和Gnd_sink；

其中，为了确定来自下降转变的延迟，所述一个电压对应于Vdd_sink-Gnd_src，其中，所确定的驱动门电压为Vdd_src和Gnd_src，所确定的被驱动门电压为Vdd_sink和Gnd_sink。

2.根据权利要求1的方法，其还包含：

根据扭转范围差异调节所述被驱动门的延迟。

3.一种确定被驱动门的至少一个延迟的方法，所述被驱动门被耦合到驱动门，该方法包含：

确定对于被驱动门和驱动门的供给与地电压；

由所确定的电压确定一个电压；以及

由应用到与所述被驱动门相关联的延迟规则的所述一个电压确定所述被驱动门的延迟；

其中，为了确定来自上升转变的延迟，所确定的驱动门的电压的减少对应于Vdd_src-Gnd_sink，其中，所确定的驱动门电压为Vdd_src和Gnd_src，所确定的被驱动门电压为Vdd_sink和Gnd_sink；

4.根据权利要求3的方法，其还包含：

对于阈值移动和扭转范围差异中的至少一个，调节所述被驱动门的延迟。

5.根据权利要求3的方法，其还包含：

确定所述被驱动门是否为具有多个内部级的复合门。

6.根据权利要求5的方法，其中，对于复合门，对于输入级的所述一个电压为Vdd_src-Gnd_sink，对于后面的级的所述一个电压为Vdd_sink-Gnd_sink。

7.根据权利要求3的方法，其还包含：

判断所述被驱动门是否为具有多个内部级的复合门。

8.根据权利要求7的方法，其中，对于复合门，对于输入级的所述一个电压为Vdd_sink-Gnd_src，对于后面的级的所述一个电压为Vdd_sink-Gnd_sink。

9.根据权利要求3的方法，其还包含：

判断所述被驱动门的输入的最终电压是否在所述被驱动门的输出完成其大部分转变之前达到，以及

当所述被驱动门的输入的最终电压在所述被驱动门的输出完成其大部分转变之前达到时，确定下列中的至少一个：

来自上升转变的延迟，其中，所确定的驱动门的电压的减少对应于Vdd_src-Gnd_sink；以及

来自下降转变的延迟，其中，所确定的被驱动门的电压的减少对应于Vdd_sink-Gnd_src，

其中，所确定的驱动门电压为Vdd_src和Gnd_src，所确定的被驱动门电压为Vdd_sink和Gnd_sink。

10.根据权利要求3的方法，其还包含当输出在输入经过最小逻辑阈值时几乎立即开始转变时推断所述被驱动门为单级门。

11.根据权利要求3的方法，其中，调节后的以及传统的值被用于计算后期与早期模式延迟。

12.根据权利要求11的方法，其中，对于后期模式延迟，所述一个电压由下面的公式确定：

delay_rising_in＝f(min(Vdd_sink-Gnd_sink，Vdd_src-Gnd_sink))以及

delay_falling_in＝f(min(Vdd_sink-Gnd_sink，Vdd_sink-Gnd_src))，

13.根据权利要求11的方法，其中，对于早期模式延迟，所述一个电压由下面的公式确定：

delay_rising_in＝f(max(Vdd_sink-Gnd_sink，Vdd_src-Gnd_sink))以及

delay_falling_in＝f(max(Vdd_sink-Gnd_sink，Vdd_sink-Gnd_src))，

14.根据权利要求3的方法，其中，对于电压中非预期的局部变化，所确定的驱动门和被驱动门的电压的减少包含下面的公式：

对于后期模式：

delay_falling_in＝f(min(Vdd_sink_min-Gnd_sink_max，Vdd_sink_min-Gndsrc_max))；以及

对于早期模式：

delay_falling_in＝f(max(Vdd_sink_max-Gnd_sink_min，Vdd_sink_max-Gnd_sre_min))，

15.根据权利要求3的方法，其中，门为具有至少一个切换输入的多输入门。

16.根据权利要求15的方法，其中，当切换输入下降且非切换输入X为低时，该方法还包含将这样的值包括在内：其对应于用于分别获得对于阱块的后期或早期延迟计算的电压的最小值或最大值的Vdd_sink-Gnd_src_X，且

其中，Vdd_sink表示所述被驱动门的电压，Gnd_sFc_X表示非切换输入X的驱动门的地电压。

17.根据权利要求15的方法，其中，当切换输入上升且非切换输入X为高时，该方法还包含将这样的值包括在内：其对应于用于分别获得用于阱块的后期或早期延迟计算的电压的最小值或最大值的Vdd_src_X-Gnd_sink，且

其中，Vdd_src_x表示对于非切换输入X的驱动门的电压，Gnd_sink表示对于所述被驱动门的地电压。

18.根据权利要求15的方法，其还包含：

当计算由于下降输入引起的延迟时，使用对于所有输入i的Vdd_sink-Gnd_src_i的最大值或最小值计算由于下降输入引起的延迟；以及

当计算由于上升输入引起的延迟时，使用对于所有输入i的Vdd_src_i-Gnd_sink的最大值或最小值计算由于上升输入引起的延迟，

其中，Vdd_sink和Gnd_sink表示被驱动门的电压，Vdd_src_i和Gnd_src_i表示对于驱动门的所有输入i的电压。

19.根据权利要求3的方法，其中，所述方法在静态定时分析器中执行。

20.一种确定被驱动门的至少一个延迟的装置，包括：

确定对于被驱动门和驱动门的供给与地电压的装置；

由所确定的电压确定一个电压的装置；以及

由应用到与所述被驱动门相关联的延迟规则的所述一个电压确定所述被驱动门的延迟的装置；

21.一种延迟分析器，其包含：

接收对于被驱动门与驱动门的供给与地电压的装置；

控制单元，其被结构化和布置为由所接收的电压产生一个电压；以及

对于与被驱动门相关联的所述一个电压由延迟规则进行确定的装置；

其中，为了确定来自上升转变的延迟，所产生电压的减少对应于Vdd_src-Gnd_sink，其中，所述驱动门电压为Vdd_src和Gnd_src，所述被驱动门电压为Vdd_sink和Gnd_sink；

其中，为了确定来自下降转变的延迟，所述一个电压对应于Vdd_sink-Gnd_src，其中，所述驱动门电压为Vdd_src和Gnd_src，所述被驱动门电压为Vdd_sink和Gnd_sink。

22.根据权利要求21的延迟分析器，其还包含：

装置，其用于根据阈值移动调节所接收的供给与地电压。

23.根据权利要求21的延迟分析器，其还包含：

装置，其用于根据扭转范围差异调节所确定的延迟。