CN101252099B - 温度循环测试装置及利用此装置加热芯片倒装封装结构 - Google Patents

温度循环测试装置及利用此装置加热芯片倒装封装结构 Download PDF

Info

Publication number
CN101252099B
CN101252099B CN 200810083032 CN200810083032A CN101252099B CN 101252099 B CN101252099 B CN 101252099B CN 200810083032 CN200810083032 CN 200810083032 CN 200810083032 A CN200810083032 A CN 200810083032A CN 101252099 B CN101252099 B CN 101252099B
Authority
CN
China
Prior art keywords
chip
substrate
flip
test device
bearing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN 200810083032
Other languages
English (en)
Other versions
CN101252099A (zh
Inventor
钟启生
赖逸少
叶昶麟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Priority to CN 200810083032 priority Critical patent/CN101252099B/zh
Publication of CN101252099A publication Critical patent/CN101252099A/zh
Application granted granted Critical
Publication of CN101252099B publication Critical patent/CN101252099B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

一种适于加热芯片倒装封装结构的温度循环测试装置。芯片倒装封装结构包括第一基板、芯片、第一承载基板与多个第一焊球,芯片与第一承载基板分别配置于第一基板之上表面与下表面。其中,芯片是以芯片倒装接合方式与第一基板电性连接。第一焊球配置于第一基板与第一承载基板之间,且第一基板与第一承载基板由第一焊球而电性连接。温度循环测试装置包括第二基板、热测试芯片、多个凸块、第二承载基板与多个第二焊球。第二基板具有上表面与下表面,而热测试芯片配置于第二基板的上表面上方且贴附于芯片上。凸块配置于第二基板与热测试芯片之间并电性连接第二基板与热测试芯片。第二承载基板配置于第二基板的下表面的下方,而第二焊球配置于第二基板与第二承载基板之间并电性连接第二基板与第二承载基板。

Description

温度循环测试装置及利用此装置加热芯片倒装封装结构
技术领域
本发明是有关于一种温度循环测试装置以及利用此测试装置加热芯片倒装封装结构的方法,且特别是有关于一种利用一热测试芯片加热一待检测的芯片倒装封装结构的温度循环测试装置及其加热方法。
背景技术
随着集成电路集成度的增加,芯片的封装技术也越来越多样化,因为芯片倒装接合技术(Flip Chip Interconnect Technology,简称FC)具有缩小芯片封装体积及缩短讯号传输路径等优点,目前已经广泛应用于芯片封装领域。芯片倒装接合技术是利用面阵列(area array)的方式,将多个凸块(bump)配置于芯片(chip)上。接着,将芯片翻覆(flip),并使芯片上的多个凸块与基板电性与结构性连接。
然而,由于芯片与基板之间因热膨胀系数不匹配而易产生热应力,因此易使得凸块的使用寿命降低。因此,于公知技术中,为检测凸块的使用寿命,是将芯片倒装封装结构置于一加热炉内,并由增加加热炉内的温度来达到仿真芯片倒装封装结构升温的情形。然而,由于加热炉内空间有限,因此,其可容纳的芯片倒装封装结构的数量有限,且无法监测每一个芯片倒装封装结构的温度变化情形。
此外,由于加热炉内不同区域之间的温度可能会有所不同,且加热炉内的环境温度与芯片倒装封装结构的温度尚有差异,而这些因素都可能会影响到芯片倒装封装结构凸块的疲劳寿命的检测结果。再者,由于加热炉的体积较大,不易升温或降温,因此,其温度控制较不灵敏。
发明内容
本发明的目的在于提供一种温度循环测试装置及利用此装置加热芯片倒装封装结构。
为实现上述目的,本发明提供的温度循环测试装置,适于加热一芯片倒装封装结构。此测试装置是将一热测试芯片直接贴附于待检测之芯片倒装封装结构上,以对此芯片倒装封装结构进行升温或降温的动作。如此,即可于常温下对芯片倒装封装结构进行凸块疲劳寿命的检测,以解决公知技术中因使用加热炉加热芯片倒装封装结构而遭遇到的问题。
本发明另关于一种使用前述温度循环测试装置以加热芯片倒装封装结构的方法,可有效地控制加热芯片倒装封装结构的温度。
为具体描述本发明的内容,在此提出一种适于加热一芯片倒装封装结构的温度循环测试装置。其中,芯片倒装封装结构包括一第一基板、一芯片、一第一承载基板以及多个第一焊球,芯片与第一承载基板分别配置于第一基板的一上表面以及一下表面。其中,芯片是以倒装接合方式与第一基板电性连接。这些第一焊球配置于第一基板与第一承载基板之间,且第一基板与第一承载基板由这些第一焊球而电性连接。温度循环测试装置包括一第二基板、一热测试芯片、多个凸块、一第二承载基板以及多个第二焊球。第二基板具有一上表面以及一下表面,而热测试芯片配置于第二基板的上表面上方且贴附于芯片上。凸块配置于第二基板与热测试芯片之间并电性连接第二基板与热测试芯片。第二承载基板配置于第二基板的下表面的下方,而第二焊球配置于第二基板与第二承载基板之间,以电性连接第二基板与第二承载基板。
在本发明的一实施例中,还包括一封装胶体,其填充于热测试芯片与第二基板之间以包覆凸块。
在本发明的一实施例中,还包括一导热材料,其配置于热测试芯片与芯片之间。
在本发明的一实施例中,其中导热材料包括散热膏、散热胶、散热垫或前述的组合。
在本发明的一实施例中,还包括至少一支撑件,支撑件配置于第一承载基板与第二承载基板之间。
为具体描述本发明的内容,在此提出一种使用前述实施例的温度循环测试装置以加热芯片倒装封装结构的方法。首先,提供一前述实施例的温度循环测试装置以及一待测试的芯片倒装封装结构。其中,待测试的芯片倒装封装结构包括一第一基板、一芯片、一第一承载基板以及多个第一焊球,而且芯片与第一承载基板分别配置于第一基板的一上表面以及一下表面。其中,芯片是以倒装接合方式与第一基板电性连接。第一焊球配置于第一基板与第一承载基板之间,且第一基板与第一承载基板由第一焊球而电性连接。接着,对热测试芯片进行一温度校正程序,以取得热测试芯片的温度与电压间的一线性公式。然后,将温度循环测试装置倒置于待测试的芯片倒装封装结构上,以使热测试芯片贴附于芯片。之后,依据热测试芯片的温度与电压间的线性公式施予热测试芯片一电压,以加热待测试的芯片倒装封装结构。
本发明的温度循环测试装置是由热测试芯片贴附于芯片倒装封装结构的芯片上,由此热测试芯片直接对芯片倒装封装结构进行升温及降温的动作,以检测芯片倒装封装结构的凸块的疲劳寿命。由于热测试芯片直接贴附于芯片上,因此本发明可由施加于热测试芯片上的电压以有效地调整施加于芯片上的温度,故本发明对芯片倒装封装结构的温度控制的灵敏度较高。
此外,相较于传统的加热炉而言,此温度循环测试装置可直接于常温下进行芯片倒装封装结构的凸块的疲劳寿命检测,且其具有较小的体积,因此,可提升操作时的便利性。再者,本发明的温度循环测试装置是个别地以组装的方式与每一芯片倒装封装结构接合,因此不会有公知技术中因加热炉空间不足而无法大量测试芯片倒装封装结构的问题。
为让本发明上述和其它目的、特征和优点能更明显易懂,下文特举实施例,并配合附图作详细说明如下。
附图说明
图1为本发明一实施例的温度循环测试装置的示意图。
附图中主要组件符号说明:
100:温度循环测试装置
110:第二基板
112、212:上表面
114、214:下表面
120:热测试芯片
130、250:凸块
140:第二承载基板
150:第二焊球
160、260:封装胶体
200:芯片倒装封装结构
210:第一基板
220:芯片
230:第一承载基板
240:第一焊球
300:导热材料
400:支撑件
具体实施方式
图1为本发明一实施例的温度循环测试装置的示意图。请参照图1,本实施例的温度循环测试装置100适于加热一芯片倒装封装结构200。其中,芯片倒装封装结构200包括一第一基板210、一芯片220、一第一承载基板230以及多个第一焊球240。芯片220与第一承载基板230分别配置于第一基板210的一上表面212以及一下表面214。芯片220是以芯片倒装接合方式与第一基板210电性连接。这些第一焊球240配置于第一基板210与第一承载基板230之间,且第一基板210与第一承载基板230由这些第一焊球240而电性连接。
如图1所示,芯片倒装封装结构200还包括多个凸块250。这些凸块250位于第一基板210与芯片220之间,使第一基板210与芯片220可由凸块250而电性连接。此外,于本实施例中,芯片倒装封装结构200还包括一封装胶体260,封装胶体260填充于第一基板210与芯片220之间,且包覆凸块250,以保护凸块250免于受损及受潮。
温度循环测试装置100包括一第二基板110、一热测试芯片120、多个凸块130、一第二承载基板140以及多个第二焊球150。如图1所示,第二基板110具有一上表面112以及一下表面114。凸块130配置于第二基板110的上表面112,而热测试芯片120配置于凸块130上。也就是说,热测试芯片120配置于第二基板110的上表面112上方,而凸块130配置于第二基板110与热测试芯片120之间并电性连接第二基板110与热测试芯片120。另外,于本实施例中,可在热测试芯片120与第二基板110之间填充一封装胶体160,此封装胶体160包覆凸块130,以保护凸块130免于受损及受潮。
此外,热测试芯片120贴附于芯片220上。具体而言,热测试芯片120可由配置于热测试芯片120与芯片220之间的一导热材料300贴附于芯片220上。导热材料300可以是散热膏、散热胶、散热垫、或前述的组合等导热性质良好的材料,以使热测试芯片120与芯片220两者之间得以紧密贴合而容易达到热平衡。
第二承载基板140配置于第二基板110的下表面114的下方。第二焊球150配置于第二基板110与第二承载基板140之间,以电性连接第二基板110与第二承载基板140。此外,于本实施例中,为使第一承载基板230与第二承载基板140之间保持一适当间距,还可在第一承载基板230与第二承载基板140之间配置至少一支撑件400,以避免温度循环测试装置100直接压在芯片倒装封装结构200上,而造成芯片倒装封装结构200受到毁损。
以下将详细介绍以温度循环测试装置100加热芯片倒装封装结构200的一实施例。
首先,请参照图1,提供温度循环测试装置100以及一待测试的芯片倒装封装结构,而于本实施例中前述待测试的芯片倒装封装结构例如是芯片倒装封装结构200。接着,对热测试芯片120进行一温度校正程序,以取得热测试芯片120之温度与电压间的一线性公式。
然后,将温度循环测试装置100倒置于芯片倒装封装结构200上,以使热测试芯片120贴附于芯片220上。之后,依据热测试芯片120之温度与电压间的线性公式施予热测试芯片120一电压,以加热芯片倒装封装结构200至所需温度。之后,使用者再利用一些常用的检测方式对芯片倒装封装结构凸块的疲劳寿命进行检测,以得到所需的检测结果。然由于此检测方式非本发明的重点所在,故,在此不多作赘述。
承上所述,本实施例之温度循环测试装置100是由将热测试芯片120贴附于芯片220上,并对热测试芯片120施加电压以使热测试芯片120发热来达到均匀地加热芯片220的功效。而且,可依据热测试芯片120的温度与电压间的线性公式施予热测试芯片120一电压,以使热测试芯片120达到一预设温度。
综上所述,本发明之温度循环测试装置是将热测试芯片贴附于芯片上,由此热测试芯片直接对芯片倒装封装结构进行升温及降温的动作,以检测芯片倒装封装结构凸块的疲劳寿命。由于热测试芯片直接贴附于芯片上,因此本发明可由控制施加于热测试芯片的电压来有效地调整芯片的温度,故本发明对芯片倒装封装结构的温度控制的灵敏度较高。
另外,本发明的温度循环测试装置是个别地以组装的方式与每一芯片倒装封装结构接合,因此不会有公知技术中因加热炉空间不足而无法大量测试芯片倒装封装结构的问题。而且,这些热测试芯片均可具有相同的温度以加热这些芯片倒装封装结构,因此不会有公知技术中位于加热炉内不同区域的芯片倒装封装结构的温度不同的问题。本发明可于常温下对芯片倒装封装结构进行凸块之疲劳寿命的检测,而不需如公知技术一般限定芯片倒装封装结构只能置于加热炉中加热,以增加操作上的方便性。
虽然本发明已以实施例揭露如上,然其并非用以限定本发明,本领域技术人员,在不脱离本发明之精神和范围内,当可作些许之更动与润饰,因此本发明的保护范围当视申请的权利要求范围所界定的内容为准。

Claims (6)

1. 一种温度循环测试装置,适于加热芯片倒装封装结构,其特征在于,所述芯片倒装封装结构包括第一基板、芯片、第一承载基板以及多个第一焊球,所述芯片与所述第一承载基板分别配置于所述第一基板的一上表面以及一下表面,其中所述芯片是以芯片倒装接合方式与所述第一基板电性连接,所述的第一焊球配置于所述第一基板与所述第一承载基板之间,且所述第一基板与所述第一承载基板由所述第一焊球而电性连接,所述温度循环测试装置包括:
第二基板,具有上表面以及下表面;
热测试芯片,配置于所述第二基板的所述上表面上方,且贴附于所述芯片上;
多个凸块,配置于所述第二基板与所述热测试芯片之间,以电性连接所述第二基板与所述热测试芯片;
第二承载基板,配置于所述第二基板的所述下表面的下方;以及
多个第二焊球,配置于所述第二基板与所述第二承载基板之间,以电性连接所述第二基板与所述第二承载基板。
2. 如权利要求1所述的温度循环测试装置,其特征在于,包括封装胶体,填充于所述热测试芯片与所述第二基板之间,以包覆所述凸块。
3. 如权利要求1所述的温度循环测试装置,其特征在于,包括导热材料,配置于所述热测试芯片与所述芯片之间。
4. 如权利要求3所述的温度循环测试装置,其特征在于,所述导热材料包括散热膏、散热胶、散热垫或前述的组合。
5. 如权利要求1所述的温度循环测试装置,其特征在于,包括至少一支撑件,所述支撑件配置于所述第一承载基板与所述第二承载基板之间。
6. 一种加热芯片倒装封装结构的方法,其特征在于,包括:
提供如权利要求1所述的温度循环测试装置以及待测试的芯片倒装封装结构,其中所述待测试的芯片倒装封装结构包括第一基板、芯片、第一承载基板以及多个第一焊球,所述芯片与所述第一承载基板分别配置于所述第一基板的一上表面以及一下表面,其中所述芯片是以芯片倒装接合方式与所述第一基板电性连接,所述第一焊球配置于所述第一基板与所述第一承载基板之间,且所述第一基板与所述第一承载基板由所述第一焊球而电性连接;
对所述热测试芯片进行一温度校正程序,以取得所述热测试芯片的温度与电压间的一线性公式;
将所述温度循环测试装置倒置于所述待测试的芯片倒装封装结构上,使所述热测试芯片贴附于所述芯片;以及
依据所述热测试芯片的温度与电压间的该线性公式施予所述热测试芯片一电压,以加热所述待测试的芯片倒装封装结构。
CN 200810083032 2008-03-18 2008-03-18 温度循环测试装置及利用此装置加热芯片倒装封装结构 Active CN101252099B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200810083032 CN101252099B (zh) 2008-03-18 2008-03-18 温度循环测试装置及利用此装置加热芯片倒装封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200810083032 CN101252099B (zh) 2008-03-18 2008-03-18 温度循环测试装置及利用此装置加热芯片倒装封装结构

Publications (2)

Publication Number Publication Date
CN101252099A CN101252099A (zh) 2008-08-27
CN101252099B true CN101252099B (zh) 2012-03-28

Family

ID=39955413

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200810083032 Active CN101252099B (zh) 2008-03-18 2008-03-18 温度循环测试装置及利用此装置加热芯片倒装封装结构

Country Status (1)

Country Link
CN (1) CN101252099B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102183546B (zh) * 2010-01-19 2014-12-24 财团法人工业技术研究院 发光二极管封装接口的检测装置及方法
FR2959018B1 (fr) * 2010-04-20 2012-08-31 European Aeronautic Defence & Space Co Eads France Procedes et dispositifs de mise sous contrainte d'un circuit integre
CN102270612A (zh) * 2010-06-04 2011-12-07 环旭电子股份有限公司 芯片封装体与电子组装体
CN109031102B (zh) * 2018-09-20 2021-03-30 北方电子研究院安徽有限公司 一种芯片测试装置
CN116224038B (zh) * 2023-01-06 2023-11-14 法特迪精密科技(苏州)有限公司 一种芯片温度循环老化测试台的芯片座

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3037192A1 (de) * 1980-10-02 1982-05-06 Licentia Gmbh Testverfahren fuer halbleiteranordnungen
US6313653B1 (en) * 1998-06-09 2001-11-06 Advantest Corporation IC chip tester with heating element for preventing condensation
CN1551325A (zh) * 2003-05-19 2004-12-01 模拟微电子学股份有限公司 标准测试环境中加热半导体器件的系统和方法
CN1761884A (zh) * 2003-03-13 2006-04-19 英特尔公司 提供循环及稳态分层环境的热分层测试装置和方法
CN1330970C (zh) * 2003-11-14 2007-08-08 佛山市国星光电科技有限公司 测试功率型led热阻的方法及其专用芯片

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3037192A1 (de) * 1980-10-02 1982-05-06 Licentia Gmbh Testverfahren fuer halbleiteranordnungen
US6313653B1 (en) * 1998-06-09 2001-11-06 Advantest Corporation IC chip tester with heating element for preventing condensation
CN1761884A (zh) * 2003-03-13 2006-04-19 英特尔公司 提供循环及稳态分层环境的热分层测试装置和方法
CN1551325A (zh) * 2003-05-19 2004-12-01 模拟微电子学股份有限公司 标准测试环境中加热半导体器件的系统和方法
CN1330970C (zh) * 2003-11-14 2007-08-08 佛山市国星光电科技有限公司 测试功率型led热阻的方法及其专用芯片

Also Published As

Publication number Publication date
CN101252099A (zh) 2008-08-27

Similar Documents

Publication Publication Date Title
JP5484783B2 (ja) パッケージ化されたダイヒータ
CN101252099B (zh) 温度循环测试装置及利用此装置加热芯片倒装封装结构
CN102541120B (zh) 半导体器件以及控制其温度的方法
US6121576A (en) Method and process of contact to a heat softened solder ball array
US20080272486A1 (en) Chip package structure
US20100073022A1 (en) In-situ monitoring and method to determine accumulated printed wiring board thermal and/or vibration stress fatigue using a mirrored monitor chip and continuity circuit
CN101379612A (zh) 半导体装置
CN102598884A (zh) 封装装置及电子模块的制造方法
JPH04266037A (ja) 半導体素子の実装構造体
US7612450B2 (en) Semiconductor package including dummy board and method of fabricating the same
KR102063817B1 (ko) 반도체 패키지를 포함하는 반도체 장치의 표면 온도 제어 방법
CN100472770C (zh) 具有未电连接的焊锡球的区域阵列封装件
CN108109949A (zh) 一种芯片的封装方法及封装结构
JP2000329821A (ja) 半導体試験装置のハンドラ
KR20010063682A (ko) 플립 칩 본딩 기술을 이용한 반도체 칩 실장 방법
US20050077079A1 (en) Printed circuit board unit with detachment mechanism for electronic component
Qi Reliability studies of two flip-chip BGA packages using power cycling test
CN102270612A (zh) 芯片封装体与电子组装体
KR101912843B1 (ko) 인쇄 회로 기판
KR20110072888A (ko) Bga 패키지 테스트용 인터포저 pcb 고정방법
JP2001298042A (ja) 電子部品の電気的接続方法
JP2000105267A (ja) 半導体部品検査装置
TWI399974B (zh) 攝像模組之組裝方法
TWI429041B (zh) 非陣列凸塊之覆晶接合方法與構造
JPH11251366A (ja) 半導体装置の製造方法および装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant