CN109031102B - 一种芯片测试装置 - Google Patents

一种芯片测试装置 Download PDF

Info

Publication number
CN109031102B
CN109031102B CN201811099670.8A CN201811099670A CN109031102B CN 109031102 B CN109031102 B CN 109031102B CN 201811099670 A CN201811099670 A CN 201811099670A CN 109031102 B CN109031102 B CN 109031102B
Authority
CN
China
Prior art keywords
chip
test
bump
layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811099670.8A
Other languages
English (en)
Other versions
CN109031102A (zh
Inventor
夏俊生
李寿胜
侯育增
尤广为
李波
李文才
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Anhui North Microelectronics Research Institute Group Co ltd
Original Assignee
North Electronic Research Institute Anhui Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by North Electronic Research Institute Anhui Co., Ltd. filed Critical North Electronic Research Institute Anhui Co., Ltd.
Priority to CN201811099670.8A priority Critical patent/CN109031102B/zh
Publication of CN109031102A publication Critical patent/CN109031102A/zh
Application granted granted Critical
Publication of CN109031102B publication Critical patent/CN109031102B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0425—Test clips, e.g. for IC's
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2834—Automated test systems [ATE]; using microprocessors or computers

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明提供一种芯片测试装置，其特征在于：它包括基板（1），在基板（1）上设有一组连接槽（2），在基板（1）上还设有接口焊盘（3）；设置转接板（4），在转接板（4）下表面设有与连接槽（2）对应配合的插块（7），在转接板上表面设有芯片定位槽（5），在定位槽（5）内设有一组测试凸块（6）。本发明具有结构简单，制造成本低廉，使用方便，芯片PAD区连接电阻低，检测时不会对芯片造成损伤等优点。

Description

一种芯片测试装置
技术领域：
本发明涉及集成电路测试制造设备领域，具体地说就是一种芯片测试装置。
背景技术：
目前集成电路已广泛应用到众多领域，比如计算机、通信、工业控制和消费性电子等。集成电路产业包括芯片设计、芯片制造和芯片封装测试。晶片经过曝光、刻蚀、离子注入、沉积、生长等复杂工艺制造过程后，形成芯片并封装完毕后，还需要极其严格的各种测试比如在自动测试系统(ATE)上的电参数测试、功能测试等，直至合格，才能将其交付给客户。
目前所采用的芯片电测试存在的一个问题是，虽然电路通过晶圆测试系统可以实现晶圆自动测试，但是却不适用于单个分立芯片的电测试。而混合集成电路和微电路模块所采用的芯片均是分立形式，采用芯片盒分格包装，对于高质量高可靠电路采用的芯片，往往要求对分立芯片进行100%测试评价。如果采用多探针进行测试，则存在单个芯片难以固定的问题，以及探针容易对芯片PAD区造成损伤的问题等。
另一方面，目前已有单个芯片专用老炼夹具，其中使用一组凸点连接芯片PAD区，但问题是其凸点制作工艺复杂，制作成本高，夹具使用不方便；且凸点表面呈球状，与芯片之间是点接触，不利于减小接触电阻、保证欧姆接触效果；凸点为硬质材料，在加压状态有可能使芯片接触区铝层受损，也不利于凸点整平。同时，这种夹具用于芯片老炼，不便直接用于单个芯片测试。
发明内容：
本发明就是为了克服现有技术中的不足，提供一种用于单个芯片的芯片测试装置。
本发明提供以下技术方案：
一种芯片测试装置，其特征在于：它包括基板，在基板上设有一组连接槽，在基板上还设有接口焊盘；设置一个与基板对应配合的转接板，在转接板下表面设有一组与连接槽对应配合的插块，在转接板上表面设有芯片定位槽，在定位槽内设有一组测试凸块。
在上述技术方案的基础上，还可以有以下进一步的技术方案：
设置一个与芯片定位槽对应的检测板，在检测板上设有与所述一组测试凸块对应配合的导体层。
设置一个与芯片对应配合的压块。
所述的测试凸块为黄金材料制成的双层结构，且下层面积大于上层面积，整体成梯形状。
所述连接槽的内部呈球形，其内表面设置有金属化层，插块为BGA焊球，且连接槽的球形金属化面与插块的BGA焊球表面之间形成对应配合连接。
发明优点：
本发明具有结构简单、使用方便、制作成本低等优点，特别是由于测试凸块为黄金这种较软的金属材料制成，避免了现有技术中采用探针或其它硬质触点检测芯片时对芯片铝层的损伤；测试凸块的双层梯形结构，既保证了凸块结构的强度，也保证了凸块与芯片PAD区的低欧姆接触，且不会超出芯片PAD区，从而有利于小PAD芯片测试，并能兼容凸块位置误差和芯片对准偏差；检测板的设置使得在正式检测前可以对定位槽内凸块的连通性、平整性进行先期检测，另一方面可用来对凸块同步实施检测和整平，以确保所有凸块与芯片PAD区的正常互连；连接槽内表面呈球形，且与BGA焊球形成配合连接，这样非常方便整个转接板的定位和取放，同时可以提高焊球与连接槽的接触面积，以保证基板与转接板之间的可靠连接。
附图说明：
图1是本发明的结构示意图；
图2是本发明中基板的结构示意图；
图3是本发明中测试凸块的结构示意图；
图4是本发明中检测板的结构示意图。
具体实施方式：
如图1-4所示，一种芯片测试装置，它包括基板1，在基板1上设有一组连接槽2，所述的连接槽2为半球状槽体，在槽体内表面设有金属化层。在连接槽2一侧的基板1上设有与检测装置对应配合的接口焊盘3, 通过基板1内部布线，实现接口焊盘3与连接槽2的一一对应连接。
设置一个矩形转接板4，在转接板4下表面设有一组与连接槽2对应插接配合的插块7，所述的插块7为BGA焊球，所述焊球直径同连接槽2直径。在转接板4上表面设有与待测芯片10外形对应的芯片定位槽5，在转接板上表面设有芯片定位槽5，在定位槽5内设有与待测芯片10的 PAD区位置一一对应的测试凸块6，所述的测试凸块6与插块7通过转接板4的内部布线一一对应连接。
所述测试凸块6为黄金材料制成，通过金丝球键合机的打火成球，键合形成第一层凸块6a，所述第一层凸块6a直径要略大于或等于待测芯片10的PAD区的边长，在第一层凸块6a的顶端，设有第二层凸块6b，所述第二层凸块6b的直径约为芯片PAD区边长的1/2至2/3。使得测试凸块6形成下层的第一层凸块6a面积大于上层的第二层凸块6b面积，使得凸块6整体为双层梯形状结构。第二层凸块6b可与待测芯片10的PAD区直接相连，由于第二层凸块6b的直径只有芯片PAD区边长的1/2至2/3，因此，第二层凸块6b与芯片的接触点不会超出待测芯片10的PAD区，能够有效兼容凸块位置误差和芯片对准误差。
设置一个与芯片定位槽5对应的检测板8，在检测板8上设有与所述一组测试凸块6对应配合的导体层9，所述导体层9面积能够覆盖芯片定位槽5内的所有测试凸块6。
设置一个与待测芯片10对应配合的矩形压块11，压块重量与凸点数量成正比，在压块11上端设有手持部11a。
在对待测芯片10进行实际检测之前，使用检测板8对定位槽5内的测试凸块6高度的一致性进行检测，必要时可利用检测板8同步对所有凸块进行整平，从而确保所述测试凸块6的高度相同。
工作过程：
(1)连接准备
将基板1放置在工作台面上，使用图中未显示的导线(或插槽)将接口焊盘3与芯片终端测试台连接在一起。再将转接板4放置在基板1上，使基板1底部的焊球7与基板1的半球形金属化槽2一一对应，并与金属化槽2的内表面一一对应连通。
(2)对测试凸块的预检测
在使用本装置之前，要先用检测板8对测试凸块6的高度一致性进行预检测，具体预检测方法如下：
将检测板导体层9朝下放置于定位槽5内，使导体层与测试凸块接触。当每个测试凸块的顶端均与导体层相连，芯片终端测试台能检测到每个测试凸块之间都处于导通状态，这时可以直接进入下述芯片实际测试步骤。
若出现某测试凸块与其它测试凸块处于断路状态，则在检测板8上放置压块11，由于测试凸块6是由金丝球制成，质地较软，所以通过这种增加配重的方式向下平压检测板8，可对测试凸块6逐渐施加压力进行整平，直到通过终端测试台检测到所有凸块6之间均处于导通状态，则说明所有凸块6的顶端均与检测板8的导体层9接触，从而确认转接板4可以用于芯片测试。
(3)芯片实际测试
将待测试芯片的PAD区面向下，放入转接板的定位槽内，而后在待测芯片上放置压块(压块重量根据测试凸块的数量不同，可进行调整)，使待测芯片的PAD区与测试凸块的顶端充分接触，再通过芯片终端测试台完成芯片的具体测试，然后取下已测芯片，另取其它芯片放入定位槽中，直到完成所有芯片的测试。

Claims (1)

1.一种芯片测试装置，其特征在于：它包括基板（1），在基板（1）上设有一组连接槽（2），在基板（1）上还设有接口焊盘（3）；设置一个与基板对应配合的转接板（4），在转接板（4）下表面设有一组与连接槽（2）对应配合的插块（7），在转接板上表面设有芯片定位槽（5），在定位槽（5）内设有一组测试凸块（6）；设置一个与芯片对应配合的压块（11）；所述连接槽（2）的内部呈球形，其内表面设置有金属化层，插块（7）为BGA焊球，且连接槽（2）的球形金属化面与插块（7）的BGA焊球表面之间形成配合连接；设置一个与芯片定位槽（5）对应的检测板（8），在检测板（8）上设有与所述一组测试凸块（6）对应配合的导体层（9）；所述的测试凸块（6）为黄金材料制成的双层结构，且下层凸块(6a)面积大于上层凸块(6b)面积，上层凸块(6b)的直径为芯片PAD区边长的1/2至2/3，凸块（6）整体成梯形状。
CN201811099670.8A 2018-09-20 2018-09-20 一种芯片测试装置 Active CN109031102B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811099670.8A CN109031102B (zh) 2018-09-20 2018-09-20 一种芯片测试装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811099670.8A CN109031102B (zh) 2018-09-20 2018-09-20 一种芯片测试装置

Publications (2)

Publication Number Publication Date
CN109031102A CN109031102A (zh) 2018-12-18
CN109031102B true CN109031102B (zh) 2021-03-30

Family

ID=64617193

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811099670.8A Active CN109031102B (zh) 2018-09-20 2018-09-20 一种芯片测试装置

Country Status (1)

Country Link
CN (1) CN109031102B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111693738A (zh) * 2020-05-13 2020-09-22 中国科学院上海微系统与信息技术研究所 一种多通道高频芯片的低温测试结构
CN114137396A (zh) * 2021-12-07 2022-03-04 华东光电集成器件研究所 一种基于测试系统的裸芯片测试装置及测试方法
CN115932536A (zh) * 2022-11-17 2023-04-07 珠海妙存科技有限公司 一种芯片转接测试装置、电路板及方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103344791A (zh) * 2013-06-26 2013-10-09 中国科学院深圳先进技术研究院 一种测试基板及采用该测试基板制造的探针卡
CN105388413A (zh) * 2015-12-10 2016-03-09 华测检测认证集团股份有限公司 芯片失效分析仪器
CN105425139A (zh) * 2015-12-10 2016-03-23 华测检测认证集团股份有限公司 芯片失效分析的测试设备
CN105572561A (zh) * 2015-12-10 2016-05-11 华测检测认证集团股份有限公司 通用型芯片失效分析的测试设备
CN106443419A (zh) * 2016-12-28 2017-02-22 上海捷策创电子科技有限公司 一种晶圆级测试装置及方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101252099B (zh) * 2008-03-18 2012-03-28 日月光半导体制造股份有限公司 温度循环测试装置及利用此装置加热芯片倒装封装结构
US8993378B2 (en) * 2011-09-06 2015-03-31 Taiwan Semiconductor Manufacturing Co., Ltd. Flip-chip BGA assembly process
CN203287491U (zh) * 2013-06-18 2013-11-13 展讯通信（上海）有限公司 芯片测试装置及系统

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103344791A (zh) * 2013-06-26 2013-10-09 中国科学院深圳先进技术研究院 一种测试基板及采用该测试基板制造的探针卡
CN105388413A (zh) * 2015-12-10 2016-03-09 华测检测认证集团股份有限公司 芯片失效分析仪器
CN105425139A (zh) * 2015-12-10 2016-03-23 华测检测认证集团股份有限公司 芯片失效分析的测试设备
CN105572561A (zh) * 2015-12-10 2016-05-11 华测检测认证集团股份有限公司 通用型芯片失效分析的测试设备
CN106443419A (zh) * 2016-12-28 2017-02-22 上海捷策创电子科技有限公司 一种晶圆级测试装置及方法

Also Published As

Publication number Publication date
CN109031102A (zh) 2018-12-18

Similar Documents

Publication Publication Date Title
US5915977A (en) System and interconnect for making temporary electrical connections with bumped semiconductor components
CN109031102B (zh) 一种芯片测试装置
CN1798977B (zh) 封装测试工艺、探测工艺及封装测试系统
US8957691B2 (en) Probe cards for probing integrated circuits
CN102012470B (zh) 封装基板的电性测试转接板及其方法
US8603840B2 (en) Manufacturing method of semiconductor device
US9952279B2 (en) Apparatus for three dimensional integrated circuit testing
CN111696879B (zh) 一种基于转接基板的裸芯片kgd筛选方法
US9612278B2 (en) Wafer prober integrated with full-wafer contacter
EP2790027A1 (en) Two-step interconnect testing of semiconductor dies
US6433410B2 (en) Semiconductor device tester and method of testing semiconductor device
CN203350300U (zh) 一种兼容晶圆针测和封装测试的多功能探针卡
US6759860B1 (en) Semiconductor device package substrate probe fixture
CN112731101A (zh) 一种集成电路连通率测试系统及其制作方法
US20080230927A1 (en) Fully tested wafers having bond pads undamaged by probing and applications thereof
US5940680A (en) Method for manufacturing known good die array having solder bumps
US6881593B2 (en) Semiconductor die adapter and method of using
US6433565B1 (en) Test fixture for flip chip ball grid array circuits
US6281693B1 (en) Semiconductor device test board and a method of testing a semiconductor device
US6476625B1 (en) Method for determining coplanarity of electrical contact of BGA type packages prior to electrical characterization
KR0141453B1 (ko) 노운 굳 다이의 제조장치와 제조방법
TWI767860B (zh) 封裝陣列基板的測試裝置及其測試方法
CN116953313A (zh) 一种探针卡以及探针卡的转换器的封装方法
US6720574B2 (en) Method of testing a semiconductor chip
CN220961612U (zh) 芯片测试用转接模组及芯片测试装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: No. 2016, Tanghe Road, economic development zone, Bengbu City, Anhui Province 233030

Patentee after: Anhui North Microelectronics Research Institute Group Co.,Ltd.

Address before: No. 2016, Tanghe Road, economic development zone, Bengbu City, Anhui Province 233030

Patentee before: NORTH ELECTRON RESEARCH INSTITUTE ANHUI Co.,Ltd.

CP01 Change in the name or title of a patent holder