CN101246842A - 半导体集成电路工艺中形成浅沟槽隔离区域的方法 - Google Patents
半导体集成电路工艺中形成浅沟槽隔离区域的方法 Download PDFInfo
- Publication number
- CN101246842A CN101246842A CNA2007100376255A CN200710037625A CN101246842A CN 101246842 A CN101246842 A CN 101246842A CN A2007100376255 A CNA2007100376255 A CN A2007100376255A CN 200710037625 A CN200710037625 A CN 200710037625A CN 101246842 A CN101246842 A CN 101246842A
- Authority
- CN
- China
- Prior art keywords
- film
- silicon
- shallow trench
- insulating barrier
- rich
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Element Separation (AREA)
Abstract
本发明提供一种在半导体集成电路工艺中形成浅沟槽隔离区域(shallow trench insulation；STI)的方法，其特征在于在填充绝缘层的过程中，在浅沟槽中沉积至少一层富含硅的薄膜，以再生一层或若干层再生绝缘膜，用来填充该浅沟槽中所填充进的绝缘层因退火而产生的细缝或孔洞。本发明可以形成具有高深宽比(high aspect ratio)且无细缝或无孔洞的浅沟槽隔离区域。
Description
【技术领域】
本发明涉及一种制作半导体集成电路的方法，尤其是指一种在半导体集成电路工艺中可以在具有高深宽比(high aspect ratio)的浅沟槽中形成无细缝或无孔洞的浅沟槽隔离区域(shallow trench insulation；STI)的方法。
【背景技术】
在半导体工艺中的一个发展趋势是趋向更高集成度、高密度。为了达到所需的高集成度与高密度，半导体晶圆上的装置尺寸已降低至深次微米等级且预期未来会更低。所以，半导体晶圆上的装置其组件需要越来越小的布局，其可以包括交联线的宽度与间隔、接触孔的间隔与直径、及表面几何布局等。一般而言，减少形成在晶圆基底上半导体集成电路的装置间的隔离区域(insulation region)等的尺寸也有助于缩小半导体晶圆上的装置尺寸。
为了在半导体集成电路的装置之间做出适当的隔离区域，在现有的各种组件隔离技术中，局部硅氧化方法(LOCOS)和浅沟槽区(STI)工艺是最常用的两种技术。尤其是后者，因其具有隔离区域小和工艺完成后仍保持基底平坦性等优点，更是近来颇受重视的半导体制造技术。尤其当组件在半导体装置中被高度集成化时，使用STI方法形成隔离层的方法更具有成长的趋势。STI方法包括在一基底上形成浅沟槽(shallow trench)及接着以二氧化硅等绝缘材料填充这些浅沟槽。浅沟槽可以用热氧化工艺形成一层像是二氧化硅的内衬及接着以如二氧化硅的氧化层或另一材料如多晶硅加以填充。这些填充的浅沟槽定义出主动区域的大小及位置。使用STI工艺确可大幅度缩减需要隔离晶体管的面积；然而，当隔离尺寸缩减变小后，浅沟槽内的深宽比(aspect ratio)明显增加，欲达到无细缝与无孔洞的隔离区域，对具有高深宽比的浅沟槽进行充分地绝缘材料的填充是一项很大的考验。
现有技术中，实现STI的方法中有利用高密度等离子体气相沉积(Highdensity deposition chemical vapor deposition，HDP-CVD)的方法使绝缘物填充浅沟槽的细缝或孔洞，但在高密度等离子体的作用下，该STI方法变得越来越难以实现。在其它的替代方案中，有像是利用化学气相沉积(chemicalvapor deposition，CVD)或原子层沉积(atomic layer deposition，ALD)的方式。但化学气相沉积所面临的问题是，在经过超过750℃高温退火步骤后，将造成绝缘膜的收缩(shrink)，常导致在浅沟槽内产生细缝或孔洞，将使得半导体集成电路装置产生不可靠的良率问题。以上现有技术中实现STI的方法，并没有从原理上根本性地解决因绝缘膜的收缩而导致的在浅沟槽内产生细缝或孔洞的问题。
因此，为了提高制造半导体装置的良率，有必要提供一种可以克服高温退火步骤后，将造成绝缘膜的收缩而导致在浅沟槽内产生细缝或孔洞的问题的方法。
【发明内容】
本发明的发明目的在于提供一种在半导体集成电路工艺中形成无细缝或无孔洞的浅沟槽隔离区域的方法。
本发明的另一发明目的在于提供一种在半导体集成电路工艺中可以在具有高深宽比的浅沟槽中形成无细缝或无孔洞的浅沟槽隔离区域的方法。
本发明提供一种在半导体集成电路工艺中形成浅沟槽隔离区域的方法，该方法包含以下步骤：在浅沟槽上形成至少一层共形的内衬层；沉积一第一绝缘层至该浅沟槽的该至少一内衬层上，其中该第一绝缘层并未填满该浅沟槽而留有一保留空间；沉积至少一层富含硅的薄膜于该第一绝缘层的该保留空间中；转化该富含硅的薄膜成一再生绝缘膜，其中所述再生绝缘膜的再生部分大于或等于该第一绝缘层的收缩部分。
本发明提供的一种形成浅沟槽隔离区域的方法其也可以是包含以下步骤：在浅沟槽上形成至少一层共形的内衬层；沉积一第一绝缘层至该浅沟槽的该至少一内衬层上，其中该第一绝缘层并未填满该浅沟槽而留有一保留空间；沉积至少一层富含硅的薄膜于该第一绝缘层的该保留空间中；转化该富含硅的薄膜成一再生绝缘膜，其中所述再生绝缘膜的再生部分大于或等于该第一绝缘层的收缩部分；在等离子体作用环境下(HDP-CVD or PECVD)化学沉积一第二绝缘层至该浅沟槽中，直至填满浅沟槽并露出至浅沟槽上方某一位置；表面平坦化处理直到形成该浅沟槽隔离区域。
本发明另提供一种在半导体集成电路工艺中形成浅沟槽隔离区域的方法，该方法包含以下步骤：在浅沟槽上形成至少一层共形的内衬层；沉积一第一绝缘层至该浅沟槽的该至少一内衬层上，其中该第一绝缘层并未填满该浅沟槽而留有一保留空间；沉积至少一层富含硅的薄膜于该第一绝缘层的该保留空间中；沉积(bulk deposition)一第二绝缘层至该浅沟槽中，直至填满浅沟槽并露出至浅沟槽上方某一位置；转化该富含硅的薄膜成一再生绝缘膜，其中所述再生绝缘膜的再生部分大于或等于该第一绝缘层的收缩部分；干式退火；表面平坦化处理直到形成该浅沟槽隔离区域。
本发明另提供一种在半导体集成电路工艺中形成浅沟槽隔离区域方法，包含以下步骤：在浅沟槽上形成至少一层共形的内衬层；交迭地沉积至少一层其形的第一绝缘层与至少一层富含硅的薄膜于该浅沟槽的内衬层上，以填充该浅沟槽；转化该富含硅的薄膜成再生绝缘膜，其中该再生绝缘膜的一再生部分的再生率大于或等于该第一绝缘层的一收缩部分的收缩率。
和现有技术相比，本发明所提出的实现STI的方法，从原理上根本性地解决因绝缘膜在化学反应时的收缩而导致在浅沟槽内产生细缝或孔洞的问题。因为从逻辑上来说，如上所述再生绝缘膜的厚度大于或等于绝缘膜在化学反应时所收缩的空隙，则空隙根本上将会被填满无疑。
【附图说明】
图1显示根据本发明一实施例的浅沟槽的分层结构的断面图；
图2显示根据本发明另一实施例的浅沟槽的分层结构的断面图；
图3显示本发明构思形成无孔洞或无缝隙的浅沟槽隔离区域的方法的流程图
图4是根据本发明构思所揭示的一种较佳实施例的详细流程图；
图5是根据本发明构思所揭示的另一种较佳实施例的详细流程图；
【具体实施方式】
本发明提供一种能够在具有高深宽比(high aspect ratio)的浅沟槽中形成无细缝或无孔洞的浅沟槽隔离区域的方法，所述方法包括在将绝缘物填充入浅沟槽的过程中，沉积至少一层富含硅的薄膜(Si rich film)于浅沟槽的绝缘层上，或者在浅沟槽内交迭地沉积若干层绝缘层和若干层富含硅的薄膜，其中该富含硅的薄膜由含硅材料或富含硅的硅源材料沉积而成。在接下来实施的后续工艺中，使该富含硅的薄膜转化成再生绝缘膜，其中所述再生绝缘膜的形成用来填满在该浅沟层内的空隙。该空隙包含该绝缘层因化学处理时收缩(shrink)所形成的细缝或孔洞。
请参阅图3，图3是本发明构思形成无孔洞或无缝隙的浅沟槽隔离区域的方法的流程图。所述方法包括以下步骤：先在基底的浅沟槽上形成至少一层共形的内衬层；沉积一第一绝缘层至该浅沟槽的该至少一内衬层上，其中该第一绝缘层并未填满该浅沟槽而留有一保留空间；沉积至少一层富含硅的薄膜于该第一绝缘层的该保留空间中；转化该富含硅的薄膜成一再生绝缘膜，其中所述再生绝缘膜的再生部分大于或等于该第一绝缘层的收缩部分。所述再生绝缘膜的形成可以用来填满该第一绝缘层因收缩形成的细缝或孔洞，最后形成没有细缝或孔洞的浅沟槽隔离区域。
以下结合图3和图1来说明本发明第一较佳实施例。图1为说明本发明第一较佳实施例的浅沟槽的分层结构断面图。如图1所示，本发明的第一较佳实施例的方法，其包含：在基底的浅沟槽100上形成至少一层共形的衬垫氧化层(pad oxide)的内衬层110；使用四乙氧基硅烷/臭氧(TEOS/O3)化学气相沉积共形的一第一绝缘层120(如二氧化硅(SiO2))于浅沟槽中的内衬层110上，其中该第一绝缘层120并未填满该浅沟槽100，使得沉积于该内衬层上的第一绝缘层120不彼此接触，而在中间留下一保留空间130，其中在一较佳实施例中该保留空间可占(但不限于)该浅沟槽原体积的约10％。接着沉积一富含硅的薄膜140至该保留空间130中。其中该富含硅的薄膜(Si rich film)为由含硅材料或富含硅(Si rich)的硅源材料(即，前导气体，precursor gas)沉积形成，这些硅源材料可以包括：硅甲烷(SiH4)、二硅乙烷(Si2H6)、二氯硅甲烷(DCS)或四乙氧基硅烷(TEOS)。而且若是使用四乙氧基硅烷时，可以通过调整臭氧/四乙氧基硅烷(O3/TEOS)比值从而生成富含硅的薄膜140。
然后，实施一转化工艺步骤，使得前述富含硅的薄膜140转化为再生绝缘膜(未图示)，该再生绝缘膜的再生部分大于或等于该第一绝缘层120的收缩部分，从而以再生的再生绝缘膜来填补第一绝缘层120因收缩而形成的细缝或孔洞。
需要说明的是，本发明所述转化工艺步骤得到该再生绝缘膜，可以通过多种工艺处理方式而得到。比如，在含氧的环境下进行退火，由该富含硅的薄膜与氧形成再生的二氧化硅膜；湿式退火，可以是在水汽环境下由该富含硅的薄膜与水汽中的氧形成再生的二氧化硅膜；也可以是在含氮的氨气环境下由该富含硅的薄膜与氨气中的氮形成再生的氮化硅膜；或者，在氧等离子体或氮等离子体作用的环境下，使富含硅的薄膜中的硅与等离子体中的氧或氮结合，转化为再生的二氧化硅绝缘膜或氮化硅绝缘膜。
请参阅图4，图4是根据本发明构思所揭示的一种较佳实施例的详细流程图。所述方法包括以下步骤：在浅沟槽上形成至少一层共形的内衬层；沉积一第一绝缘层至该浅沟槽的该至少一内衬层上，其中该第一绝缘层并未填满该浅沟槽而留有一保留空间；沉积至少一层富含硅的薄膜于该第一绝缘层的该保留空间中；转化该富含硅的薄膜成一再生绝缘膜，其中所述再生绝缘膜的再生部分大于或等于该第一绝缘层的收缩部分；在等离子体作用环境下(比如，高密度等离子体化学气相沉积(high density plasma CVD，HDP-CVD)或等离子体增强化学气相沉积(plasma enhanced CVD，PECVD)化学沉积(bulkdeposition)一第二绝缘层至该浅沟槽中，直至填满浅沟槽并露出至浅沟槽上方某一位置；表面平坦化处理直到形成该浅沟槽隔离区域。在图4所示的实施例中，所述该再生绝缘膜的产生同样可以如前述通过多种工艺处理方式而得到，为简洁起见，此处不再详述。需要说明的是，在所述化学沉积一第二绝缘层至该浅沟槽中的步骤中，化学沉积是在等离子体作用环境下进行的，沉积的第二绝缘层比以热分解化学沉积(thermal decomposition chemical vapordeposition)方式得到的膜更致密，因此，图4的实施方式不需要在沉积完第二绝缘层后再单独进行一干式退火步骤，直接进入表面平坦化处理步骤，即可得到完全被填充的浅沟槽隔离区域。
请参阅图5，图5是根据本发明构思所揭示的另一种较佳实施例的详细流程图。所述方法包括以下步骤：在浅沟槽上形成至少一层共形的内衬层；沉积一第一绝缘层至该浅沟槽的该至少一内衬层上，其中该第一绝缘层并未填满该浅沟槽而留有一保留空间；沉积至少一层富含硅的薄膜于该第一绝缘层的该保留空间中；沉积(bulk deposition)一第二绝缘层至该浅沟槽中，直至填满浅沟槽并露出至浅沟槽上方某一位置；转化该富含硅的薄膜成一再生绝缘膜，其中所述再生绝缘膜的再生部分大于或等于该第一绝缘层的收缩部分；干式退火；表面平坦化处理直到形成该浅沟槽隔离区域。在图5所示的实施例中，所述该再生绝缘膜的产生同样可以如前述通过多种工艺处理方式而得到，为简洁起见，此处不再详述。需要说明的是，在所述化学沉积一第二绝缘层至该浅沟槽中的步骤中，化学沉积可以是热分解化学气相沉积方式，然后，在后续的工艺过程中，通过干式退火使所有的绝缘膜更致密，最后进入表面平坦化处理步骤。
进一步而言，如图2所示，本发明再一实施例是交迭地沉积一第一绝缘层(如二氧化硅膜)与一富含硅的薄膜于浅沟槽中。首先，于浅沟槽200中沉积一层衬垫氧化层作为内衬层210。接着，使用化学方法(如四乙氧基硅烷/臭氧(TEOS/O3))交迭地沉积至少一第一绝缘层220与至少一层富含硅(Si rich)的薄膜240于浅沟槽中，直到填满该浅沟槽200。其中该富含硅的薄膜(Si richfilm)为由含硅材料或富含硅(Si rich)的硅源材料(即，前导气体，precursor gas)沉积形成。这些硅源材料可以包括：硅甲烷(SiH4)、二硅乙烷(Si2H6)、二氯硅甲烷(DCS)或四乙氧基硅烷(TEOS)。而且若是使用四乙氧基硅烷时，调整臭氧/四乙氧基硅烷(O3/TEOS)比值可以得到一富含硅氧化膜的富含硅的薄膜。接着为了表面平坦化处理(CMP)的目的而使用四乙氧基硅烷/臭氧沉积基体氧化硅膜(bulk deposition)。然后在实施一干式退火前先实施一湿式退火，其用途在于使该富含硅的薄膜240转化成若干再生绝缘膜(未图示)而可以完全填补该第一绝缘层220因收缩而生的细缝或孔洞，从而达到完全充分地填满浅沟槽200以及致密化该浅沟槽200中的该第一绝缘层220和该再生绝缘膜。值得注意的是，在实施湿式退火时，可以获得一再生绝缘膜的再生率，该再生绝缘膜的再生率必须大于该第一绝缘层的一收缩率，以完全填补因收缩而生的细缝或孔洞。
相较于现有技术，本发明所提出的实现浅沟槽隔离区域的方法，从原理上根本性地解决因绝缘膜在化学反应或化学退火时的收缩而导致在浅沟槽内产生细缝或孔洞的问题。因为如上所述，再生绝缘膜的厚度大于或等于绝缘膜在化学反应时所收缩的空隙，则空隙根本上将会被填满无疑。
虽然本发明参考较佳具体实施例已特别地表示及说明，对熟知此项技艺之人士其将了解可以做各种改变及修正而不偏离本发明精神及范围。期望做为解释的申请专利范围涵盖揭露的具体实施例、那些已在上面讨论及其中的所有等效之取代例等。
Claims (16)
1. 一种在半导体集成电路工艺中形成浅沟槽隔离区域的方法，该方法至少包含以下步骤：
在浅沟槽上形成至少一层共形的内衬层；
沉积一第一绝缘层至该浅沟槽的该至少一内衬层上，其中该第一绝缘层并未填满该浅沟槽而留有一保留空间；
沉积至少一层富含硅的薄膜于该第一绝缘层的该保留空间中；
转化该富含硅的薄膜成一再生绝缘膜，其中所述再生绝缘膜的再生部分大于或等于该第一绝缘层的收缩部分。
2. 如权利要求1所述的方法，其中所述再生绝缘膜的形成用来填满该第一绝缘层因收缩形成的细缝或孔洞。
3. 如权利要求1所述的方法，其中所述再生绝缘膜是二氧化硅或氮化硅。
4. 如权利要求1所述的方法，其中所述沉积的第一绝缘层是用四乙氧基硅烷/臭氧进行化学气相沉积反应所得。
5. 如权利要求1所述的方法，其中所述富含硅的薄膜是由含硅材料或富含硅的硅源材料沉积而成。
6. 如权利要求1所述的方法，其中所述转化该富含硅的薄膜成一再生绝缘膜的步骤，包括在含氧的环境下进行退火，使该富含硅的薄膜与氧形成再生的二氧化硅膜。
7. 如权利要求1所述的方法，其中所述转化该富含硅的薄膜成一再生绝缘膜的步骤，包括在水汽环境下进行湿式退火，使该富含硅的薄膜与水汽中的氧形成再生的二氧化硅膜。
8. 如权利要求1所述的方法，其中所述转化该富含硅的薄膜成一再生绝缘膜的步骤，包括在含氮的氨气环境下进行退火，使该富含硅的薄膜与氨气中的氮形成再生的氮化硅膜。
9. 如权利要求1所述的方法，其中所述转化该富含硅的薄膜成一再生绝缘膜的步骤，通过施加如下反应物进行转化：二氢/二氧或一氧化二氢、用于形成氮氧化合物的氨气、用于形成氮氧化合物及再生硅氧化合物的氧化亚氮或以上的组合。
10. 如权利要求1所述的方法，其中所述转化该富含硅的薄膜成一再生绝缘膜的步骤，包括在氧等离子体或氮等离子体作用的环境下，使富含硅的薄膜中的硅与等离子体中的氧或氮结合，转化为再生的二氧化硅绝缘膜或氮化硅绝缘膜。
11. 一种在半导体集成电路工艺中形成浅沟槽隔离区域的方法，该方法包含以下步骤：
在浅沟槽上形成至少一层共形的内衬层；
沉积一第一绝缘层至该浅沟槽的该至少一内衬层上，其中该第一绝缘层并未填满该浅沟槽而留有一保留空间；
沉积至少一层富含硅的薄膜于该第一绝缘层的该保留空间中；
转化该富含硅的薄膜成一再生绝缘膜，其中所述再生绝缘膜的再生部分大于或等于该第一绝缘层的收缩部分；
在等离子体作用环境下化学沉积一第二绝缘层至该浅沟槽中，直至填满浅沟槽并露出至浅沟槽上方某一位置；
表面平坦化处理直到形成该浅沟槽隔离区域。
12. 如权利要求11所述的方法，其中所述化学沉积一第二绝缘层至该浅沟槽中的步骤，包括高密度等离子体化学气相沉积或等离子体增强化学气相沉积。
13. 一种在半导体集成电路工艺中形成浅沟槽隔离区域的方法，该方法包含以下步骤：
在浅沟槽上形成至少一层共形的内衬层；
沉积一第一绝缘层至该浅沟槽的该至少一内衬层上，其中该第一绝缘层并未填满该浅沟槽而留有一保留空间；
沉积至少一层富含硅的薄膜于该第一绝缘层的该保留空间中；
沉积一第二绝缘层至该浅沟槽中，直至填满浅沟槽并露出至浅沟槽上方某一位置；
转化该富含硅的薄膜成一再生绝缘膜，其中所述再生绝缘膜的再生部分大于或等于该第一绝缘层的收缩部分；
干式退火；
表面平坦化处理直到形成该浅沟槽隔离区域。
14. 如权利要求13所述的方法，其中所述沉积一第二绝缘层至该浅沟槽中的步骤，包括热分解化学气相沉积、高密度等离子体化学气相沉积或等离子体增强化学气相沉积。
15. 一种在半导体集成电路工艺中形成浅沟槽隔离区域的方法，该方法包含以下步骤：
在浅沟槽上形成至少一层共形的内衬层；
交迭地沉积至少一层共形的第一绝缘层与至少一层富含硅的薄膜于该浅沟槽的内衬层上，以填充该浅沟槽；
转化该富含硅的薄膜成再生绝缘膜，其中该再生绝缘膜的一再生部分的再生率大于或等于该第一绝缘层的一收缩部分的收缩率。
16. 如权利要求15所述的方法，其中所述再生绝缘膜的形成用来填满该第一绝缘层因收缩形成的细缝或孔洞。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNA2007100376255A CN101246842A (zh) | 2007-02-16 | 2007-02-16 | 半导体集成电路工艺中形成浅沟槽隔离区域的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNA2007100376255A CN101246842A (zh) | 2007-02-16 | 2007-02-16 | 半导体集成电路工艺中形成浅沟槽隔离区域的方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101246842A true CN101246842A (zh) | 2008-08-20 |
Family
ID=39947193
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA2007100376255A Pending CN101246842A (zh) | 2007-02-16 | 2007-02-16 | 半导体集成电路工艺中形成浅沟槽隔离区域的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101246842A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101866873B (zh) * | 2009-04-16 | 2012-08-01 | 上海华虹Nec电子有限公司 | 多层集成电路中沟槽的填充方法 |
| CN106935542A (zh) * | 2015-12-30 | 2017-07-07 | 台湾积体电路制造股份有限公司 | 半导体元件及其制造方法 |
| US20220122834A1 (en) * | 2018-11-21 | 2022-04-21 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of Filling Gaps with Carbon and Nitrogen Doped Film |
-
2007
- 2007-02-16 CN CNA2007100376255A patent/CN101246842A/zh active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101866873B (zh) * | 2009-04-16 | 2012-08-01 | 上海华虹Nec电子有限公司 | 多层集成电路中沟槽的填充方法 |
| CN106935542A (zh) * | 2015-12-30 | 2017-07-07 | 台湾积体电路制造股份有限公司 | 半导体元件及其制造方法 |
| US10672866B2 (en) | 2015-12-30 | 2020-06-02 | Taiwan Semiconductor Manufacturing Co., Ltd. | Seamless gap fill |
| CN113437023A (zh) * | 2015-12-30 | 2021-09-24 | 台湾积体电路制造股份有限公司 | 半导体元件及其制造方法 |
| US11239310B2 (en) | 2015-12-30 | 2022-02-01 | Taiwan Semiconductor Manufacturing Co., Ltd. | Seamless gap fill |
| US11798984B2 (en) | 2015-12-30 | 2023-10-24 | Taiwan Semiconductor Manufacturing Co., Ltd. | Seamless gap fill |
| US20220122834A1 (en) * | 2018-11-21 | 2022-04-21 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of Filling Gaps with Carbon and Nitrogen Doped Film |
| US11742201B2 (en) * | 2018-11-21 | 2023-08-29 | Taiwan Semiconductor Manufacturing Company, Ltd | Method of filling gaps with carbon and nitrogen doped film |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7947551B1 (en) | Method of forming a shallow trench isolation structure | |
| TWI278960B (en) | Method for achieving improved STI gap fill with reduced stress | |
| KR101831936B1 (ko) | 박막 형성 방법 및 이를 이용한 반도체 소자의 제조 방법 | |
| US20010006839A1 (en) | Method for manufacturing shallow trench isolation in semiconductor device | |
| US7498628B2 (en) | Capacitor for a semiconductor device and manufacturing method thereof | |
| KR100748559B1 (ko) | 플래시 메모리 장치 및 그 제조 방법 | |
| US8043884B1 (en) | Methods of seamless gap filling | |
| CN100550343C (zh) | 半导体元件的浅沟槽隔离层及其制作方法 | |
| KR100545697B1 (ko) | 반도체소자의 트렌치 소자분리 방법 | |
| CN109326553B (zh) | 沟槽隔离结构的形成方法、化学气相沉积工艺 | |
| US20060001168A1 (en) | Technique for forming a dielectric interlayer above a structure including closely spaced lines | |
| KR20010008775A (ko) | 얕은 트렌치 소자분리 방법 | |
| US20110012226A1 (en) | Semiconductor device and method for manufacturing the same | |
| US20080054400A1 (en) | Capacitor and method of manufacturing the same | |
| US20080121977A1 (en) | Semiconductor device and method of manufacturing having the same | |
| CN101246842A (zh) | 半导体集成电路工艺中形成浅沟槽隔离区域的方法 | |
| TW202121668A (zh) | 半導體裝置 | |
| KR100671661B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| KR100613453B1 (ko) | 반도체 소자의 소자 분리층 형성 방법 | |
| TWI357126B (en) | Shallow trench insulation region process in semico | |
| KR100533966B1 (ko) | 트렌치 구조의 소자분리막 및 그 제조 방법 | |
| US20100029072A1 (en) | Methods of Forming Electrical Interconnects Using Thin Electrically Insulating Liners in Contact Holes | |
| KR100499406B1 (ko) | 캐패시터 형성 방법 | |
| KR20080076397A (ko) | 반도체 소자의 제조방법 | |
| US20120276707A1 (en) | Method for forming trench isolation |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Open date: 20080820 |