CN101243010A - 微部件的芯片级封装 - Google Patents

微部件的芯片级封装 Download PDF

Info

Publication number
CN101243010A
CN101243010A CNA2006800294691A CN200680029469A CN101243010A CN 101243010 A CN101243010 A CN 101243010A CN A2006800294691 A CNA2006800294691 A CN A2006800294691A CN 200680029469 A CN200680029469 A CN 200680029469A CN 101243010 A CN101243010 A CN 101243010A
Authority
CN
China
Prior art keywords
cap
encapsulation
wafer
microcomponent
electrical lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006800294691A
Other languages
English (en)
Other versions
CN101243010B (zh
Inventor
约亨·库曼
马蒂亚斯·赫谢尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yuanxin Optoelectronics Co ltd
Epistar Corp
Original Assignee
Hymite AS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hymite AS filed Critical Hymite AS
Publication of CN101243010A publication Critical patent/CN101243010A/zh
Application granted granted Critical
Publication of CN101243010B publication Critical patent/CN101243010B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00222—Integrating an electronic processing unit with a micromechanical structure
    • B81C1/0023—Packaging together an electronic processing unit die and a micromechanical structure die
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

一种封装，包括：传感器晶片，其具有耦合到集成电路的微部件比如MEMS器件，其中集成电路可以包括例如CMOS电路；以及在传感器晶片外围附近的一个或者多个导电接合盘。半导体帽结构被附着到所述传感器晶片。所述帽结构的正面通过密封环附着到所述传感器晶片，以密封地包封所述传感器晶片的、微部件所在的区域。所述传感器晶片上的接合盘位于所述由密封环所包封的区域之外。沿着所述半导体帽结构的外侧边缘从其正面向其背面延伸的电引线通过所述接合盘耦合到所述微部件。

Description

微部件的芯片级封装
技术领域
本发明涉及微部件比如微机电系统(MEMS)器件的芯片级封装。
背景技术
微部件的恰当封装对于确保进出微部件的信号的完整性是重要的，常常决定了组件的整体成本和尺度。
例如，MEMS器件，比如加速度计以及其它惯性传感器，已应用于各种消费产品包括膝上型电脑、移动电话和手持计算机中。在某些应用中，MEMS器件与信号处理电路制造在同一个晶片上。例如，BiCMOS电路制造工艺可以与表面微加工(micro-machined)MEMS工艺结合。将微部件与电路集成起来能够有助于信号放大和信号处理。
制造包封这样的集成MEMS器件的封装的整体工艺可以包括以下步骤：i)集成MEMS器件的制造；ii)MEMS器件的晶圆封帽(capping)工艺；以及iii)将被封帽的MEMS器件组装到封装中。在组装之前对MEMS器件封帽的一个优点是能够降低随后的切割操作的复杂程度。另一个优点是在将晶片附着到例如引线框上时封帽能够保护MEMS器件。在图1中图解了包括MEMS器件的封帽传感器晶片的封装的示意剖面图，其在Felton等人的“Chip Scale Packaging of a MEMS Accelerometer”，2004Electronic Components and Technology Conference，IEEE，pp.869-873(2004)中有更详细的描述。
对于诸如上面所提到的手持消费产品，一个重要因素是封装的尺度和重量。尽管前面的文献中所描述的技术显著地形成相对较小的封装，但这些技术对于引线框和用于MEMS器件的晶片之间的电连接需要使用引线接合。包括到引线框的电连接在内的封装的整体占位面积(footprint)大于传感器晶片的占位面积。对于某些应用来说，可能希望具有更小的占位面积。
发明内容
在一个方面，封装包括传感器晶片以及在所述传感器晶片的外围附近的一个或者多个导电接合盘，所述传感器晶片包括耦合到集成电路的微部件。半导体帽结构(semiconductor cap structure)附着到所述传感器晶片。帽结构的正面通过密封环附着到半导体晶片，以密封地包封传感器晶片的、所述微部件所在的区域。所述传感器晶片上的接合盘位于所述密封环所包封的区域之外。沿着半导体帽结构的外侧边缘从其正面延伸到背面的电引线通过接合盘耦合到微部件。
在某些实现方式中可以具有下列特征中的一个或者多个。例如，在一种特定的实现方式中，微部件包括MEMS器件，集成电路包括CMOS电路。本发明还可以用于其他微部件和其他电路类型。
电引线可以耦合到帽结构的背面的导电盘。所述电引线所沿其延伸的所述帽结构外侧边缘可以倾斜，以方便沉积所述引线的金属。可以使所述帽结构的背面上的导电盘适合例如印刷电路板上的表面安装。
还公开了本发明的一种制造封装的方法。
在某些实现方式中，可以具有下述优点中的一个或者多个。本公开可有助于将微部件气密地密封在封装中，同时为到微部件的连接提供外部引线。根据本发明的封装可以通过表面安装技术(SMT)附着到印刷电路板上。这样，本发明可以实现封装的相对较小的总体占位面积。
在附图和后面的说明中给出了本发明的一种或者多种实施方式的细节。从说明书、附图和权利要求可以明了本发明的其他特征和优点。
附图说明
图1是用于被封帽的传感器晶片的已知封装的示意剖面图；
图2是根据本发明用于被封帽的传感器晶片的封装的示意剖面图；
图3图解了根据本发明使用的传感器晶片的一个例子；
图4图解了根据本发明的帽结构的正面；
图5图解了根据本发明的帽结构的背面；
图6图解了附着到印刷电路板上的图1、2所示的封装。
各图中相似的附图标记表示相似的要素。
具体实施方式
图2图解了晶片14的例子，其包括CMOS传感器集成电路和MEMS器件，例如加速度计、陀螺仪或者其他惯性传感器。其他类型的MEMS器件也可以与电路集成。如图3所示，MEMS器件12与CMOS集成电路10被制造在同一晶片14上。在图解的例子中，MEMS器件12形成在晶片14的内侧区域16上，晶片14的外围附近的接合盘18提供到晶片14和从晶片14引出的电连接。在图解的例子中，在MEMS器件基本上位于晶片中央的意义上，晶片14是对称的。但是，在别的实现方式中，MEMS器件可以偏离晶片的中央。埋入式或者片上互连可以用来将MEMS器件12与CMOS集成电路10耦合。对于理解本发明，CMOS集成电路的其他细节并不需要，因此在这里不作进一步讨论。
尽管这里所讨论的特定例子包括MEMS器件和CMOS电路，但是本发明不限于这些应用。更为一般地，这里所讨论的技术也可以用于除MEMS器件之外的微部件和除CMOS之外的电路。本公开中所用的术语“微部件”包括光学器件、电磁器件、化学器件、微机械器件、微机电系统(MEMS)器件或者微光机电系统(MOEMS，micro-optoelectromechanical system)器件或者其他包含微小的、微米和亚微米大小的元件的器件。
如图2所示，帽结构(cap structure)20(可以包括硅)覆盖晶片14的一部分，以包封形成有MEMS器件12的传感器区域16。帽结构20在其面对传感器区域16的下侧上具有腔22，以为MEMS器件提供顶部空间。帽结构20的正面上的着落盘(landing pad)24(例如焊盘)电连接到沿着帽结构20的从其背面28向其正面倾斜的侧面延伸的电引线26。帽结构20的背面上的电引线26可以通过着落盘30(例如焊盘)连接到例如印刷电路板或者其他平台(图2中未图示)。
帽结构20可以例如通过焊料密封环32附着到晶片14，以将MEMS器件12气密地密封到被包封区域中。传感器晶片14上的接合盘18留在被密封环32密封地包封的区域外面，以便它们可以连接到帽结构20的正面上的着落盘24。密封环32不需要是圆形的，也可以是其他形状。可以使用热压焊或者其他技术来将帽结构20附着到晶片14上。
图4和图5分别图解了针对图2的特定例子的帽结构20的正面和背面。具体地，图4图示了帽结构的包括腔22、密封环32、着落盘24和电引线26的正面的一个例子。图5图解了帽结构20的包括用于附着到印刷电路板的着落盘30和电引线26的背面的一个例子。在其他实现方式中，着落盘和电引线的精确布局和数量可以有所变化。但是，帽结构20的正面上的着落盘24应当被定位成使得当帽结构附着到晶片上时，所述着落盘24与晶片14的外围附近的接合盘18对齐(见图3)。
从图解的例子明显可见，所得到的封装的占位面积由晶片14的尺寸而不是由帽结构20的尺寸决定。因此，添加帽结构20来包封传感器区域16上的MEMS器件12不需要像其他封帽结构(capping structure)那样扩大整个封装的占位面积。
在下面的段落中讨论制造包括帽结构20的封装的技术的例子。
一开始，可以对硅晶圆进行微加工(micro-machined)，使得从晶圆的一侧(例如正面)蚀刻深腔，比如腔22(图1)。从硅晶圆的相反一侧(也就是背面)蚀刻缝状通孔。通孔与腔的位置相邻地形成。在后面的制造阶段(也就是切割)中，沿着通孔的中间将各封装相互分离。在图5中，两个通孔34的一部分可以从帽结构20的任一侧看到。可以使用标准的蚀刻技术来形成腔22和通孔34，形成如图2所示的帽结构的倾斜侧边缘。
晶圆可以例如通过热氧化工艺来电钝化。在晶圆的正面和背面沉积金属化薄膜(thin-film metallization)。金属化薄膜可以包括例如铝(Al)、钛(Ti)、镍(Ni)和金(Au)，其中，金作为最上层。金属化薄膜形成用于附着到印刷电路板的着落盘30。在该例子中，在所述盘30和用于电引线26的通孔金属化薄膜(through-hole metallization)之间的金属化薄膜仅包括铝和钛。在这些区域中，上层即镍和金被去除。
在某些实现方式中，基本上均匀地在晶圆的表面上电化学沉积可电沉积的(electro-depositable)的光致抗蚀剂，并对其进行光刻图案化。图案化的光致抗蚀剂形成电引线26的模子。
在一种特定的实现方式中，通孔金属化薄膜包括例如六微米(μm)的金或铜(Cu)以及两微米的锡(Sn)。该金属化薄膜被电化学沉积到抗蚀剂模子中，形成通过所述通孔的多个互连。然后剥离所述抗蚀剂模子。
两个随后的光刻(例如可电沉积的光致抗蚀剂)和蚀刻步骤形成用于附着到印刷电路板的着落盘和接合盘与馈通金属化薄膜(feed-throughmetallization)之间的非可软焊区(non-solderable region)。
例如通过回流焊工艺(reflow process)，将包括帽结构20的晶圆接合到包括CMOS传感器集成电路晶片的晶圆上。用于附着到印刷电路板的焊料可以例如通过丝网印刷(screen printing)来沉积。然后通过穿过通孔的中间来进行切割，分离被包封的晶片，以形成单个的封装。
图6图解了附着到印刷电路板36的图1和2所示的封装。两个封装都被图示为具有相同尺寸的传感器晶片。从图6清楚可见，使用本发明的帽结构20可以形成封装的较小的总体占位面积。因为根据本发明的封装可以通过表面安装技术(SMT)附着到印刷电路板上，传感器晶片14而非帽结构或者电连接的尺寸决定封装的占位面积。
上面已描述了本发明的多个实施方式，但是，可以理解，可以做出各种改变而不脱离本发明的精神和范围。因此，别的实现方式也在所附权利要求的范围之内。

Claims (23)

1.一种封装，包括：
传感器晶片，其包括耦合到集成电路的微部件，以及在所述传感器晶片外围附近的一个或者多个导电接合盘；
附着到所述传感器晶片的半导体帽结构，其中，所述帽结构的正面通过密封环附着到所述传感器晶片，以密封地包封所述传感器晶片的、所述微部件所在的区域，其中，所述传感器晶片上的接合盘在所述密封环所包封的区域之外；以及
通过所述接合盘耦合到所述微部件的电引线，其中，所述电引线沿着所述半导体帽结构的外侧边缘从其正面向其背面延伸。
2.如权利要求1所述的封装，其中，所述微部件包括MEMS器件，所述集成电路包括CMOS电路。
3.如权利要求1所述的封装，其中，所述帽结构的所述外侧边缘是倾斜的。
4.如权利要求1所述的封装，其中，所述电引线耦合到所述帽结构的背面上的导电盘，其中，所述帽结构的背面上的导电盘适于印刷电路板上的表面安装。
5.一种集成电路传感器的封装，包括：
传感器晶片，其包括微部件、集成电路以及在所述传感器晶片的外围附近的一个或者多个导电接合盘；以及
附着到所述传感器晶片的半导体帽结构，其中，所述半导体帽结构具有面对所述传感器晶片的正面以及背面，
其中，所述帽结构的所述正面通过密封环被附着到所述传感器晶片，以密封地包封所述传感器晶片的、所述微部件所在的区域，以及
其中，所述帽结构的所述正面上的导电盘被连接到所述传感器晶片上的一个或者多个接合盘，
所述帽结构具有侧边缘，侧边缘具有延伸到帽结构的背面的电引线，其中，所述电引线被连接到所述帽结构的所述正面上的导电盘。
6.如权利要求5所述的封装，其中，所述微部件包括MEMS器件，所述集成电路包括CMOS电路。
7.如权利要求5所述的封装，其中，所述传感器晶片上的接合盘在由所述密封环所包封的区域之外。
8.如权利要求5所述的封装，其中，所述密封环包括焊料密封环，在所述帽结构的正面上的导电盘包括着落盘。
9.如权利要求5所述的封装，其中，所述帽结构的具有电引线的侧边缘是倾斜的。
10.如权利要求5所述的封装，其中，所述电引线耦合到所述帽结构的背面上的导电盘。
11.如权利要求10所述的封装，其中，所述帽结构的背面上的导电盘适合在印刷电路板上的表面安装。
12.如权利要求5所述的封装，其中，所述半导体帽结构包括硅。
13.如权利要求5所述的封装，其中，所述微部件位于晶片表面大约中央位置的区域中。
14.如权利要求5所述的封装，其中，所述帽结构的正面包括与所述微部件相对的腔。
15.如权利要求5所述的封装，其中：
所述帽结构的正面包括与所述微部件相对的腔；
所述传感器晶片上的接合盘在由所述密封环包封的区域之外，
所述密封环包括焊料密封环，
所述帽结构正面上的导电盘包括着落盘，
所述帽结构的具有电引线的侧边缘是倾斜的，以及
所述电引线耦合到所述帽结构的背面上的导电盘。
16.如权利要求15所述的封装，其中，所述微部件包括MEMS器件。
17.如权利要求16所述的封装，其中，所述集成电路包括CMOS电路。
18.一种方法，包括：
提供具有下述结构的半导体晶圆，该结构包括(i)在所述半导体晶圆第一侧的腔，(ii)从所述半导体晶圆的第一侧延伸到与第一侧相反的第二侧的电引线，其中，所述电引线穿过所述半导体晶圆中的通孔延伸，其中，所述通孔与所述腔位置分开，(iii)在所述半导体晶圆的第一侧上的导电盘，其中，所述导电盘连接到所述电引线，以及(iv)在所述半导体晶圆的第一侧上的密封环；
将所述半导体晶圆附着到半导体晶片上，该半导体晶片包括微部件、集成电路和在所述半导体晶片的外围附近的导电接合盘，使得所述微部件被密封地包封在由所述密封环限定的区域中，所述半导体晶圆的第一侧上的所述导电盘被电连接到所述传感器晶片的外围附近的接合盘；以及
切割所述半导体晶圆，以获得包括所述被密封的微部件的单个封装。
19.如权利要求18所述的方法，包括：
从第一侧蚀刻所述半导体晶圆以形成所述腔；以及
从第二侧蚀刻所述半导体晶圆以形成所述通孔。
20.如权利要求19所述的封装，包括：
在所述通孔中提供馈通金属化薄膜以形成所述电引线。
21.如权利要求18所述的方法，其中，所述微部件包括MEMS器件，所述集成电路包括CMOS电路。
22.如权利要求18所述的方法，其中，切割包括沿着所述通孔切割。
23.如权利要求18所述的方法，包括表面安装所述封装。
CN2006800294691A 2005-08-11 2006-08-10 集成电路传感器的封装及其制造方法 Expired - Fee Related CN101243010B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/202,478 US7419853B2 (en) 2005-08-11 2005-08-11 Method of fabrication for chip scale package for a micro component
US11/202,478 2005-08-11
PCT/IB2006/002555 WO2007017757A2 (en) 2005-08-11 2006-08-10 Chip scale package for a micro component

Publications (2)

Publication Number Publication Date
CN101243010A true CN101243010A (zh) 2008-08-13
CN101243010B CN101243010B (zh) 2011-10-05

Family

ID=37595472

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006800294691A Expired - Fee Related CN101243010B (zh) 2005-08-11 2006-08-10 集成电路传感器的封装及其制造方法

Country Status (5)

Country Link
US (2) US7419853B2 (zh)
EP (1) EP1912890A2 (zh)
JP (1) JP2009505389A (zh)
CN (1) CN101243010B (zh)
WO (1) WO2007017757A2 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102685657A (zh) * 2011-03-17 2012-09-19 罗伯特·博世有限公司 部件
CN103359676A (zh) * 2012-04-10 2013-10-23 探微科技股份有限公司 封装结构及封装方法
CN103958393A (zh) * 2011-11-10 2014-07-30 株式会社优利电子 Mems传感器封装及其方法
CN106115605A (zh) * 2016-07-14 2016-11-16 华进半导体封装先导技术研发中心有限公司 微机电系统器件封装结构及方法
CN106586943A (zh) * 2015-10-19 2017-04-26 台湾积体电路制造股份有限公司 用于寄生电容器的层间多晶硅连接件以及管芯尺寸改进
CN108151735A (zh) * 2017-12-08 2018-06-12 华中科技大学 一种利用soi片制作高精度mems惯性传感器的方法

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7243833B2 (en) * 2005-06-30 2007-07-17 Intel Corporation Electrically-isolated interconnects and seal rings in packages using a solder preform
US7569926B2 (en) * 2005-08-26 2009-08-04 Innovative Micro Technology Wafer level hermetic bond using metal alloy with raised feature
US7541209B2 (en) * 2005-10-14 2009-06-02 Hewlett-Packard Development Company, L.P. Method of forming a device package having edge interconnect pad
US7536909B2 (en) * 2006-01-20 2009-05-26 Memsic, Inc. Three-dimensional multi-chips and tri-axial sensors and methods of manufacturing the same
WO2007102042A1 (en) * 2006-03-09 2007-09-13 Infineon Technologies Ag A multi-chip electronic package with reduced stress
US7524693B2 (en) * 2006-05-16 2009-04-28 Freescale Semiconductor, Inc. Method and apparatus for forming an electrical connection to a semiconductor substrate
US8022554B2 (en) 2006-06-15 2011-09-20 Sitime Corporation Stacked die package for MEMS resonator system
US7901989B2 (en) 2006-10-10 2011-03-08 Tessera, Inc. Reconstituted wafer level stacking
US8513789B2 (en) 2006-10-10 2013-08-20 Tessera, Inc. Edge connect wafer level stacking with leads extending along edges
US7829438B2 (en) 2006-10-10 2010-11-09 Tessera, Inc. Edge connect wafer level stacking
US7642657B2 (en) * 2006-12-21 2010-01-05 Analog Devices, Inc. Stacked MEMS device
US7952195B2 (en) 2006-12-28 2011-05-31 Tessera, Inc. Stacked packages with bridging traces
JP5572089B2 (ja) 2007-07-27 2014-08-13 テッセラ，インコーポレイテッド 適用後パッド延在部を伴う再構成ウエハ積層パッケージング
US8551815B2 (en) 2007-08-03 2013-10-08 Tessera, Inc. Stack packages using reconstituted wafers
US8043895B2 (en) 2007-08-09 2011-10-25 Tessera, Inc. Method of fabricating stacked assembly including plurality of stacked microelectronic elements
KR100925558B1 (ko) * 2007-10-18 2009-11-05 주식회사 비에스이 멤스 마이크로폰 패키지
WO2009154761A1 (en) 2008-06-16 2009-12-23 Tessera Research Llc Stacking of wafer-level chip scale packages having edge contacts
US7825507B2 (en) * 2008-10-08 2010-11-02 United Microelectronics Corp. Semiconductor assembly and method for forming seal ring
US8053887B2 (en) * 2008-10-08 2011-11-08 United Microelectronics Corp. Semiconductor assembly
TWI427714B (zh) * 2008-10-08 2014-02-21 United Microelectronics Corp 一種半導體組件與形成密封環的方法
US8013404B2 (en) * 2008-10-09 2011-09-06 Shandong Gettop Acoustic Co. Ltd. Folded lead-frame packages for MEMS devices
US7955885B1 (en) 2009-01-09 2011-06-07 Integrated Device Technology, Inc. Methods of forming packaged micro-electromechanical devices
KR101187214B1 (ko) 2009-03-13 2012-10-02 테세라, 인코포레이티드 본드 패드를 통과하여 연장된 비아를 갖는 마이크로전자 소자를 포함하는 적층형 마이크로전자 어셈블리
US7932570B1 (en) * 2009-11-09 2011-04-26 Honeywell International Inc. Silicon tab edge mount for a wafer level package
KR101060936B1 (ko) * 2010-01-19 2011-08-30 삼성전기주식회사 인터커넥션 구조, 인터포저, 반도체 패키지 및 인터커넥션 구조의 제조 방법
WO2011103720A1 (en) 2010-02-26 2011-09-01 Ubotic Intellectual Property Co., Ltd. Semiconductor package for mems device and method of manufacturing the same
WO2011109442A2 (en) * 2010-03-02 2011-09-09 Oliver Steven D Led packaging with integrated optics and methods of manufacturing the same
CN103125019A (zh) * 2010-04-30 2013-05-29 优博创新科技产权有限公司 被配置成用于电气连接到印刷电路板上的半导体封装体以及其提供方法
US8853564B2 (en) 2010-04-30 2014-10-07 Ubotic Intellectual Property Co. Ltd. Air cavity package configured to electrically couple to a printed circuit board and method of providing same
TW201250947A (en) * 2011-05-12 2012-12-16 Siliconware Precision Industries Co Ltd Package structure having a micromechanical electronic component and method of making same
US9040355B2 (en) 2012-07-11 2015-05-26 Freescale Semiconductor, Inc. Sensor package and method of forming same
US8709868B2 (en) 2012-08-23 2014-04-29 Freescale Semiconductor, Inc. Sensor packages and method of packaging dies of differing sizes
US8659167B1 (en) 2012-08-29 2014-02-25 Freescale Semiconductor, Inc. Sensor packaging method and sensor packages
GB2514547A (en) * 2013-05-23 2014-12-03 Melexis Technologies Nv Packaging of semiconductor devices
US8962389B2 (en) 2013-05-30 2015-02-24 Freescale Semiconductor, Inc. Microelectronic packages including patterned die attach material and methods for the fabrication thereof
GB2516079A (en) 2013-07-10 2015-01-14 Melexis Technologies Nv Method for hermetically sealing with reduced stress
JP6557481B2 (ja) * 2015-02-26 2019-08-07 ローム株式会社 電子装置
US9771258B2 (en) * 2015-06-24 2017-09-26 Raytheon Company Wafer level MEMS package including dual seal ring
CN105347289A (zh) * 2015-10-09 2016-02-24 锐迪科微电子（上海）有限公司 适用于芯片级封装的密闭结构及其制造方法
CN109661367A (zh) * 2016-07-08 2019-04-19 罗伯特·博世有限公司 用于微机电系统mems传感器器件封装的混合电流连接系统
US11302611B2 (en) * 2018-11-28 2022-04-12 Texas Instruments Incorporated Semiconductor package with top circuit and an IC with a gap over the IC
US11296005B2 (en) 2019-09-24 2022-04-05 Analog Devices, Inc. Integrated device package including thermally conductive element and method of manufacturing same

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003517630A (ja) * 1999-07-16 2003-05-27 ハイブリッド マイクロ テクノロジーズ アンパーツゼルスカブ Ｓｉ基板上の能動光学素子および受動光学素子のハイブリッド集積
KR100413789B1 (ko) 1999-11-01 2003-12-31 삼성전자주식회사 고진공 패키징 마이크로자이로스코프 및 그 제조방법
JP2001244786A (ja) * 2000-03-01 2001-09-07 Kyocera Corp 弾性表面波装置
JP2003273317A (ja) * 2002-03-19 2003-09-26 Nec Electronics Corp 半導体装置及びその製造方法
DE10258478A1 (de) 2002-12-10 2004-07-08 Fh Stralsund Package für ein modulares Baukastensystem
JP3905041B2 (ja) * 2003-01-07 2007-04-18 株式会社日立製作所 電子デバイスおよびその製造方法
US6812558B2 (en) * 2003-03-26 2004-11-02 Northrop Grumman Corporation Wafer scale package and method of assembly
JP2004363380A (ja) * 2003-06-05 2004-12-24 Sanyo Electric Co Ltd 光半導体装置およびその製造方法
JP2007528120A (ja) * 2003-07-03 2007-10-04 テッセラ テクノロジーズ ハンガリー コルラートルト フェレロェセーギュー タールシャシャーグ 集積回路装置をパッケージングする方法及び装置
US20050054133A1 (en) * 2003-09-08 2005-03-10 Felton Lawrence E. Wafer level capped sensor
JP4613958B2 (ja) * 2005-08-05 2011-01-19 株式会社村田製作所 電子部品の製造方法及び電子部品

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102685657A (zh) * 2011-03-17 2012-09-19 罗伯特·博世有限公司 部件
CN102685657B (zh) * 2011-03-17 2017-09-01 罗伯特·博世有限公司 部件
CN103958393A (zh) * 2011-11-10 2014-07-30 株式会社优利电子 Mems传感器封装及其方法
CN103958393B (zh) * 2011-11-10 2016-08-17 株式会社优利电子 Mems传感器封装及其方法
US9533875B2 (en) 2011-11-10 2017-01-03 U Electronics Co., Ltd. MEMS sensor packaging and method thereof
CN103359676A (zh) * 2012-04-10 2013-10-23 探微科技股份有限公司 封装结构及封装方法
CN106586943A (zh) * 2015-10-19 2017-04-26 台湾积体电路制造股份有限公司 用于寄生电容器的层间多晶硅连接件以及管芯尺寸改进
CN106586943B (zh) * 2015-10-19 2019-05-07 台湾积体电路制造股份有限公司 用于寄生电容器的层间多晶硅连接件以及管芯尺寸改进
CN106115605A (zh) * 2016-07-14 2016-11-16 华进半导体封装先导技术研发中心有限公司 微机电系统器件封装结构及方法
CN108151735A (zh) * 2017-12-08 2018-06-12 华中科技大学 一种利用soi片制作高精度mems惯性传感器的方法

Also Published As

Publication number Publication date
CN101243010B (zh) 2011-10-05
WO2007017757A3 (en) 2007-04-19
JP2009505389A (ja) 2009-02-05
US20080315390A1 (en) 2008-12-25
US20070035001A1 (en) 2007-02-15
EP1912890A2 (en) 2008-04-23
WO2007017757A2 (en) 2007-02-15
US7419853B2 (en) 2008-09-02

Similar Documents

Publication Publication Date Title
CN101243010B (zh) 集成电路传感器的封装及其制造方法
US8102039B2 (en) Semiconductor device and manufacturing method thereof
JP5524322B2 (ja) 高密度コンタクトを有するリードレス集積回路パッケージ及びその製造方法
US20080296717A1 (en) Packages and assemblies including lidded chips
US8766408B2 (en) Semiconductor device and manufacturing method thereof
US20040259325A1 (en) Wafer level chip scale hermetic package
CN101533832A (zh) 微机电系统器件与集成电路的集成芯片及集成方法
US20110115036A1 (en) Device packages and methods of fabricating the same
US7994618B2 (en) Sensor module and method for manufacturing same
JP2001237334A (ja) マイクロシステムをインサイチュで気密的にカプセル封入する方法
US20060033189A1 (en) Structure and method of forming capped chips
CN102685657A (zh) 部件
CN100594595C (zh) 微机电系统器件与集成电路的集成方法及集成芯片
CN103011050B (zh) 半导体封装件及其制法
CN103296011A (zh) 具电磁干扰屏蔽的半导体封装体及其制造方法
US11492250B2 (en) Electronic device and method for manufacturing an electronic device
US20080303126A1 (en) Microelectromechanical system package and the method for manufacturing the same
TWI388038B (zh) 感測元件結構與製造方法
US11245977B2 (en) Electric component with sensitive component structures and method for producing an electric component with sensitive component structures
JP2010245157A (ja) 配線用部品及びその製造方法、並びに該配線用部品を組み込んで用いる電子デバイスパッケージ及びその製造方法
US7919842B2 (en) Structure and method for sealing cavity of micro-electro-mechanical device
JP2009076588A (ja) センサーパッケージとその製造方法
CN101141838A (zh) 传声器封装结构
EP2884242B1 (en) Sensor Package And Manufacturing Method
KR100908648B1 (ko) 복층 범프 구조물 및 그 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: TAIWAN SEMICONDUCTOR MFG

Free format text: FORMER OWNER: HYMITE AS

Effective date: 20110511

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: LYNGBY, DENMARK TO: NO. 8, LIXING ROAD, HSINCHU CITY, HSINCHU SCIENCE INDUSTRIAL PARK, TAIWAN, CHINA

TA01 Transfer of patent application right

Effective date of registration: 20110511

Address after: Hsinchu Science Park, Taiwan, China, No. eight Li Li Road, Hsinchu

Applicant after: Taiwan Semiconductor Manufacturing Co.,Ltd.

Address before: Danish spirits

Applicant before: Schmidt Co.,Ltd.

C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20160516

Address after: Hsinchu City, Taiwan, China

Patentee after: EPISTAR Corp.

Address before: Hsinchu City, Taiwan, China

Patentee before: Yuanxin Optoelectronics Co.,Ltd.

Effective date of registration: 20160516

Address after: Hsinchu City, Taiwan, China

Patentee after: Yuanxin Optoelectronics Co.,Ltd.

Address before: Hsinchu Science Park, Taiwan, China, No. eight Li Li Road, Hsinchu

Patentee before: Taiwan Semiconductor Manufacturing Co.,Ltd.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20111005

Termination date: 20190810