CN101241682B - 驱动电路 - Google Patents

Abstract

本发明公开一种驱动电路，用于一显示装置，该驱动电路包含多个驱动电路单元，排列为一一维阵列，各该驱动电路单元包含：一栅极线、一共同电压电路以及一路径选择电路；其中各该驱动电路单元的各栅极线互相平行；共同电压电路连接于栅极线；路径选择电路连接于共同电压电路及邻接的二驱动电路单元的栅极线；当所述驱动电路单元以一方向依序打开，该共同电压电路通过路径选择电路与后一打开的驱动电路单元的栅极线进行实质的电连接。本发明的优点在于能够利用上述的驱动电路结构，使电路进行双向扫描时，不使共同电压输出波形错误影响电路功能的正常，而轻易地达到上述目的。

Description

驱动电路

技术领域

本发明涉及一种驱动电路，且特别涉及一种用于一显示装置的驱动电路。

背景技术

液晶显示器在现代生活中，十分广泛地应用于各式各样的电子装置中，因为其轻、薄的特性，使得液晶显示器成为目前最主流的显示装置。

在传统的液晶显示器上，其驱动电路常以双向扫描的方式，依序在各驱动电路单元产生栅极电压后，输出共同电压。然而，如图1A、图1B中邻近三个驱动电路单元的栅极电压11a、11b、11c及对应栅极电压1b的共同电压13的波形图所示，正向扫描时，共同电压13于栅极电压11b产生后进行转态，但在反向扫描时，共同电压13却于栅极电压11c产生后，即栅极电压11b产生前进行转态。因此，反向扫描时，将因为共同电压13输出波型的错误而无法正确的将数据显示于液晶显示器上。

因此，如何设计一个新的驱动电路，使共同电压的输出波形能在正反向扫描均可正确地转态，为业界急待解决的问题。

发明内容

因此本发明的目的就是提供一种驱动电路，用于一显示装置，该驱动电路包含多个驱动电路单元，排列为一一维阵列，各该驱动电路单元包含：一栅极线、一共同电压电路以及一路径选择电路；其中各该驱动电路单元的各栅极线互相平行；共同电压电路连接于栅极线；路径选择电路连接于共同电压电路及邻接的二驱动电路单元的栅极线；当所述驱动电路单元以一方向依序打开，该共同电压电路通过路径选择电路与后一打开的驱动电路单元的栅极线进行实质的电连接。

本发明的优点在于能够利用上述的驱动电路结构，使电路进行双向扫描时，不使共同电压输出波形错误影响电路功能的正常，而轻易地达到上述目的。

在参阅附图及随后描述的实施方式后，该领域技术人员便可了解本发明的目的，以及本发明的技术手段及实施方式。

附图说明

为让本发明的上述和其它目的、特征、优点与实施例能更明显易懂，附图的详细说明如下：图1A、1B图系为先前技术中，三个驱动电路单元的栅极电压及一共同电压的波形图；

图2A为本发明一实施例的驱动电路的示意图；

图2B为本发明一实施例的驱动电路单元的示意图；

图3A、3B为本发明驱动电路分别进行正反向扫描时，实质连接的电路示意图；以及

图4A、4B为本发明三个驱动电路单元的栅极电压及一共同电压的波形图。

并且，上述附图中的各附图标记说明如下：

11a、11b、11c：栅极电压    13：共同电压

2：驱动电路                2a、2b、2c：驱动电路单元

20：共同电压电路           200：第一共同电压晶体管

201：栅极                  202：第二共同电压晶体管

203：栅极                  21：栅极线

22：路径选择电路           220、222：选择晶体管

23：共同电压输出           25：第一共同电压输入

27：第二共同电压输入       3、4：方向

41a、41b、41c：栅极电压    43：共同电压

具体实施方式

请参照图2A，为依照本发明一实施例的驱动电路2的示意图。驱动电路2用于一显示装置(未图示)，包含多个驱动电路单元2a、2b、2c、…，排列为一一维阵列。如图2B所示，以驱动电路单元2b为例，各驱动电路单元包含：一栅极线21，一共同电压电路20以及一路径选择电路22。其中各驱动电路单元的各栅极线互相平行；共同电压电路20连接于栅极线21，包含：一第一共同电压晶体管200，包含一栅极201，连接于栅极线21；以及一第二共同电压晶体管202，包含一栅极203。第一共同电压晶体管200及第二共同电压晶体管202还连接至一共同电压输出23。路径选择电路22包含二选择晶体管220及222，二选择晶体管220及222可为一N型金属氧化半导体(NMOS)晶体管、一P型金属氧化半导体(NMOS)晶体管或一传输闸(Transmission gate)，或任何可以达到相同功效的晶体管。选择晶体管220及222连接于第二共同电压晶体管202的栅极203。路径选择电路22如图2A所示，通过二选择晶体管220及222分别连接邻接的二驱动电路单元的栅极线，使驱动电路单元2b通过路径选择电路22与驱动电路单元2a及2c连接。

其中所述驱动电路单元还包含多个第一驱动电路单元及多个第二驱动电路单元，彼此交错设置。如图2A所示，本实施例中，驱动电路单元2a及2c为第一驱动电路单元，驱动电路单元2b为第二驱动电路单元。各驱动单元还包含一第一共同电压输入25及一第二共同电压输入27，其中第一共同电压输入25与第一驱动电路单元，如驱动电路单元2a及2c，的第一共同电压晶体管及第二驱动电路单元，如驱动电路单元2b，的第二共同电压晶体管相连接；第二共同电压输入27与第一驱动电路单元的第二共同电压晶体管及第二驱动电路单元的第一共同电压晶体管相连接。

当所述驱动电路单元以一方向依序打开时，二选择晶体管中与后一打开的驱动电路单元连接者将开启，第二共同电压晶体管的栅极通过该路径选择电路的该开启的选择晶体管与后一打开的驱动电路单元的栅极线进行实质的电连接。以驱动电路单元2b为例，如所述驱动电路单元以图2A中的方向3依序打开，选择晶体管222将开启，第二共同电压晶体管202的栅极203通过选择晶体管222与驱动电路单元2c的栅极线进行实质的电连接，成为如图3A所示的连接形式。如所述驱动电路单元以图2A中的方向4依序打开，选择晶体管220将开启，第二共同电压晶体管202的栅极203通过选择晶体管220与驱动电路单元2a的栅极线进行实质的电连接，成为如图3B所示的连接形式。

因此，本发明的驱动电路将使驱动电路单元2b的共同电压，在正反向扫描时，均在栅极电压产生后才输出。如图4A所示，驱动电路单元2a、2b、2c的栅极电压41a、41b、41c在正向扫描时，即前述的方向3，依序产生。驱动电路单元2b的共同电压43因而在其栅极电压41b产生后才输出。图4B则为反向扫描，即前述的方向4，依序产生驱动电路单元2c、2b、2a的栅极电压41c、41b、41a。驱动电路单元2b的共同电压43亦在其栅极电压41b产生后才输出，正反扫描因此将保持正确而不影响显示于液晶显示器上的资料的正确性。

虽然本发明已以一优选实施例公开如上，但是其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作各种的改动与润饰，因此本发明的保护范围当视后附的权利要求所界定的范围为准。

Claims (8)

1.一种驱动电路，用于一显示装置，该驱动电路包含多个驱动电路单元，排列为一一维阵列，各该驱动电路单元包含：

一栅极线，各该驱动电路单元的各栅极线互相平行；

一共同电压电路，连接于该栅极线；

一路径选择电路，连接于该共同电压电路及邻接的二驱动电路单元的该栅极线；

当所述驱动电路单元以一方向依序打开，该共同电压电路通过该路径选择电路与后一打开的驱动电路单元的栅极线进行实质的电连接。

2.如权利要求1所述的驱动电路，其中该共同电压电路包含：

一第一共同电压晶体管，包含一栅极，连接于该栅极线；以及

一第二共同电压晶体管，包含一栅极。

3.如权利要求2所述的驱动电路，其中该路径选择电路包含二选择晶体管，该二选择晶体管连接于该第二共同电压晶体管的栅极，并通过该二选择晶体管分别连接邻接的二驱动电路单元的该栅极线。

4.如权利要求3所述的驱动电路，其中当所述驱动电路单元以一方向依序打开，该二选择晶体管中与后一打开的驱动电路单元连接者开启，该第二共同电压晶体管的该栅极通过该开启的选择晶体管与后一打开的驱动电路单元的栅极线进行实质的电连接。

5.如权利要求3所述的驱动电路，其中该二选择晶体管分别为一N型金属氧化半导体晶体管、一P型金属氧化半导体晶体管或一传输闸。

6.如权利要求2所述的驱动电路，其中各该驱动电路单元还包含多个第一驱动电路单元及多个第二驱动电路单元，彼此交错设置。

7.如权利要求6所述的驱动电路，还包含一第一共同电压输入及一第二共同电压输入，其中该第一共同电压输入与所述第一驱动电路单元的第一共同电压晶体管及所述第二驱动电路单元的第二共同电压晶体管相连接；该第二共同电压输入与所述第一驱动电路单元的第二共同电压晶体管及所述第二驱动电路单元的第一共同电压晶体管相连接。

8.如权利要求2所述的驱动电路，其中各所述驱动电路单元还包含一共同电压输出，连接至该第一共同电压晶体管及该第二共同电压晶体管。

Images