CN101241517A - 划分图案布局的方法、装置与系统 - Google Patents
划分图案布局的方法、装置与系统 Download PDFInfo
- Publication number
- CN101241517A CN101241517A CNA2007101294093A CN200710129409A CN101241517A CN 101241517 A CN101241517 A CN 101241517A CN A2007101294093 A CNA2007101294093 A CN A2007101294093A CN 200710129409 A CN200710129409 A CN 200710129409A CN 101241517 A CN101241517 A CN 101241517A
- Authority
- CN
- China
- Prior art keywords
- layout
- light shield
- color
- feature
- pattern layout
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
- G03F1/70—Adapting basic layout or design of masks to lithographic process requirements, e.g., second iteration correction of mask patterns for imaging
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
- G03F7/70466—Multiple exposures, e.g. combination of fine and coarse exposures, double patterning or multiple exposures for printing a single feature
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
Abstract
本发明是有关于一种划分图案布局的方法，包括：提供图案布局，其中此图案布局具有多个特征；检查图案布局以判定需划分的特征；以第一颜色与第二颜色对需划分的特征进行着色步骤；藉由分解具有图案冲突的特征以及将此分解特征涂上第一颜色与第二颜色，来解决多个着色冲突；以及以涂上第一颜色的特征来形成第一光罩以及以涂上第二颜色的特征来形成第二光罩。本发明可以有效且高效率地划分全晶片图案布局，可以使独立的布局达到近似的图案密度，还可以将现行曝光机台扩展来印刷下一世代设计图案，更可藉由将这些图案划分成独立的布局来增加每一独立布局的间距。
Description
技术领域
本发明涉及半导体元件的制造，特别是涉及一种半导体制造的微影制程。
背景技术
微影常用以形成集成电路的构件。曝光机台通常包括光罩或图罩，其中光束通过光罩或图罩且由投射透镜聚焦至晶圆上，而在晶圆的光阻层中产生集成电路的影像。
随着设置在晶片上的元件密度不断地增加，因此需要一种可形成具有极小间隔的元件特征图案的印刷技术。然而，受到光束的波长与曝光机台的数值孔径的影响，而有最小间距印刷解析度的限制。上述的间距代表从一元件特征至下一邻近元件特征之间的距离。若此间距变得太小，受到所谓“近接效应(Proximity Effects)”的影响，所投射的影像可能会失真，其中近接效应与光的衍射有关。
因此，需要一种可满足现行微影机台的最小间距需求的先进且有成本效益的方法。
发明内容
因此，本发明的目的就是在提供一种划分图案布局的方法，可有效且高效率地划分全晶片图案布局。
本发明的另一目的是在提供一种划分图案布局的方法及实施此方法的电脑可读媒体，可以均等化的方式进行，因此可使独立的布局达到近似的图案密度。
本发明的又一目的是在提供一种划分图案布局的方法及应用此方法来制作多种光罩的系统，不仅可用以将现行曝光机台扩展来印刷下一世代设计图案，更可藉由将这些图案划分成独立的布局来增加每一独立布局的间距。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种划分图案布局的方法，该方法至少包括：提供该图案布局，其中该图案布局具有多个特征；以一设计规则检查标准检查该图案布局，以判定需划分的上述特征；以一第一颜色与一第二颜色对需划分的上述特征进行一着色步骤；藉由分解具有图案冲突的该特征以及将该分解特征涂上该第一颜色与该第二颜色，来解决多个着色冲突；以及以涂上该第一颜色的上述特征来形成一第一光罩以及以涂上该第二颜色的上述特征来形成一第二光罩。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的划分图案布局的方法，其中所述的检查步骤包括设定该设计规则检查标准，使该设计规则检查标准包括相邻的多个接触洞之间的一最小间距、相邻的多个线之间的一最小间距、或多个线端点之间的一最小间隔。
前述的划分图案布局的方法，其中所述的着色步骤包括将相邻的上述特征中的一个涂上该第一颜色、以及将相邻的上述特征其余中的一个涂上该第二颜色。
前述的划分图案布局的方法，其中所述的着色冲突发生在当需划分的相邻的上述特征具有相同颜色时。
前述的划分图案布局的方法，其中所述的形成该第一光罩与该第二光罩的步骤是在解决所有的上述着色冲突后进行。
前述的划分图案布局的方法，其更至少包括：选取无需划分的该图案布局的上述特征；形成一网状布局，其中该网状布局定义出可供增加多个特征的该第一光罩的多个区域以及该第二光罩的多个区域；将无需划分的上述特征均等化并将上述特征指定给该网状布局；以及将经均等化且指定给该网状布局的上述特征加入对应的该第一光罩与该第二光罩。
前述的划分图案布局的方法，其中所述的解决上述着色冲突的步骤包括在该分解特征中形成一重叠区，其中该重叠区呈一矩形、一肘状或一T型。
本发明的目的及解决其技术问题还采用以下技术方案来实现。依据本发明提出的一种电脑可读媒体，具有将一图案布局划分成独立的多个光罩的多个指示储存于该电脑可读媒体中，上述指示至少包括：提供一图案布局，其中该图案布局具有多个特征；利用一设计规则检查标准来检查该图案布局，以判定需划分的上述特征；将需划分的上述特征涂上一第一颜色与一第二颜色；藉由分解具着色冲突的该特征以及将该分解特征涂上该第一颜色与该第二颜色，来解决多个着色冲突；以及以涂上该第一颜色的上述特征来形成一第一光罩以及以涂上该第二颜色的上述特征来形成一第二光罩。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的电脑可读媒体，其更至少包括：选取无需划分的该图案布局的上述特征；形成一网状布局，其中该网状布局定义出可供增加多个特征的该第一光罩的多个区域以及该第二光罩的多个区域；将无需划分的上述特征均等化并将上述特征指定给该网状布局；以及将经均等化且指定给该网状布局的上述特征加入对应的该第一光罩与该第二光罩。
前述的电脑可读媒体，其中所述的设计规则检查标准包括相邻的多个线之间的一最小间距、多个线端点之间的一最小间隔、以及相邻的多个接触洞之间的一最小间距。
前述的电脑可读媒体，其中所述的解决上述着色冲突的上述指示包括在该分解特征中形成一重叠区，其中该重叠区呈一矩形、一肘状或一T型。
本发明的目的及解决其技术问题另外还采用以下技术方案来实现。依据本发明提出的一种制作多种光罩的系统，其至少包括：一图案布局，具有多个特征；以及一光罩绘图机，经设定且可用以：检查该图案布局，以选取需划分至独立的多个布局的上述特征；将需划分的上述特征涂上一第一颜色与一第二颜色，其中该第一颜色定义出一第一布局，而该第二颜色定义出一第二布局；藉由分解方式解决多个着色冲突，其中上述着色冲突发生在当需划分的相邻的上述特征具有相同颜色时；将无需划分的上述特征均等化并将上述特征指定给该第一布局与该第二布局；以及形成表示该第一布局的一第一光罩以及表示该第二布局的一第二光罩。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的制作多种光罩的系统，其中所述的检查步骤包括判定该图案布局的相邻的上述特征的一间距，其中若该间距小于一最小间距，则选取相邻的上述特征以进行划分。
前述的制作多种光罩的系统，其中所述的解决上述着色冲突的步骤包括将相邻的上述特征中的一个分解成至少二个组成，以及将上述组成中的一个涂上该第一颜色，且将上述组成其余中的一个涂上该第二颜色。
前述的制作多种光罩的系统，其中所述的解决上述着色冲突的步骤包括产生该至少二组成的一重叠区，其中该重叠区呈一矩形、一肘状或一T型。
本发明与现有技术相比具有明显的优点和有益效果。借由上述技术方案，本发明划分图案布局的方法、装置与系统至少具有下列优点及有益效果：提供一种方法，可有效且高效率地划分全晶片图案布局，此方法以均等化的方式进行，藉以使独立的布局达到近似的图案密度。此外，随着特征的愈来愈小且间隔愈靠近在一起，此方法可用以将现行曝光机台扩展来印刷下一世代设计图案。此方法可藉由将这些图案划分成独立的布局来增加每一独立布局的间距。综上所述，本发明是有关于一种划分图案布局的方法，包括：提供图案布局，其中此图案布局具有多个特征；检查图案布局以判定需划分的特征；以第一颜色与第二颜色对需划分的特征进行着色步骤；藉由分解具有图案冲突的特征以及将此分解特征涂上第一颜色与第二颜色，来解决多个着色冲突；以及以涂上第一颜色的特征来形成第一光罩以及以涂上第二颜色的特征来形成第二光罩。本发明具有上述诸多优点及实用价值，其不论在方法、结构或功能上皆有较大改进，在技术上有显著的进步，并产生了好用及实用的效果，且较现有的可满足现行微影机台的最小间距需求的方法具有增进的多项功效，从而更加适于实用，并具有产业的广泛利用价值，诚为一新颖、进步、实用的新设计。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。
附图说明
图1是绘示依照本揭露一实施例的一种划分图案布局的方法的流程图。
图2是绘示一种图案布局的例子，其中此图案布局依照相邻线之间的最小间距而划分成二独立布局。
图3是绘示一种图案布局的例子，其中此图案布局依照线端点之间的最小间隔而划分成二独立布局。
图4是绘示一种图案布局的例子，其中此图案布局依照图2的相邻线之间的最小间距与图3的线端点之间的最小间隔而划分成二独立布局。
图5a与5b图是绘示具着色冲突的图案布局的示意图以及历经分解程序的图案布局的示意图。
图6a至图6d是绘示历经图1的图案划分方法的一部分的图案布局。
图7是绘示图1的方法中的光罩图案均等化步骤的流程图。
图8是绘示一种网状布局的例子，其中此网状布局应用在图7的光罩图案均等化步骤中。
图9是绘示利用一图案布局所形成的光罩的例子，其中此图案布局通过或不通过图7的光罩图案均等化步骤来加以划分。
图10是绘示一种系统，其中此系统用以制作实施图1的方法的多种光罩。
100：方法 110：步骤
120：步骤 130：步骤
135：步骤 140：步骤
150：步骤 160：步骤
170：步骤 180：步骤
190：步骤 200：图案布局
210：布局 220：布局
231：肘状线 232：肘状线
233：肘状线 234：肘状线
300：图案布局 310：布局
320：布局 331：线
332：线 333：线
334：线 340：间隔
341：间隔 400：图案布局
410：布局 420：布局
431：线 432：线
433：线 434：线
435：线 436：线
440：间隔 450：间距
500：图案布局 510：特征
520：特征 530：特征
541：间距 542：间距
543：间距 550：组成特征
560：组成特征 570：肘状部分
580：重叠区 600：图案布局
610：特征 620：特征
630：特征 640：特征
650：特征 661：间距
662：间距 663：间距
664：间距 665：间隔
666：间隔 670：组成特征
675：组成特征 680：组成特征
685：组成特征 690：重叠区
695：重叠区 710：步骤
720：步骤 730：步骤
800：网状布局 810：完全网状布局
820：区域 830：区域
910：图案布局 920：光罩
930：光罩 940：光罩
950：光罩 1000：系统
1010：图案布局 1020：光罩绘图机
1030：光罩 1040：光罩
具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的划分图案布局的方法、装置与系统其具体实施方式、结构、特征及其功效，详细说明如后。
应了解的一点是，下列揭露提供许多不同实施例或例子来实质本揭露的不同特征。下述的构件与安排的特定例子是用以简化本揭露。当然这些仅用以举例说明而非用以限制本揭露。其次，本揭露可能会在各例子中重复参考数字及/或文字。这样的重复基于简单与清楚的目的，以其本身而言并非用以指定所讨论的各实施例及/或图式之间的关系。再者，在叙述中，第一特征形成于第二特征之上或上所产生的结果可包括第一与第二特征以直接接触的方式形成的实施例；或者亦可包括额外特征可形成在介于第一与第二特征之间的实施例，如此一来第一与第二特征可能不会直接接触。
现在请参阅图1，其绘示将图案布局(亦称为设计布局)划分成二个独立布局的方法100。方法100开始于步骤110，在步骤110中，提供集成电路的图案布局。可利用电脑辅助设计的形式，例如图形布局字串(GraphicDistribution Stream；GDS)形式，来提供此图案布局。此图案布局定义出集成电路的元件、金属线、介层窗连接、沟渠、与其他特定电路设计的布局。一般而言，集成电路的制造是利用许多图案布局，其中这些图案布局定义出此集成电路的许多层。在本实施例中，基于简化与清楚的缘故，仅揭露单一图案布局。然而，可以了解的一点是，在此所揭露的方法是用以实施在集成电路的所有图案布局中。此图案布局可由特征(或图案)，例如多晶硅栅极线、金属线、接触、沟渠、或其他此技术中已知的电路设计特征，所组成。这些特征的形状可为线、线端点、接触洞、肘状、T型或其他合适的多边形。
方法100接着进行步骤120，在步骤120中，对此图案布局进行设计规则检查(Design Rule Check；DRC)，以判断此图案布局是否遵守一组设计规则。进行此步骤是为了确保此图案布局可达优异的生产良率及/或可靠的产品性能。设计规则规定许多参数，例如线宽、线与线之间的间隔、接触尺寸、介层窗直径、以及定义在光罩上的相邻特征之间的间隔。本实施例关心的设计规则为规定定义在光罩上的相邻特征之间的间隔(亦称为间距)。定义在光罩上的这些特征代表图案布局，且此光罩是在微影期间用以将此图案布局的影像转印至晶圆上的光阻层中。然而，如下列的详细讨论所述，微影系统可能有最小间距印刷解析度。
微影的解析度可定义为分离地分辨在一晶圆上的一对紧密但分隔的特征或图案，例如相等的线与间隔。由于在先进集成电路半导体制造中，有印刷具有高构装密度的极小特征的需求，因此解析度为关键参数。光学系统的解晰度可表达为R＝kλ/NA，其中k为此光学系统的制程系数；λ为光源的波长；而NA为投射透镜的数值孔径。举例而言，k可介于0.3至约0.8之间，λ可介于150nm至约400nm之间，且NA可介于0.6至约1.5之间。可了解的一点是，在此所提供的数值仅是用以举例说明，可依光学系统的类型与半导体应用而采用其他的数值及/或数值组合。
从上述的方程式，可预测任何已知光学系统的最小可印刷特征的解析度。因此，对于一已知光学系统，有最小间距或在相邻特征之间的最小距离，而最小间距或最小距离必须一致，以防止在印刷图案布局的特征时失真。最小间距包括相邻线之间的间隔/线的最小间距、一第一线端点与一第二线端点(或数个线端点)之间的最小间隔、以及相邻接触之间的最小间距。为了举例说明，在线宽90nm的多晶硅栅极(或多晶是栅极)层中，可具有相邻线之间的最小间距为290nm、以及线端点之间的最小间隔为170nm。因此，在晶圆的光阻层中进行印刷时，相邻线之间具有小于290nm的间距或线端点之间具有小于170nm的间隔的情况下可能或失真。可了解的一点是，多晶系栅极层的采用仅是用以举例说明，亦可采用其他特征或图案，例如金属线图案、沟渠图案、接触洞图案、以及其他电路设计图案。
方法100继续进行至步骤130，在步骤130中，选定需要划分的图案或特征。这些图案或特征为图案布局中不符合设计规则的特征，其中此设计规则规定了已知光学系统的最小间距或间隔。因此，所有不需要划分的其他特征可在步骤135中接受光罩图案均等化的程序，步骤135将在后续详细描述。现在请一并参阅图2，其是绘示图案布局200的例子，其中图案布局200根据相邻线之间的最小间距而划分成二个独立的布局210与220。为了举例说明，可在图案布局200上实施如上述的多晶硅栅极层的设计规则。相邻线之间的最小间距的设计规则可为290nm。图案布局200至少包括平行的多晶系栅极线的特征，其中这些多晶系栅极线经图案化成肘状线231、232、233、234(在此例子中，仅对4特征进行编号)。可估算第一肘状线231与邻近于第一肘状线231的特征，而邻近于第一肘状线231的唯一特征为第二肘状线232。检查第一肘状线231与第二肘状线232后判定两者之间具有240nm的间距。既然此间距小于相邻线之间的最小间距290nm，因此挑选第一肘状线231与第二肘状线232为欲划分的二独立布局。因此，将第一肘状线231加入第一布局210，且将第二肘状线232加入第二布局220。
接下来，可估算第二肘状线232与邻近于第二肘状线232的特征，而邻近于第二肘状线232的这些特征为第一肘状线231与第三肘状线233。如同上述，第二肘状线232已经与第一肘状线231估算过了。因此，检查第二肘状线232与第三肘状线233，而判定两者之间亦具有240nm的间距。既然此间距小于相邻线之间的最小间距290nm，因此挑选第二肘状线232与第三肘状线233为欲划分的二独立布局。由于第二肘状线232在前次划分中已经加入第二布局220，因此将第三肘状线233加入第一布局210，如图2所示。
接着，可估算第三肘状线233与邻近于第三肘状线233的特征，而邻近于第三肘状线233的这些特征为第二肘状线232与第四肘状线234。如同上述，第三肘状线233已经与第二肘状线232估算过了。因此，检查第三肘状线233与第四肘状线234，而判定两者之间亦具有240nm的间距。再次，既然此间距小于相邻线之间的最小间距290nm，因此挑选第三肘状线233与第四肘状线234为欲划分的二独立布局。由于第三肘状线233在前次划分中已经加入第一布局210，因此将第四肘状线234加入第二布局220，如图2所示。
此程序在图案布局200的所有特征上进行，结果产生二个独立布局210与220，如图2所示。第一布局210此时至少包括平行的肘状线231与233，其中肘状线231与233之间的间距为480nm，而第二布局220此时至少包括平行的肘状线232与234，其中肘状线232与234之间的间距亦为480nm。当第一布局210与第二布局220组合时会相当于原始的图案布局200。既然布局210与220均符合本例子的相邻线之间的最小间距规则，因此当这些特征印刷至晶圆的光阻层中时并不会失真。
现在请一并参阅图3，其是绘示图案布局300的例子，其中图案布局300根据线端点之间的最小间隔而划分成二个独立的布局310与320。为了举例说明，可在图案布局300上实施如先前所讨论的多晶硅栅极层的设计规则。线端点之间的最小间隔的设计规则为170nm。图案布局300至少包括数个多晶系栅极线的特征，其中这些多晶系栅极线经图案化成端点延续至端点的数条线331、332、333、334(在此例子中，仅对4特征进行编号)。在此例子中，假设相邻线之间的最小间距符合但线端点之间的间隔并不符合。检查第一线331与第二线332后，判定第一线端点与第二线端点之间的间隔340为100nm。既然此间隔小于线端点之间的最小间隔170nm，因此挑选第一线331与第二线332为欲划分的二独立布局。因此，将第一线331加入第一布局310，且将第二线332加入第二布局320，如图3所示。
接下来，检查第三线333与第四线334，而判定第三线端点与第四线端点之间的间隔341为100nm。再次，既然此间隔小于线端点之间的最小间隔170nm，因此挑选第三线333与第四线334为欲划分的二独立布局。将第三线333加入第一布局310，且将第四线334加入第二布局320，如图3所示。替代地，可将第三线330选择性地加入第二布局320，而将第四线334加入第一布局310(未绘示)。
此程序在图案布局300的所有特征上进行，结果产生二个独立布局310与320，如图3所示。第一布局310此时至少包括线331与333，而第二布局320此时至少包括线332与334，其中这两个布局均未具有小于最小间隔170nm的线端点间隔。事实上，在此例子中，布局310与320中的线端点之间不再具有任何间隔。当第一布局310与第二布局320组合时会相当于原始的图案布局300。既然布局310与320均符合本例子的线端点之间的最小间隔，因此当这些特征印刷至晶圆的光阻层中时并不会失真。
现在亦请参阅图4，其是绘示图案布局400的例子，其中图案布局400根据相邻线的最小间距与线端点之间的最小间隔而划分成二个独立的布局410与420。为了举例说明，可在图案布局400上实施如先前所讨论的多晶系栅极层的设计规则。相邻线之间的最小间距的设计规则为290nm，且线端点之间的最小间隔的设计规则为170nm。图案布局400至少包括数个多晶系栅极线的特征，其中这些多晶系栅极线经图案化成端点延续至端点的数条平行线431、432、433、434、435、436(在此例子中，仅对6特征进行编号)。可估算第一线431与邻近于第一线431的特征，而邻近于第一线431的这些特征为第二线432与第三线433。检查第一线431与第二线432后，判定第一线端点与第二线端点之间的间隔440为100nm(第一线与第二线之间并不存在相邻线之间的最小间距的问题)。既然此间隔小于线端点之间的最小间隔170nm，因此挑选第一线431与第二线432为欲划分的二独立布局。因此，将第一线431加入第一布局410，且将第二线432加入第二布局420，如图4所示。
接下来，检查第一线431与第三线433后，判定两者之间的间距450为240nm(第一线与第三线之间并不存在线端点之间的最小间隔的问题)。既然此间距小于相邻线之间的最小间距290nm，因此挑选第一线431与第三线433为欲划分的二独立布局。由于第一线431在前次划分中已经加入第一布局410，因此将第三线433加入第二布局420，如图4所示。在此例子中，值得注意的一点的是，第二线432与第三线433之间并未存在有相邻线之间的最小间距的问题、或者线端点之间的最小间隔的问题，因此两者可加入相同布局中。
接下来，可估算第二线432与邻近于第二线432的特征，而邻近于第二线432的这些特征为第一线431与第四线434。如同上述，第二线432已经与第一线431估算过了。因此，检查第二线432与第四线434，而判定两者之间的间距为240nm。既然此间距小于相邻线之间的最小间距290nm，因此挑选第二线432与第四线434为欲划分的二独立布局。由于第二线432在前次划分中已经加入第二布局420，因此将第四线434加入第一布局410，如图4所示。在此例子中，值得注意的一点的是，第一线431与第四线434之间并未存在有相邻线之间的最小间距的问题、或者线端点之间的最小间隔的问题，因此两者可加入相同布局中。
接着，可估算第三线433与邻近于第三线433的特征，而邻近于第三线433的这些特征为第一线431、第四线434与第五线435。如同上述，第三线433已经与第一线431估算过了。此外，既然在上述的先前划分中第三线433与第四线434已经加入独立的布局420与410，因此无需估算第三线433与第四线434。因此，检查第三线433与第五线435，而判定两者之间的间距为240nm。既然此间距小于相邻线之间的最小间距290nm，因此挑选第三线433与第五线435为欲划分的二独立布局。由于第三线433在前次划分中已经加入第二布局420，因此将第五线435加入第一布局410，如图4所示。在此例子中，值得注意的一点的是，第一线431、第四线434与第五线435之间并未存在有相邻线之间的最小间距的问题、或者线端点之间的最小间隔的问题，因此三者可加入相同布局中。
接下来，可估算第四线434与邻近于第四线434的特征，而邻近于第四线434的这些特征为第二线432、第三线433与第六线436。如同上述，第四线434已经与第二线432估算过了。此外，既然在上述的先前划分中第四线434与第三线433已经加入独立的布局410与420，因此无需估算第四线434与第三线433。因此，检查第四线434与第六线436，而判定两者之间的间距为240nm。既然此间距小于相邻线之间的最小间距290nm，因此挑选第四线434与第六线436为欲划分的二独立布局。由于第四线434在前次划分中已经加入第一布局410，因此将第六线436加入第二布局420，如图4所示。在此例子中，值得注意的一点的是，第二线432、第三线433与第六线436之间并未存在有相邻线之间的最小间距的问题、或者线端点之间的最小间隔的问题，因此三者均可加入相同布局中。
此程序在图案布局400的所有特征上进行，结果产生二个独立布局410与420，如图4所示。第一布局410此时至少包括线431、434与435，而第二布局420此时至少包括线432、433与436，其中这两个布局均未具有小于最小间距290nm之间距以及小于最小间隔170nm的线端点间隔。当第一布局410与第二布局420组合时会相当于原始的图案布局400。既然布局410与420均符合相邻线之间的最小间距以及线端点之间的最小间隔，因此当这些特征或图案印刷至晶圆的光阻层中时并不会失真。
现在请再次参阅图1，在选择要求划分的图案布局的特征后，方法100继续进行至步骤140，在步骤140中，在这些特征上进行着色操作。如同先前所讨论且绘示在图2至图4中，挑选不符合设计规则，例如相邻线之间的最小间距或线端点之间的最小间隔，的相邻特征为欲划分至二个独立的布局。在此步骤140中，以两种颜色来涂欲划分的相邻特征。其中的一特征涂上第一种颜色，而其余的一特征则涂上第二种颜色。这两种颜色代表这些相邻特征将被划分而所属的两个独立布局。一旦所有需要划分的特征着上第一颜色或第二颜色，就完成了步骤140的着色操作。
方法100继续进行至步骤150，在步骤150中，判定步骤140中的着色操作是否产生了着色冲突。当需要划分的二相邻特征被涂上了相同颜色时，则发生着色冲突。以下将更详细地解释与说明。若图2至图4所示并无着色冲突，方法100继续进行至步骤160，在步骤160中，将图案布局的特征划分成二个独立布局。将涂上第一颜色的特征加入第一布局，且将涂上第二颜色的特征加入第二布局。
若在着色操作的步骤140后产生着色冲突，方法100继续进行至步骤170，在步骤170中，将具有相同颜色的相邻特征中的一个分解成至少二个组成特征，而产生相邻特征的新组合。这样的分解通常发生在这些特征中的一个的肘状部分。方法100继续进行至步骤180，在步骤180中，在分解位置处形成重叠区。接着，如同步骤140所述，将相邻特征的新组合涂上第一颜色与第二颜色。可重复这些步骤直至解决所有的着色冲突。本例子接下来说明具有着色冲突的图案布局以及如何以分解方式来解决着色冲突。
现在，请一并参阅图5a至图5b，其是绘示具着色冲突以及经图1的分解步骤170的图案布局500的示意图。为了举例说明，图案布局500表示具有多晶系栅极特征510、520与530的多晶系栅极层，其中多晶系栅极特征510、520与530形成如图5a与图5b的形状。在图5a中，绘示出已经过图1的步骤140的着色操作后的图案布局500。检查第一多晶系特征510与第二多晶系特征520后，判定两者之间的间距541小于相邻线之间所要求的最小间距。因此，将第一多晶系特征510涂上第一颜色，且将第二多晶系特征520涂上第二颜色。
接下来，检查第一多晶系特征510与第三多晶系特征530后，判定两者之间的间距542亦小于相邻线之间所要求的最小间距。由于在先前的划分中已将第一多晶系特征510涂上第一颜色，因此将第三多晶系特征530涂上第二颜色。既然图案布局500的所有特征510、520与530已涂上第一颜色或第二颜色，因此着色操作已完成。然而，第二多晶系特征520与第三多晶系特征530之间的间距543亦小于相邻线之间所要求的最小间距，但此二相邻特征520与530却具有相同颜色。因此，在第二多晶系特征520与第三多晶系特征530之间具有着色冲突。
在图5b中，绘示出已经过分解步骤170以解决着色冲突后的图案布局500。可将相邻特征中的一个分解成至少二组成。在此例子中，可将第三多晶系特征530分解成至少二组成特征，亦即第一组成特征550与第二组成特征560。这样的分解通常是在肘状部分570处进行。由于第三多晶系特征530是与第二多晶系特征520产生着色冲突，其中第二多晶系特征520是涂上第二颜色。因此，将第一组成特征550涂上第二颜色，且将第二组成特征560涂上第一颜色。此外，在第一组成特征550与第二组成特征560的接合处形成重叠区580。因此，已经解决第二多晶系特征520与第三多晶系特征530(此时是由第一组成特征550与第二组成特征560所组成)之间的着色冲突。
现在亦请参阅图6a至图6d，其是绘示历经图1的图案划分方法的一部分后的图案布局600。此是着色冲突与利用分解来解决着色冲突的另一个例子。为了举例说明，在图6a中，图案布局600表示具有多晶系栅极特征610、620、630、640与650的多晶系栅极层，其中多晶系栅极特征610、620、630、640与650形成如图6a的形状(图1的步骤110)。对图案布局600进行设计规则检查，以判断此图案布局600是否遵守一组设计规则(图1的步骤120)。在本例子中，设计规则包括相邻线之间的最小间距与线端点之间的最小间隔。由于图案布局600至少包括不符合设计规则参数的相邻线之间的间距661、662、663、664以及线端点之间的间隔665与666(图1的步骤130)，因此判定所有的特征610、620、630、640与650均需要划分。在图6b中，利用阴影来识别相邻线之间的间距661、662、663与664以及线端点之间的间隔665与666，以利鉴别自图1的着色操作步骤140所产生的着色冲突。可了解的一点是，上述的阴影并非着色操作的一部分，而仅是用以清晰化而有助于了解如何去辨识着色冲突。
在图6c中，绘示出已经过图1的着色操作步骤140后的图案布局600。将第一特征610与第四特征640涂上第一颜色。将第二特征620、第三特征630与第五特征650涂上第二颜色。当需要划分的二相邻特征被涂上相同颜色时，即发生着色冲突。因此，藉由检查间距661、662、663与664以及间隔665与666的阴影区、以及确定遭这些阴影区所分开的特征是上了不同颜色，可辨识着色冲突。故，着色冲突发生在间距663以及间隔665(图1的步骤150)。在图6d中，绘示出通过重复的分解与着色而解决着色冲突后的图案布局600。结果，在肘状区的处将第一特征610与第五特征650分解成第一组成特征670与675以及第二组成特征680与685(图1的步骤170)。将第二特征620重新涂上第一颜色。在第一组成特征670、675与第二组成特征680、685之间的接合处形成重叠区690、695(图1的步骤180)。如此一来，间距661、662、663、664以及间隔665、666的所有阴影区现已将不同颜色的特征予以分离。
现请再次参阅图1，一旦已经解决了所有的着色冲突(或者如先前所讨论般，假若并无着色冲突发生)，方法100继续进行至步骤160，在步骤160中，将图案布局的特征划分成二个独立的布局。将涂上第一颜色的特征加入第一布局，且将涂上第二颜色的特征加入第一布局。方法100继续进行至步骤190，在步骤190中，形成源自于此二独立布局的光罩。所形成的第一光罩代表第一布局，而所形成的第二光罩代表第二布局。从设计布局来制作光罩的制程在此技术领域中已广为人知，于是在此就不详细描述。
应该注意的一点是，由于第一布局与第二布局仅是由需划分的特征所构成，因此第一与第二光罩并未完成(在此例子中，由于图案布局的所有特征均需划分，因此第一与第二光罩已完成)。因此，可将无需划分的图案布局的特征加入第一光罩及/或第二光罩。二者择一地，可将这些特征加入第一布局与第二布局中，而可利用这些布局来制作第一与第二光罩。加入这些特征的制程以使第一光罩与第二光罩达到相似的图案密度将描述以下。藉此，可改善微影期间印自光罩的影像的品质。
如同先前所述，可对无需划分的图案布局的特征进行图1的光罩图案均等化步骤135。在图7中，更详细地绘示出光罩图案均等化步骤135。光罩图案均等化步骤135从步骤710开始，在步骤710中，可产生网状布局。此网状布局可定义出第一与第二光罩中可供增加特征的许多不同区域。均等化步骤135继续进行至步骤720，在步骤720中，均等化无需划分的图案布局的特征(如图1的步骤120中所讨论)，并将这些特征指定给定义在网状布局的区域中。进行指定这些特征的步骤时，可藉由平均指定这些特征中的大约一半的特征给定义在网状布局中第一光罩的区域，并将这些特征中的其余一半特征指定给定义在网状布局中第二光罩的区域。二者择一地，可将指定给第一光罩的区域的特征涂上第一颜色，且可将指定给第二光罩的区域的特征涂上第二颜色(如同图1的步骤160中所讨论般，接着可将这些特征加入第一与第二光罩)。均等化步骤135继续进行至步骤730，在步骤730中，将指定给第一光罩的区域的特征予以均等化至图1的步骤190中所产生的第一光罩中，且将指定给第二光罩的区域的特征予以均等化至图1的步骤190中所产生的第二光罩中。
结果，第一光罩与第二光罩可具有相似的图案密度，而适合应用于半导体制造。可在微影期间利用第一与第二光罩来投射图案布局的影像至晶圆的光阻层中(例如，在曝光第一光罩后曝光第二光罩)。既然第一与第二布局遵守针对已知光学系统而规定的最小间距及/或间隔的所有设计规则，因此可以预测通过第一与第二光罩所产生的影像，故可产生令人满意的良率，进而获得优良的晶圆性能。
现请参阅图8，其是绘示网状布局800的一例子，其中此网状布局800可应用在图7网状图案均等化步骤中。在图8中，网状布局800代表一个完全网状布局810，且定义了可供增加特征的第一光罩的许多不同区域820以及第二光罩的许多不同区域830。虽然网状布局800是以棋盘状排列的区域来加以表示，然而可了解的一点是区域的安排是取决于将划分的特定图案布局。因此，将无需划分的图案布局的特征均等化并指定给定义在网状布局800的第一光罩的区域820以及第二光罩的区域830。
现在请参阅图9，其是绘示利用图案布局910所制造的光罩，其中划分此图案布局910时，通过或者不通过图7的光罩图案均等化步骤。可依据最小间距而将原始图案布局910划分成二个独立布局。利用这两个独立布局来制作第一光罩(光罩1)与第二光罩(光罩1)。已不经由图7的光罩图案均等化步骤而制作出第一组光罩920、930(例如，将所有不需划分的特征加入光罩2 930)。在此例子中，光罩1 920的图案密度远小于光罩2 930。已经由图7的光罩图案均等化步骤而制作出第二组光罩940、950(例如，将所有不需划分的特征均等地加入光罩1 940与光罩2 950)。在本例子中，光罩1 940的图案密度相似于光罩2 950的图案密度。
现请参阅图10，其是绘示制作实现图1的方法的多种光罩的系统1000。此系统1000包括图案布局1010，其中此图案布局1010是利用电脑辅助设计的形式，例如图形布局字串形式来加以提供。将图案布局1010输入光罩绘图机1020。光罩绘图机1020可由实施图1的方法100所需的所有软体与硬体构件所组成。举例而言，光罩绘图机1020至少包括利用进行图1的方法100中的所有步骤的指示来加以程序化的软体。此外，光罩绘图机1020至少包括将所产生的布局转移至第一光罩1030与第二光罩1040的硬体。举例而言，光罩绘图机1020可利用电子束来将这些布局以电子型态写入第一光罩1030与第二光罩1040。可了解的一点是，虽然本实施例采用二光罩，然而本系统经设定而可用以制作二个以上的光罩。
因此，提供一种划分图案布局的方法。此方法至少包括提供具有多个特征的图案布局，利用一设计规则检查标准来检查此图案布局，并判定需划分的特征，将需划分的特征涂上第一颜色与第二颜色，藉由分解具着色冲突的特征以及将分解的特征涂上第一颜色与第二颜色的方式来解决着色冲突，以第一颜色的特征来形成第一光罩，且以第二颜色的特征来形成第二光罩。
在一些实施例中，这些特征包括多晶系栅极线、金属线、接触或沟渠。在其他实施例中，这些特征为线状、线端点、接触洞、肘状、T型或上述的任意组合。在其他实施例中，上述检查步骤包括设定设计规则检查标准使其包括相邻接触洞之间的最小间距。在又一些其他实施例中，上述检查步骤包括设定设计规则检查标准使其包括相邻线之间的最小间距与线端点之间的最小间隔。
在其他实施例中，上述的着色步骤包括将相邻特征中的一个涂上第一颜色，且将相邻特征中其余的一个涂上第二颜色。在其他实施例中，上述的着色冲突发生在当需划分的相邻特征具有相同颜色时。在又一些其他实施例中，形成光罩的步骤是在解决所有的着色冲突后进行。在一些实施例中，此方法更至少包括选取无需划分的图案布局的特征，形成网状布局，其中此网状布局定义出可供增加特征的第一光罩的区域以及第二光罩的区域，将无需划分的特征均等化并将这些特征指定给网状布局，以及将经均等化且指定给网状布局的特征加入对应的第一与第二光罩。在其他实施例中，此方法更至少包括印刷第一与第二光罩的图案布局的影像。在又一些其他实施例中，解决着色冲突的步骤包括在分解的特征中产生重叠区。在一些实施例中，此重叠区呈矩形。在其他实施例中，此重叠区呈肘状。在其他实施例中，此重叠区呈T型。
并且，提供具有多个指示的电脑可读媒体。这些指示至少包括提供具有多个特征的图案布局，利用一设计规则检查标准来检查此图案布局以判定需划分的特征，将需划分的特征涂上第一颜色与第二颜色，藉由分解具着色冲突的特征以及将分解的特征涂上第一颜色与第二颜色的方式来解决着色冲突，以及以第一颜色的特征来形成第一光罩，且以第二颜色的特征来形成第二光罩。
在其他实施例中，此电脑可读媒体更至少包括选取无需划分的图案布局的特征，形成网状布局，其中此网状布局定义出可供增加特征的第一光罩的区域以及第二光罩的区域，将无需划分的特征均等化并将这些特征指定给网状布局，以及将经均等化且指定给网状布局的特征加入对应的第一与第二光罩。
在一些实施例中，这些特征包括多晶系栅极线、金属线、接触或沟渠。在一些其他实施例中，这些特征为线状、线端点、接触洞、肘状、T型或上述的任意组合。在其他实施例中，设计规则检查标准包括相邻线之间的最小间距与线端点之间的最小间隔。在其他实施例中，设计规则检查标准包括相邻接触洞之间的最小间距。在又一些其他实施例中，解决着色冲突的指示包括在分解的特征中产生重叠区。在一些实施例中，此重叠区呈矩形。在其他实施例中，此重叠区呈肘状。在其他实施例中，此重叠区呈T型。
此外，提供制作多种光罩的系统，此系统至少包括具有多个特征的图案布局以及光罩绘图机。光罩绘图机经设定且可用以：检查图案布局，以选取需划分至独立布局的特征；将需划分的特征涂上第一颜色与第二颜色，其中第一颜色定义出第一布局，而第二颜色定义出第二布局；藉由分解方式解决着色冲突，其中着色冲突发生在当需划分的相邻特征具有相同颜色时；将无需划分的特征均等化并将这些特征指定给第一与第二布局；以及形成表示第一布局的第一光罩以及表示第二布局的第二光罩。
在一些实施例中，上述检查步骤包括判定图案布局的相邻特征的间距。若此间距小于最小间距，则选取相邻特征以进行划分。在其他实施例中，解决着色冲突的步骤包括将相邻特征中的一个分解成至少二个组成，以及将这些组成中的一个涂上第一颜色，且将这些组成中的其余一个涂上第二颜色。在又一些其他实施例中，解决着色冲突的步骤包括产生至少二组成的重叠区。在一些实施例中，此重叠区呈矩形。在其他实施例中，此重叠区呈肘状。在其他实施例中，此重叠区呈T型。
上述与其他实施例中具有许多不同优点。除了提供一种方法，可有效且高效率地划分全晶片图案布局，此方法以均等化的方式进行，藉以使独立的布局达到近似的图案密度。此外，随着特征的愈来愈小且间隔愈靠近在一起，此方法可用以将现行曝光机台扩展来印刷下一世代设计图案。此方法可藉由将这些图案划分成独立的布局来增加每一独立布局的间距。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。
Claims (15)
1. 一种划分图案布局的方法，其特征在于该方法至少包括：
提供该图案布局，其中该图案布局具有多个特征；
以一设计规则检查标准检查该图案布局，以判定需划分的上述特征；
以一第一颜色与一第二颜色对需划分的上述特征进行一着色步骤；
藉由分解具有图案冲突的该特征以及将该分解特征涂上该第一颜色与该第二颜色，来解决多个着色冲突；以及
以涂上该第一颜色的上述特征来形成一第一光罩以及以涂上该第二颜色的上述特征来形成一第二光罩。
2. 根据权利要求1所述的划分图案布局的方法，其特征在于其中所述的检查步骤包括设定该设计规则检查标准，使该设计规则检查标准包括相邻的多个接触洞之间的一最小间距、相邻的多个线之间的一最小间距、或多个线端点之间的一最小间隔。
3. 根据权利要求1所述的划分图案布局的方法，其特征在于其中所述的着色步骤包括将相邻的上述特征中的一个涂上该第一颜色、以及将相邻的上述特征的其余中的一个涂上该第二颜色。
4. 根据权利要求1所述的划分图案布局的方法，其特征在于其中所述的着色冲突发生在当需划分的相邻的上述特征具有相同颜色时。
5. 根据权利要求1所述的划分图案布局的方法，其特征在于其中所述的形成该第一光罩与该第二光罩的步骤是在解决所有的上述着色冲突后进行。
6. 根据权利要求1所述的划分图案布局的方法，其特征在于其更至少包括：
选取无需划分的该图案布局的上述特征；
形成一网状布局，其中该网状布局定义出可供增加多个特征的该第一光罩的多个区域以及该第二光罩的多个区域；
将无需划分的上述特征均等化并将上述特征指定给该网状布局；以及
将经均等化且指定给该网状布局的上述特征加入对应的该第一光罩与该第二光罩。
7. 根据权利要求1所述的划分图案布局的方法，其特征在于其中所述的解决上述着色冲突的步骤包括在该分解特征中形成一重叠区，其中该重叠区呈一矩形、一肘状或一T型。
8. 一种电脑可读媒体，具有将一图案布局划分成独立的多个光罩的多个指示储存于该电脑可读媒体中，其特征在于上述指示至少包括：
提供一图案布局，其中该图案布局具有多个特征；
利用一设计规则检查标准来检查该图案布局，以判定需划分的上述特征；
将需划分的上述特征涂上一第一颜色与一第二颜色；
藉由分解具着色冲突的该特征以及将该分解特征涂上该第一颜色与该第二颜色，来解决多个着色冲突；以及
以涂上该第一颜色的上述特征来形成一第一光罩以及以涂上该第二颜色的上述特征来形成一第二光罩。
9. 根据权利要求8所述的电脑可读媒体，其特征在于其更至少包括：
选取无需划分的该图案布局的上述特征；
形成一网状布局，其中该网状布局定义出可供增加多个特征的该第一光罩的多个区域以及该第二光罩的多个区域；
将无需划分的上述特征均等化并将上述特征指定给该网状布局；以及
将经均等化且指定给该网状布局的上述特征加入对应的该第一光罩与该第二光罩。
10. 根据权利要求9所述的电脑可读媒体，其特征在于其中所述的设计规则检查标准包括相邻的多个线之间的一最小间距、多个线端点之间的一最小间隔、以及相邻的多个接触洞之间的一最小间距。
11. 根据权利要求9所述的电脑可读媒体，其特征在于其中所述的解决上述着色冲突的上述指示包括在该分解特征中形成一重叠区，其中该重叠区呈一矩形、一肘状或一T型。
12. 一种制作多种光罩的系统，其特征在于其至少包括：
一图案布局，具有多个特征；以及
一光罩绘图机，经设定且可用以：
检查该图案布局，以选取需划分至独立的多个布局的上述特征；
将需划分的上述特征涂上一第一颜色与一第二颜色，其中该第一颜色定义出一第一布局，而该第二颜色定义出一第二布局；
藉由分解方式解决多个着色冲突，其中上述着色冲突发生在当需划分的相邻的上述特征具有相同颜色时；
将无需划分的上述特征均等化并将上述特征指定给该第一布局与该第二布局；以及
形成表示该第一布局的一第一光罩以及表示该第二布局的一第二光罩。
13. 根据权利要求12所述的制作多种光罩的系统，其特征在于其中所述的检查步骤包括判定该图案布局的相邻的上述特征的一间距，其中若该间距小于一最小间距，则选取相邻的上述特征以进行划分。
14. 根据权利要求12所述的制作多种光罩的系统，其特征在于其中所述的解决上述着色冲突的步骤包括将相邻的上述特征中的一个分解成至少二个组成，以及将上述组成中的一个涂上该第一颜色，且将上述组成其余中的一个涂上该第二颜色。
15. 根据权利要求14所述的制作多种光罩的系统，其特征在于其中所述的解决上述着色冲突的步骤包括产生该至少二组成的一重叠区，其中该重叠区呈一矩形、一肘状或一T型。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/671,866 US7934177B2 (en) | 2007-02-06 | 2007-02-06 | Method and system for a pattern layout split |
| US11/671,866 | 2007-02-06 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101241517A true CN101241517A (zh) | 2008-08-13 |
| CN101241517B CN101241517B (zh) | 2010-06-23 |
Family
ID=39677257
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2007101294093A Active CN101241517B (zh) | 2007-02-06 | 2007-07-10 | 划分全晶片图案布局的方法、装置与系统 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7934177B2 (zh) |
| CN (1) | CN101241517B (zh) |
| NL (1) | NL2000656C2 (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102636959A (zh) * | 2011-02-15 | 2012-08-15 | 台湾积体电路制造股份有限公司 | 双重图形光刻中对半导体器件设计布局的分解和标记 |
| CN103065947A (zh) * | 2011-10-18 | 2013-04-24 | 台湾积体电路制造股份有限公司 | 用于实现最小图案失配的多重图案化技术方法和系统 |
| CN104077429A (zh) * | 2013-03-14 | 2014-10-01 | 台湾积体电路制造股份有限公司 | 在多重图案化光刻期间用于冲突检测的eda工具和方法 |
| CN113126422A (zh) * | 2021-03-01 | 2021-07-16 | 上海华力集成电路制造有限公司 | 改善金属线工艺热点的opc修正方法 |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5032948B2 (ja) | 2006-11-14 | 2012-09-26 | エーエスエムエル マスクツールズ ビー．ブイ． | Ｄｐｔプロセスで用いられるパターン分解を行うための方法、プログラムおよび装置 |
| US8028253B2 (en) * | 2007-04-02 | 2011-09-27 | Synopsys, Inc. | Method and apparatus for determining mask layouts for a multiple patterning process |
| US8453107B2 (en) * | 2008-11-14 | 2013-05-28 | Microsoft Corporation | Diagram layout patterns |
| KR101828492B1 (ko) * | 2010-10-13 | 2018-03-29 | 삼성전자 주식회사 | 패턴 형성 방법, 레티클, 및 패턴 형성 프로그램이 기록된 기록 매체 |
| US8375348B1 (en) | 2010-12-29 | 2013-02-12 | Cadence Design Systems, Inc. | Method, system, and program product to implement colored tiles for detail routing for double pattern lithography |
| US8560998B1 (en) | 2010-12-29 | 2013-10-15 | Cadence Design Systems, Inc. | Method, system, and program product to implement C-routing for double pattern lithography |
| US8671368B1 (en) * | 2010-12-29 | 2014-03-11 | Cadence Design Systems, Inc. | Method, system, and program product to implement detail routing for double pattern lithography |
| US8359556B1 (en) | 2011-06-29 | 2013-01-22 | International Business Machines Corporation | Resolving double patterning conflicts |
| US8516403B2 (en) * | 2011-09-01 | 2013-08-20 | International Business Machines Corporation | Multiple patterning layout decomposition for ease of conflict removal |
| US8434033B2 (en) | 2011-09-01 | 2013-04-30 | International Business Machines Corporation | Mask assignment for multiple patterning lithography |
| US9003349B1 (en) | 2013-06-28 | 2015-04-07 | Cadence Design Systems, Inc. | Methods, systems, and articles of manufacture for implementing a physical electronic design with area-bounded tracks |
| US8984465B1 (en) | 2013-06-28 | 2015-03-17 | Cadence Design Systems, Inc. | Methods, systems, and articles of manufacture for automatically assigning track patterns to regions for physical implementation of an electronic design |
| US9117052B1 (en) | 2012-04-12 | 2015-08-25 | Cadence Design Systems, Inc. | Methods, systems, and articles of manufacture for interactively implementing physical electronic designs with track patterns |
| US9251299B1 (en) | 2013-06-28 | 2016-02-02 | Cadence Design Systems, Inc. | Methods, systems, and articles of manufacture for associating track patterns with rules for electronic designs |
| US9183343B1 (en) | 2012-08-31 | 2015-11-10 | Cadence Design Systems, Inc. | Methods, systems, and articles of manufacture for implementing high current carrying interconnects in electronic designs |
| US9213793B1 (en) | 2012-08-31 | 2015-12-15 | Cadence Design Systems, Inc. | Methods, systems, and articles of manufacture for implementing electronic designs using flexible routing tracks |
| US9104830B1 (en) | 2013-06-28 | 2015-08-11 | Cadence Design Systems, Inc. | Methods, systems, and articles of manufacture for assigning track patterns to regions of an electronic design |
| US9817941B2 (en) | 2012-12-04 | 2017-11-14 | Cadence Design Systems, Inc. | Methods, systems, and articles of manufacture for implementing high current carrying interconnects in electronic designs |
| US8914755B1 (en) * | 2013-05-28 | 2014-12-16 | Taiwan Semiconductor Manufacturing Company Limited | Layout re-decomposition for multiple patterning layouts |
| US9165103B1 (en) | 2013-06-28 | 2015-10-20 | Cadence Design Systems, Inc. | Methods, systems, and articles of manufacture for tessellating and labeling routing space for routing electronic designs |
| US20150097249A1 (en) * | 2013-10-04 | 2015-04-09 | Globalfoundries Inc. | Cross coupling gate using mulitple patterning |
| US9026971B1 (en) * | 2014-01-07 | 2015-05-05 | Taiwan Semiconductor Manufacturing Co., Ltd. | Multi-patterning conflict free integrated circuit design |
| CN104166303B (zh) * | 2014-08-06 | 2018-01-09 | 京东方科技集团股份有限公司 | 一种掩膜板和曝光方法 |
| US10339249B2 (en) * | 2016-03-29 | 2019-07-02 | Synopsys, Inc. | Using color pattern assigned to shapes for custom layout of integrated circuit (IC) designs |
| US10192021B1 (en) * | 2017-02-21 | 2019-01-29 | Cadence Design Systems, Inc. | Generating and inserting metal and metal etch shapes in a layout to correct design rule errors |
| CN114638189A (zh) * | 2022-03-16 | 2022-06-17 | 东方晶源微电子科技（北京）有限公司 | 一种解决掩模版着色边界冲突的方法、装置和计算机设备 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3406506B2 (ja) * | 1997-03-24 | 2003-05-12 | シャープ株式会社 | フォトマスクのパターン補正方法およびフォトマスクのパターン補正装置 |
| US7494749B2 (en) * | 2000-02-04 | 2009-02-24 | Advanced Micro Devices, Inc. | Photolithography using interdependent binary masks |
| US6653026B2 (en) * | 2000-12-20 | 2003-11-25 | Numerical Technologies, Inc. | Structure and method of correcting proximity effects in a tri-tone attenuated phase-shifting mask |
| US6541166B2 (en) | 2001-01-18 | 2003-04-01 | International Business Machines Corporation | Method and apparatus for lithographically printing tightly nested and isolated device features using multiple mask exposures |
| JP4746753B2 (ja) * | 2001-03-05 | 2011-08-10 | ルネサスエレクトロニクス株式会社 | 荷電粒子線露光用マスクの形成方法および荷電粒子線用マスクを形成するためのパターンデータの処理プログラム |
| JP4102701B2 (ja) * | 2002-03-25 | 2008-06-18 | エーエスエムエル マスクツールズ ビー．ブイ． | クロムレス相リソグラフィのために半導体デバイス・パターンを相領域とクロム領域に分解するための方法および装置 |
| SG118239A1 (en) * | 2003-04-24 | 2006-01-27 | Asml Netherlands Bv | Lithographic processing method and device manufactured thereby |
| KR100899359B1 (ko) * | 2005-04-12 | 2009-05-27 | 에이에스엠엘 마스크툴즈 비.브이. | 이중 노광 리소그래피를 수행하는 장치, 프로그램물 및방법 |
| US7310797B2 (en) | 2005-05-13 | 2007-12-18 | Cadence Design Systems, Inc. | Method and system for printing lithographic images with multiple exposures |
| US8132130B2 (en) * | 2005-06-22 | 2012-03-06 | Asml Masktools B.V. | Method, program product and apparatus for performing mask feature pitch decomposition for use in a multiple exposure process |
| US7493589B2 (en) * | 2005-12-29 | 2009-02-17 | Asml Masktools B.V. | Method, program product and apparatus for model based geometry decomposition for use in a multiple exposure process |
| JP5032948B2 (ja) * | 2006-11-14 | 2012-09-26 | エーエスエムエル マスクツールズ ビー．ブイ． | Ｄｐｔプロセスで用いられるパターン分解を行うための方法、プログラムおよび装置 |
-
2007
- 2007-02-06 US US11/671,866 patent/US7934177B2/en not_active Expired - Fee Related
- 2007-05-22 NL NL2000656A patent/NL2000656C2/nl active Search and Examination
- 2007-07-10 CN CN2007101294093A patent/CN101241517B/zh active Active
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102636959A (zh) * | 2011-02-15 | 2012-08-15 | 台湾积体电路制造股份有限公司 | 双重图形光刻中对半导体器件设计布局的分解和标记 |
| CN102636959B (zh) * | 2011-02-15 | 2014-01-15 | 台湾积体电路制造股份有限公司 | 双重图形光刻中对半导体器件设计布局的分解和标记 |
| US8775977B2 (en) | 2011-02-15 | 2014-07-08 | Taiwan Semiconductor Manufacturing Co., Ltd | Decomposition and marking of semiconductor device design layout in double patterning lithography |
| CN103065947A (zh) * | 2011-10-18 | 2013-04-24 | 台湾积体电路制造股份有限公司 | 用于实现最小图案失配的多重图案化技术方法和系统 |
| CN103065947B (zh) * | 2011-10-18 | 2016-09-21 | 台湾积体电路制造股份有限公司 | 用于实现最小图案失配的多重图案化技术方法和系统 |
| CN104077429A (zh) * | 2013-03-14 | 2014-10-01 | 台湾积体电路制造股份有限公司 | 在多重图案化光刻期间用于冲突检测的eda工具和方法 |
| CN104077429B (zh) * | 2013-03-14 | 2017-07-21 | 台湾积体电路制造股份有限公司 | 在多重图案化光刻期间用于冲突检测的eda工具和方法 |
| CN113126422A (zh) * | 2021-03-01 | 2021-07-16 | 上海华力集成电路制造有限公司 | 改善金属线工艺热点的opc修正方法 |
| CN113126422B (zh) * | 2021-03-01 | 2022-11-29 | 上海华力集成电路制造有限公司 | 改善金属线工艺热点的opc修正方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| NL2000656C2 (nl) | 2009-06-23 |
| CN101241517B (zh) | 2010-06-23 |
| US7934177B2 (en) | 2011-04-26 |
| NL2000656A1 (nl) | 2008-08-07 |
| US20080189672A1 (en) | 2008-08-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101241517B (zh) | 划分全晶片图案布局的方法、装置与系统 | |
| CN104885193B (zh) | 用于双图案微影术的金属密度分布 | |
| KR100847842B1 (ko) | 반도체 소자의 마스크 제작방법 | |
| US20070212863A1 (en) | Double Exposure Double Resist Layer Process For Forming Gate Patterns | |
| CN1841388B (zh) | 光掩模的制造方法和利用光掩模制造半导体器件的方法 | |
| TWI545457B (zh) | 產生一可多重曝光顯影（ｍｐｌ）積體電路布局的方法 | |
| JP5355112B2 (ja) | パターンレイアウト作成方法 | |
| CN102542099A (zh) | 用于多重图案化技术的单元布局 | |
| CN105759560A (zh) | 组合光罩的版图结构及其形成方法、应用方法 | |
| JP2008176303A (ja) | マスク生成方法、マスク形成方法、パターン形成方法および半導体装置 | |
| Nakayama et al. | Self-aligned double and quadruple patterning layout principle | |
| CN104636530B (zh) | 设计用于半导体器件制造的布局的系统和方法 | |
| US10274829B2 (en) | Multiple patterning decomposition and manufacturing methods for IC | |
| JP2019502959A (ja) | ホットスポット及び処理窓監視 | |
| CN106773544A (zh) | 一种控制辅助图形信号误报率的opc建模方法 | |
| CN100535745C (zh) | 光刻掩模位相冲突的解决方法 | |
| TW380282B (en) | Proximity effect correction method for mask | |
| US20070077504A1 (en) | Method for OPC model generation | |
| CN1963666A (zh) | 制造集成电路部件的方法和系统 | |
| US7550237B2 (en) | Systems and methods for determining width/space limits for mask layout | |
| US8966412B1 (en) | Methods of generating circuit layouts that are to be manufactured using SADP techniques | |
| Pikus et al. | Advanced multi-patterning and hybrid lithography techniques | |
| JP2008261922A (ja) | 多重露光技術用フォトマスクのパタンデータ作成方法 | |
| CN109582991A (zh) | 电路布局着色方法 | |
| CN113126422B (zh) | 改善金属线工艺热点的opc修正方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |