CN101236994A - 具有阻挡绝缘层的电荷捕获存储装置及其制造方法 - Google Patents
具有阻挡绝缘层的电荷捕获存储装置及其制造方法 Download PDFInfo
- Publication number
- CN101236994A CN101236994A CNA2008100094198A CN200810009419A CN101236994A CN 101236994 A CN101236994 A CN 101236994A CN A2008100094198 A CNA2008100094198 A CN A2008100094198A CN 200810009419 A CN200810009419 A CN 200810009419A CN 101236994 A CN101236994 A CN 101236994A
- Authority
- CN
- China
- Prior art keywords
- insulating layer
- layer
- memory device
- barrier insulating
- charge trap
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 9
- 230000000903 blocking effect Effects 0.000 title abstract 6
- 229910052747 lanthanoid Inorganic materials 0.000 claims abstract description 25
- 150000002602 lanthanoids Chemical class 0.000 claims abstract description 25
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 22
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 17
- 229910052746 lanthanum Inorganic materials 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 12
- FZLIPJUXYLNCLC-UHFFFAOYSA-N lanthanum atom Chemical compound [La] FZLIPJUXYLNCLC-UHFFFAOYSA-N 0.000 claims abstract description 9
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 9
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 6
- 239000001301 oxygen Substances 0.000 claims abstract description 6
- 230000004888 barrier function Effects 0.000 claims description 84
- 238000009413 insulation Methods 0.000 claims description 27
- 239000011248 coating agent Substances 0.000 claims description 25
- 238000000576 coating method Methods 0.000 claims description 25
- 230000005641 tunneling Effects 0.000 claims description 25
- 239000004411 aluminium Substances 0.000 claims description 15
- 238000000034 method Methods 0.000 claims description 10
- 239000003989 dielectric material Substances 0.000 claims description 6
- 239000002096 quantum dot Substances 0.000 claims description 5
- 229910052723 transition metal Inorganic materials 0.000 claims description 5
- -1 transition metal nitride Chemical class 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 150000004767 nitrides Chemical class 0.000 claims description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- 229920005591 polysilicon Polymers 0.000 claims description 3
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 21
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 19
- 229910052814 silicon oxide Inorganic materials 0.000 description 12
- 229910052581 Si3N4 Inorganic materials 0.000 description 11
- 238000000682 scanning probe acoustic microscopy Methods 0.000 description 11
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 11
- 239000012535 impurity Substances 0.000 description 10
- 239000000463 material Substances 0.000 description 9
- 238000005430 electron energy loss spectroscopy Methods 0.000 description 7
- 238000010406 interfacial reaction Methods 0.000 description 6
- 230000002349 favourable effect Effects 0.000 description 5
- 239000011810 insulating material Substances 0.000 description 5
- 238000003917 TEM image Methods 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 4
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 238000004458 analytical method Methods 0.000 description 3
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 230000014759 maintenance of location Effects 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229910003855 HfAlO Inorganic materials 0.000 description 1
- 229910004143 HfON Inorganic materials 0.000 description 1
- 229910052765 Lutetium Inorganic materials 0.000 description 1
- 229910005883 NiSi Inorganic materials 0.000 description 1
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000012774 insulation material Substances 0.000 description 1
- OHSVLFRHMCKCQY-UHFFFAOYSA-N lutetium atom Chemical compound [Lu] OHSVLFRHMCKCQY-UHFFFAOYSA-N 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000009257 reactivity Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7881—Programmable transistors with only two possible levels of programmation
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
- H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Nanotechnology (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
本发明公开了一种电荷捕获存储装置及其制造方法。根据示例实施例的电荷捕获存储装置可包括设置在基底上的隧穿绝缘层。电荷捕获层可设置在隧穿绝缘层上。阻挡绝缘层可设置在电荷捕获层上，其中，阻挡绝缘层可包含镧系元素(例如，镧)。阻挡绝缘层还可包含铝和氧，其中，镧系元素与铝的比率可以大于1(例如，大约1.5至大约2)。电荷捕获存储装置还可包括设置在电荷捕获层和阻挡绝缘层之间的缓冲层和设置在阻挡绝缘层上的栅电极。
Description
技术领域
示例实施例涉及一种具有阻挡绝缘层的电荷捕获存储装置及其制造方法。
背景技术
传统的SONOS存储装置可包括形成为隧穿绝缘层的第一氧化硅(SiO2)层，其中，第一氧化硅层的两端在源区和漏区之间的半导体基底(例如，沟道区)上接触源区和漏区。第一氧化硅层可以使电荷隧穿。氮化硅(Si3N4)层可形成在第一氧化硅层上，用作电荷捕获层。氮化硅层可存储数据并捕获已经穿过第一氧化硅层的电荷。第二氧化硅层可以形成在氮化硅层上，以阻挡向上穿过氮化硅层的电荷。栅电极可形成在第二氧化硅层上。
因此，在传统的SONOS存储装置中，氮化硅层和氧化硅层的介电常数会较低，且氮化硅层中的捕获点(trap site)的密度会较低，从而导致操作电压较高。此外，沿着竖直方向和水平方向，数据记录速度(例如，编程速度)会较低，且电荷保持时间会较短。
然而，当介电常数比氧化硅的介电常数高的氧化铝(Al2O3)层替代第二氧化硅层来用作阻挡绝缘层时，编程速度和保持特性会得以改进。氧化铝的介电常数可以是氧化硅的介电常数的大致两倍，因此，对于提高编程速度会是有利的。例如，氧化硅(SiO2)可具有大约3.9的介电常数，而氧化铝(Al2O3)会具有大约9的介电常数。因此，由于阻挡绝缘层的介电常数较高，所以较高的电压可被施加到隧穿绝缘层，以提高编程速度。相反地，氧化硅层可具有较低的介电常数，因此氧化硅层对于提高编程速度会不太有利。
因为可增大阻挡绝缘层的物理厚度，所以由较高k(介电常数)介电材料形成的阻挡绝缘层在擦除特性方面也会具有优势。因此，在擦除操作中，施加到阻挡绝缘层的电压会降低，而施加到隧穿绝缘层的电压会升高。当施加到阻挡绝缘层的电压降低时，从栅电极移动的电子会减少。此外，当施加到隧穿绝缘层的电压增大时，空穴会移向基底，从而改进擦除特性。
然而，当材料的介电常数增大时，能带间隙会减小。从而，由于在擦除操作中会施加负偏压导致电子会从栅电极移向电荷捕获层，因此较小的能带间隙对于擦除特性会是不利的。
发明内容
根据示例实施例的电荷捕获存储装置可包括设置在基底上的隧穿绝缘层。电荷捕获层可设置在隧穿绝缘层上。阻挡绝缘层可设置在电荷捕获层上，其中，阻挡绝缘层可包含镧系元素(Ln)。因此，示例实施例给电荷捕获存储装置提供介电常数较高且能带间隙较大的阻挡绝缘层。
阻挡绝缘层还可包含镧系元素(Ln)和铝(Al)。另外，镧系元素的量可高于铝的量。例如，镧系元素与铝的组分比的范围可以从大约1.5至大约2。阻挡绝缘层还可包含镧系元素(Ln)、铝(Al)和氧(O)。此外，镧系元素可以是镧(La)。例如，阻挡绝缘层可包含镧(La)、铝(Al)和氧(O)。镧与铝的组分比的范围可以从大约1.5至大约2。
电荷捕获存储装置还可包括设置在电荷捕获层和阻挡绝缘层之间的缓冲层。缓冲层会减少或防止电荷捕获层和阻挡绝缘层之间的界面反应。缓冲层可以由较高k介电材料、过渡金属氮化物或它们的氧化物形成。例如，缓冲层可以由AlO、HfO、ZrO、TiO、TaO、ScO、GdO、LuO、SmO、TiN、AlN或它们的氧化物形成。电荷捕获层可以由多晶硅、氮化物、纳米点或较高k介电材料形成。电荷捕获存储装置还可包括设置在阻挡绝缘层上的栅电极。
根据示例实施例的制造电荷捕获存储装置的方法可包括在基底上形成隧穿绝缘层。可在隧穿绝缘层上形成电荷捕获层，可在电荷捕获层上形成阻挡绝缘层，其中，阻挡绝缘层可包含镧系元素。
附图说明
图1是根据示例实施例的电荷捕获存储装置的示意性剖视图；
图2是示出了关于La/Al组分比为大约0.5的LaAlO薄膜的俄歇电子能谱(AES)结果的曲线图；
图3是示出了关于La/Al组分比为大约1的LaAlO薄膜的AES结果的曲线图；
图4是示出了关于La/Al组分比为大约2的LaAlO薄膜的AES结果的曲线图；
图5是示出了利用REELS分析法测量的LaAlO薄膜的能带间隙关于La/Al组分比的曲线图；
图6A是示出了对La/Al组分比为大约1的LaAlO薄膜的REELS分析结果的曲线图；
图6B是示出了对La/Al组分比为大约2的LaAlO薄膜的REELS分析结果的曲线图；
图7是根据示例实施例的另一电荷捕获存储装置的示意性剖视图；
图8A和图8B是在SiN电荷捕获层上沉积为阻挡绝缘层的LaAlO(LAO)介电绝缘层的透射电镜(TEM)图像；
图9A和图9B是示出了当缓冲层形成在SiN电荷捕获层和La/Al的比率分别为大约1和大约2的LaAlO介电绝缘层之间时对LaAlO介电绝缘层执行AES分析的结果的曲线图；
图10A和图10B是将根据示例实施例的利用La/Al的比率为大约2的LaAlO薄膜作为阻挡绝缘层的电荷捕获存储装置的编程和擦除特性与利用氧化铝(AlO)层作为阻挡绝缘层的电荷捕获存储装置(对比示例)的编程和擦除特性相比较的曲线图；
图11A和图11B分别是根据示例实施例的La/Al的比率为大约1和大约2的样品的TEM图像；
图12A是示出了图11A中的根据示例实施例的样品的电容和栅极电压Vg之间的关系的曲线图；
图12B是示出了图11B中的根据示例实施例的样品的电容和栅极电压Vg之间的关系的曲线图。
具体实施方式
将参照附图来详细描述示例实施例。在附图中，为了清晰起见，会夸大层和区域的厚度。
应该理解的是，当元件或层被称作在另一元件或层上、连接到另一元件或层、结合到另一元件或层或者覆盖另一元件或层时，该元件或层可以直接在另一元件或层上、直接连接到另一元件或层、直接结合到另一元件或层或者直接覆盖另一元件或层，或者会存在中间元件或中间层。相反，当元件被称作直接在另一元件或层上、直接连接到另一元件或层、直接结合到另一元件或层或者直接覆盖另一元件或层时，不存在中间元件或中间层。在整个说明书中，相同的标号表示相同的元件。如这里所使用的，术语“和/或”包括一个或多个相关所列项的任意和全部组合。
应该理解的是，虽然可在这里使用术语“第一”、“第二”、“第三”等来描述不同的元件、组件、区域、层和/或部分，但是这些元件、组件、区域、层和/或部分不应该受这些术语限制。这些术语只是用来将一个元件、组件、区域、层或部分与另一元件、组件、区域、层或部分区分开。因此，在不脱离示例实施例的教导的情况下，下面讨论的第一元件、组件、区域、层或部分可以被称作第二元件、组件、区域、层或部分。
为了描述方便，在这里可以使用空间相对术语比如“在...下面”、“在...以下”、“下面的”、“在...以上”、“上面的”等来描述如附图中示出的一个元件或特征与其它元件或特征之间的关系。应该理解的是，空间相对术语意在除了包括附图中描述的方位之外还包括装置在使用或操作中的不同方位。例如，如果将附图中的装置翻转，则被描述为“在”其它元件或特征“以下”或“下面”的元件将随后被定位为“在”其它元件或特征“以上”。因此，术语“在...以下”可以包括“在...以上”和“在...以下”两个方位。也可将装置另外定位(旋转90度或位于其它方位)，并应该相应解释这里使用的空间相对描述符。
这里使用的术语只是出于描述各种实施例的目的，而不意在限制示例实施例。如这里所使用的，除非上下文中另外清楚地表示，否则单数形式意在还包括复数形式。还应该理解的是，当术语“包括”和/或“包含”在该说明书中使用时，其表明所述特征、整体、步骤、操作、元件和/或组件的存在，而不排除存在或添加一个或多个其它特征、整体、步骤、操作、元件、组件和/或它们的组。
在这里参照作为示例实施例的理想实施例(和中间结构)的示意图的剖视图来描述示例实施例。这样，可预料到的是由例如制造技术和/或公差造成的示图的形状的变化。因此，示例实施例不应该被理解为限于这里示出的区域的形状，而是将包括例如由制造造成的形状的偏差。例如，示出为矩形的注入区通常在其边缘处可具有倒圆的特征或弯曲的特征和/或具有注入浓度梯度，而不是从注入区到非注入区的二元变化。同样，由注入形成的埋区会导致在埋区和发生注入的表面之间的区域中的一些注入。因此，附图中示出的区域本质上是示意性的，它们的形状不是意在示出装置的区域的真实形状，并不意在限制示例实施例的范围。
除非另外限定，否则这里使用的所有术语(包括技术术语和科学术语)的含义与示例实施例所属领域的普通技术人员通常理解的含义相同。还应该理解的是，术语(包括在通用字典里定义的术语)应该被理解为其含义与相关领域的环境中它们的含义一致，并且除非在这里被特定地定义，否则不应该以理想化或过于正式的含义来解释这些术语。
图1是根据示例实施例的电荷捕获存储装置10的示意性剖视图。参照图1，电荷捕获装置10可包括基底11和形成在基底11上的栅结构20。基底11可掺杂有导电杂质，从而在基底11中形成第一杂质区13和第二杂质区15。第一杂质区13和第二杂质区15中的一个可以用作漏(D)，而另一个可用作源(S)。栅结构20可包括形成在基底11上的隧穿绝缘层21、形成在隧穿绝缘层21上的电荷捕获层23和/或形成在电荷捕获层23上的阻挡绝缘层25。栅电极27可形成在阻挡绝缘层25上。还可在栅结构20的侧壁上形成分隔件19。
隧穿绝缘层21可使电荷隧穿并可形成在基底11上，并接触第一杂质区13和第二杂质区15。隧穿绝缘层21可以是隧穿氧化物层。例如，隧穿绝缘层21可以由SiO2、较高介电常数(较高k)的氧化物或它们的组合物形成。可选择地，隧穿绝缘层21可由氮化硅(Si3N4)形成。氮化硅可具有较低的杂质密度(例如可与氧化硅的杂质密度相当的杂质密度)和与硅的有利的界面特性。为了形成较高品质的氮化硅，可以利用适当的制造方法(例如，喷射气相沉积)来形成用于隧穿绝缘层21的氮化硅。可选择地，隧穿绝缘层21可以是由氮化硅和氧化物形成的双层。因此，隧穿绝缘层21可以是由氧化物或氮化物形成的单层，或者可以是具有不同能带间隙的多层。
电荷捕获层23可以捕获电荷以存储信息。电荷捕获层23可以由多晶硅、氮化物、较高k介电材料或纳米点(nanodot)形成。例如，电荷捕获层23可以由Si3N4、SiO2、HfO2、ZrO2、Al2O3、HfSiON、HfON或HfAlO形成。电荷捕获层23可包括作为电荷捕获点间隔设置的多个纳米点。例如，纳米点可以是纳米晶。栅电极27可以由金属层形成。例如，栅电极27可以由铝(Al)、钌(Ru)、TaN或硅化物材料(例如NiSi)形成。
阻挡绝缘层25可阻挡电荷穿过电荷捕获层23向上移动。阻挡绝缘层25可由包含镧系元素(Ln)的材料形成，从而具有较高的介电常数和较大的能带间隙。Ln可以指从第57号元素的镧(La)到第71号元素的镥(Lu)的15种元素。因此，可以认为Ln包括这15种元素中的至少一种。
阻挡绝缘层25也可由包含镧系元素(Ln)和铝(Al)的材料形成。Ln的量可高于Al的量。例如，Ln与Al的组分比可以大于大约1(例如在大约1.5至大约2之间，或更高)。阻挡绝缘层25可另外地由较高k介电绝缘材料(包括镧系元素(Ln)、铝(Al)和氧(O))形成。镧系元素(Ln)可以是镧(La)。例如，阻挡绝缘层25可以由LaAlO或LaAlON形成。La与Al的组分比可以大于大约1(例如，在大约1.5到大约2.0之间或更高)。例如，阻挡绝缘层25可以由La/Al组分比为2的La4Al2O9形成。
LaAlO与Al2O3相比会具有相对大的能带间隙和较高的介电常数。例如，Al2O3会具有大约6.1-6.2eV的能带间隙和大约9的介电常数。La/Al组分比为1的LaAlO3可具有大约5.65eV的能带间隙和大约12的介电常数，La/Al组分比为2的La4Al2O9可具有大约5.95eV的能带间隙和大约20的介电常数。因此，虽然LaAlO3和La4Al2O9可具有与氧化铝相近的能带间隙，但是LaAlO3和La4Al2O9可具有较高的介电常数。
图2是示出了关于La/Al组分比为大约0.5的LaAlO薄膜的俄歇电子能谱(AES)的结果的曲线图。图3是示出了关于La/Al组分比为大约1的LaAlO薄膜的AES结果的曲线图。图4是示出了关于La/Al组分比为大约2的LaAlO薄膜的AES结果的曲线图。图2至图4中示出的AES的结果示出了可以制造出La/Al组分比为大约0.5、1或2的薄膜。
图5是利用REELS分析法得到示出了LaAlO薄膜的能带间隙关于La/Al组分比的曲线图。在图6A和图6B中示出了La/Al组分比分别为大约1和大约2的LaAlO薄膜的能带间隙的REELS分析的结果。图6A是示出了对La/Al组分比为大约1的LaAlO薄膜的REELS分析的结果的曲线图。图6B是示出了对La/Al组分比为大约2的LaAlO薄膜的REELS分析的结果的曲线图。参照图5至图6B，La/Al组分比为大约1的LaAlO薄膜的能带间隙Eg是大约5.65eV，La/Al组分比为大约2的LaAlO薄膜的能带间隙Eg为大约5.95eV。因此，将LaAlO的La/Al组分比增大到大于1的比率会增大介电常数和能带间隙。
具有由包括镧系元素(Ln)的较高k绝缘材料(例如，Ln与Al和/或O的组合)形成的阻挡绝缘层25的电荷捕获存储装置10可具有改进的特性。因为由Ln、Al和O形成的较高k绝缘层可具有取决于Ln/Al组分比的较高的介电常数和较大的能带间隙，所以会因操作电压的降低而降低的存储特性(例如，编程和擦除特性)和可靠性会得以提高。阻挡绝缘层25可由介电常数比氧化铝的介电常数高的材料形成。因此，施加到阻挡绝缘层25的电压以及用于整体操作的电压会降低。结果，用于编程和擦除操作的操作电压会降低。
施加到隧穿绝缘层21的电压也可得到保持而操作电压没有增大。当要保持编程和擦除特性时，隧穿绝缘层21的厚度会增大，以提高电荷捕获存储装置的可靠性。因此，会减少在若干写操作和擦除操作之后在相对高温的条件下出现的电荷泄露。因此当阻挡绝缘层25由包括镧系元素的材料(例如，Ln与Al和/或O的组合)形成从而具有较高的介电常数和较大的带隙时，可实现具有有利的编程速度和擦除特性的电荷捕获存储装置10。
图7是根据示例实施例的另一电荷捕获存储装置30的示意性剖视图。参照图7，电荷捕获存储装置30可以与图1中的电荷捕获存储装置10基本上相同，除了在电荷捕获层23和阻挡绝缘层25之间可形成缓冲层35以减少或防止电荷捕获层23和阻挡绝缘层25之间的界面反应之外。在附图中，相同的标号会表示相同的元件。因此，将不再重复之前的对相同元件的描述。
缓冲层35可以形成为薄膜，并可由多种材料形成。缓冲层35可以由较高k绝缘材料、过渡金属氮化物、较高k绝缘材料的氧化物或过渡金属氮化物的氧化物形成。例如，较高k绝缘材料可包括AlO、HfO、ZrO、TiO、TaO、ScO、GdO、LuO或SmO。过渡金属氮化物可包括TiN或AlN。当如图7所示在电荷捕获层23和阻挡绝缘层25之间形成缓冲层35时，电荷捕获存储装置30可在电荷捕获层23和阻挡绝缘层25之间具有更清晰的界面。
当阻挡绝缘层25由包含镧系元素(Ln)的材料(例如，包含Ln、Al和O的较高k绝缘材料)形成时，由于镧系元素的相对的反应性，因此阻挡绝缘层25会与电荷捕获层23相互作用。因此，界面反应会降低存储装置的操作特性。然而，根据示例实施例的电荷捕获存储装置30会减少或防止界面反应的发生率，以减少或防止操作特性的劣化。因此，电荷捕获存储装置30可具有进一步提高的操作特性。
图8A和图8B是形成在SiN电荷捕获层上的LaAlO(LAO)阻挡绝缘层的透射电镜(TEM)图像。图8A示出了根据示例实施例的不包括缓冲层的样品(例如，图1中的电荷捕获存储装置10)。图8B示出了根据示例实施例的包括缓冲层的样品(例如，图7中的电荷捕获存储装置30)。参照图8A和图8B，可以在大约800℃的温度下，将样品热处理大约2分钟。热处理是可用于形成用作源和漏的掺杂区的代表性工艺。因此，存储装置的热稳定性会比较重要。
参照图8A，当由La、Al和O形成的较高k绝缘层(LAO)用作阻挡绝缘层时，会出现界面反应。因此，可以观察到SiN电荷捕获层和LaAlO阻挡绝缘层之间的界面层。然而，参照图8B，如果在SiN电荷捕获层和LaAlO阻挡绝缘层之间设置缓冲层，则可减少或防止界面层的形成。因此，当如图8B中所示在电荷捕获层和阻挡绝缘层之间形成缓冲层时，会减少或防止界面反应，从而进一步提高存储装置的操作特性。
图9A和图9B是示出了当在SiN电荷捕获层和La/Al比率分别为大约1和大约2的较高k绝缘层LaAlO之间形成缓冲层时的较高k绝缘层LaAlO的AES分析结果的曲线图。如图9A和图9B所示，较高k绝缘层可以由La/Al组分比分别为大约1或大约2的La、Al和O的组合物形成。可以将La/Al组分比调节为期望的比率(例如，大于2)。
图10A和图10B示出了根据示例实施例的电荷捕获存储装置的编程和擦除特性。采用样品1、样品2和对比样品来得到图10A和图10B的结果。对于样品1，阻挡绝缘层由La/Al组分比为2的较高k绝缘层La4Al2O9形成，且缓冲层由Al2O3形成。在大约800℃的温度下对样品1进行热处理。对于样品2，阻挡绝缘层由La/Al组分比为2的较高k绝缘层La4Al2O9形成，且缓冲层由HfO2形成。在大约800℃的温度下对样品2进行热处理。在图10A和图10B中，“MANOS Str.”可表示具有Al2O3/SiN/SiO2/Si结构的对比样品。图10A中的水平轴可表示编程时间，图10B中的水平轴可表示擦除时间。图10A和图10B的竖直轴可表示平带电压(flat-band voltage)VFB。
参照图10A，较高k绝缘层LaAlO用作阻挡绝缘层时的编程时间会比氧化铝层用作阻挡绝缘层时的编程时间短。由于La4Al2O9的介电常数较高，因此施加到La4Al2O9阻挡绝缘层的电压会降低，而施加到隧穿绝缘层的电压会升高。因此，较大量的电子会从基底移动，以被捕获在电荷捕获层的捕获点中。此外，无论使用哪种类型的缓冲层，当较高k绝缘层La4Al2O9用作阻挡绝缘层时，会观察到编程时间较短。因此，当在电荷捕获层和具有镧系元素(Ln)的阻挡绝缘层之间形成缓冲层时，会得到较短的编程时间。
参照图10B，(在样品1和样品2中)使用LaAlO阻挡绝缘层得到的擦除时间可以与(在对比样品中)使用Al2O3阻挡绝缘层得到的擦除时间近似。当在电荷捕获层和阻挡绝缘层之间形成缓冲层时，可以实现具有提高的编程速度、良好的擦除特性及在电荷捕获层和阻挡绝缘层之间的清晰的界面的电荷捕获存储装置。
图11A和图11B是根据示例实施例的La/Al组分比分别为大约1和大约2的样品的TEM图像。图11B中的TEM图像可以与图8B中的TEM图像基本上相同。图12A是示出了图11A中的样品的电容和栅电压Vg之间的关系的曲线图。图12B是示出了图11B中的样品的电容和栅电压Vg之间的关系的曲线图。图11A中的LAO的物理厚度为大约22.1nm，图12A的曲线图中的积聚的电容为大约25pF/104μm2。当La/Al组分比为大约1时，包括缓冲层的阻挡绝缘层的介电常数为大约12。图11B中的LAO的物理厚度为大约25.3nm，在图12B的曲线图中的积聚的电容为大约30pF/104μm2。当La/Al组分比为大约2时，包括缓冲层的阻挡绝缘层的介电常数为大约20。
如上所述，根据示例实施例的电荷捕获存储装置的阻挡绝缘层可以由包括镧系元素(例如，镧)的材料形成。因此，可实现较高的介电常数和较大的带隙，以实现具有有利的编程和擦除特性的电荷捕获存储装置。
虽然在此已经公开了示例实施例，但是应该理解的是，其它变化会是可能的。这类变化不被认为是脱离了本公开示例实施例的精神和范围，如对于本领域的技术人员将清楚的所有这类修改意在被包括在权利要求的范围内。
Claims (20)
1、一种电荷捕获存储装置，包括：
隧穿绝缘层，位于基底上；
电荷捕获层，位于隧穿绝缘层上；
阻挡绝缘层，位于电荷捕获层上，其中，阻挡绝缘层包含镧系元素。
2、如权利要求1所述的电荷捕获存储装置，其中，阻挡绝缘层还包含铝。
3、如权利要求2所述的电荷捕获存储装置，其中，阻挡绝缘层具有量比铝的量更大的镧系元素。
4、如权利要求3所述的电荷捕获存储装置，其中，镧系元素与铝的比率的范围从大约1.5至大约2。
5、如权利要求2所述的电荷捕获存储装置，其中，阻挡绝缘层还包含氧。
6、如权利要求5所述的电荷捕获存储装置，其中，阻挡绝缘层包含LaAlO和LaAlON中的一种。
7、如权利要求2所述的电荷捕获存储装置，其中，镧系元素是镧。
8、如权利要求7所述的电荷捕获存储装置，其中，镧与铝的比率的范围从大约1.5至大约2。
9、如权利要求1所述的电荷捕获存储装置，还包括位于阻挡绝缘层上的栅电极。
10、如权利要求1所述的电荷捕获存储装置，还包括在电荷捕获层和阻挡绝缘层之间的缓冲层。
11、如权利要求10所述的电荷捕获存储装置，其中，缓冲层由较高k介电材料、过渡金属氮化物和它们的氧化物中的一种形成。
12、如权利要求11所述的电荷捕获存储装置，其中，缓冲层由AlO、HfO、ZrO、TiO、TaO、ScO、GdO、LuO、SmO、TiN、AlN和它们的氧化物中的一种形成。
13、如权利要求1所述的电荷捕获存储装置，其中，电荷捕获层由多晶硅、氮化物、纳米点和较高k介电材料中的一种形成。
14、如权利要求10所述的电荷捕获存储装置，还包括位于阻挡绝缘层上的栅电极。
15、一种制造电荷捕获存储装置的方法，包括：
在基底上形成隧穿绝缘层；
在隧穿绝缘层上形成电荷捕获层；
在电荷捕获层上形成阻挡绝缘层，其中，阻挡绝缘层包含镧系元素。
16、如权利要求15所述的方法，其中，阻挡绝缘层还包含铝。
17、如权利要求16所述的方法，其中，阻挡绝缘层具有量比铝的量更大的镧系元素。
18、如权利要求16所述的方法，其中，阻挡绝缘层还包含氧。
19、如权利要求15所述的方法，还包括在电荷捕获层和阻挡绝缘层之间形成缓冲层。
20、如权利要求15所述的方法，还包括在阻挡绝缘层上形成栅电极。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070011269 | 2007-02-02 | ||
| KR1020070011269A KR20080072461A (ko) | 2007-02-02 | 2007-02-02 | 전하 트랩형 메모리 소자 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101236994A true CN101236994A (zh) | 2008-08-06 |
Family
ID=39675404
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA2008100094198A Pending CN101236994A (zh) | 2007-02-02 | 2008-02-01 | 具有阻挡绝缘层的电荷捕获存储装置及其制造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20080185633A1 (zh) |
| JP (1) | JP2008193095A (zh) |
| KR (1) | KR20080072461A (zh) |
| CN (1) | CN101236994A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102769019A (zh) * | 2012-07-03 | 2012-11-07 | 上海华力微电子有限公司 | 一种利用非对称分层势垒提高sonns结构器件可靠性的方法 |
| CN106847686A (zh) * | 2010-12-20 | 2017-06-13 | 赛普拉斯半导体公司 | 边缘圆化的场效应晶体管及制造方法 |
| CN107611129A (zh) * | 2016-07-12 | 2018-01-19 | 旺宏电子股份有限公司 | 三维非易失性存储器及其制造方法 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7759237B2 (en) * | 2007-06-28 | 2010-07-20 | Micron Technology, Inc. | Method of forming lutetium and lanthanum dielectric structures |
| KR20090025629A (ko) * | 2007-09-06 | 2009-03-11 | 삼성전자주식회사 | 비휘발성 메모리 소자 및 그 형성방법 |
| EP2063459A1 (en) * | 2007-11-22 | 2009-05-27 | Interuniversitair Microelektronica Centrum vzw | Interpoly dielectric for a non-volatile memory device with a metal or p-type control gate |
| US20100102393A1 (en) * | 2008-10-29 | 2010-04-29 | Chartered Semiconductor Manufacturing, Ltd. | Metal gate transistors |
| EP2337064B1 (en) | 2009-12-18 | 2014-08-06 | Imec | Dielectric layer for flash memory device and method for manufacturing thereof |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6541280B2 (en) * | 2001-03-20 | 2003-04-01 | Motorola, Inc. | High K dielectric film |
| KR100579844B1 (ko) * | 2003-11-05 | 2006-05-12 | 동부일렉트로닉스 주식회사 | 비휘발성 메모리 소자 및 그 제조방법 |
| US20070026621A1 (en) * | 2004-06-25 | 2007-02-01 | Hag-Ju Cho | Non-volatile semiconductor devices and methods of manufacturing the same |
| JP2007053171A (ja) * | 2005-08-16 | 2007-03-01 | Toshiba Corp | 不揮発性半導体メモリ装置 |
| KR100819003B1 (ko) * | 2006-10-20 | 2008-04-02 | 삼성전자주식회사 | 비휘발성 메모리 소자 제조 방법 |
| KR20080082844A (ko) * | 2007-03-09 | 2008-09-12 | 삼성전자주식회사 | 전하 트랩형 메모리 소자 |
-
2007
- 2007-02-02 KR KR1020070011269A patent/KR20080072461A/ko not_active Application Discontinuation
-
2008
- 2008-02-01 CN CNA2008100094198A patent/CN101236994A/zh active Pending
- 2008-02-01 US US12/068,060 patent/US20080185633A1/en not_active Abandoned
- 2008-02-04 JP JP2008024427A patent/JP2008193095A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106847686A (zh) * | 2010-12-20 | 2017-06-13 | 赛普拉斯半导体公司 | 边缘圆化的场效应晶体管及制造方法 |
| CN106847686B (zh) * | 2010-12-20 | 2020-04-24 | 赛普拉斯半导体公司 | 边缘圆化的场效应晶体管及制造方法 |
| CN102769019A (zh) * | 2012-07-03 | 2012-11-07 | 上海华力微电子有限公司 | 一种利用非对称分层势垒提高sonns结构器件可靠性的方法 |
| CN107611129A (zh) * | 2016-07-12 | 2018-01-19 | 旺宏电子股份有限公司 | 三维非易失性存储器及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2008193095A (ja) | 2008-08-21 |
| KR20080072461A (ko) | 2008-08-06 |
| US20080185633A1 (en) | 2008-08-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9761314B2 (en) | Non-volatile memory devices and methods of operating the same | |
| US7741177B2 (en) | Method and apparatus transporting charges in semiconductor device and semiconductor memory device | |
| CN101236994A (zh) | 具有阻挡绝缘层的电荷捕获存储装置及其制造方法 | |
| TWI415269B (zh) | 高介電常數上蓋阻障介電層之能隙工程矽－氧化矽－氮化矽－氧化矽－矽與金屬－氧化矽－氮化矽－氧化矽－矽裝置 | |
| US7626226B2 (en) | Method for improving erase saturation in non-volatile memory devices and devices obtained thereof | |
| US20090189215A1 (en) | Nonvolatile flash memory device and method for producing the same | |
| US8907398B2 (en) | Gate structure in non-volatile memory device | |
| KR100843229B1 (ko) | 하이브리드 구조의 전하 트랩막을 포함하는 플래쉬 메모리소자 및 그 제조 방법 | |
| US7602011B2 (en) | Semiconductor memory device having charge storage layer and method of manufacturing the same | |
| KR100812933B1 (ko) | Ｓｏｎｏｓ 구조를 갖는 반도체 메모리 소자 및 그것의제조 방법 | |
| US20080153232A1 (en) | Manufacturing method of non-volatile memory | |
| US8735963B2 (en) | Flash memory cells having leakage-inhibition layers | |
| US20050167734A1 (en) | Flash memory devices using large electron affinity material for charge trapping | |
| US20060166435A1 (en) | Synthesis of GE nanocrystal memory cell and using a block layer to control oxidation kinetics | |
| KR100684900B1 (ko) | 비휘발성 기억 소자 및 그 동작 방법 | |
| CN101262014A (zh) | 电荷捕获型存储装置及其制造方法 | |
| KR20070050657A (ko) | 나노 닷을 트랩 사이트로 이용한 메모리 소자 및 그 제조방법 | |
| US7910436B2 (en) | Isolated-nitride-region non-volatile memory cell and fabrication method | |
| WO2008069325A1 (ja) | 半導体記憶装置および半導体装置 | |
| KR100929397B1 (ko) | 실리콘 카바이드 나노입자를 이용한 비휘발성 메모리 소자및 이의 제조방법 | |
| KR100858085B1 (ko) | 나노닷을 전하 트랩 사이트로 이용하는 전하 트랩형 메모리소자 | |
| KR101244842B1 (ko) | 전하 트랩형 플래시 메모리 소자의 작동 방법 | |
| US10910476B2 (en) | Integrated structures having gallium-containing regions | |
| EP1748472A1 (en) | Non-volatile memory transistor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Open date: 20080806 |