CN101211781A - 自对准金属硅化物的制造方法 - Google Patents

自对准金属硅化物的制造方法 Download PDF

Info

Publication number
CN101211781A
CN101211781A CNA2006101482469A CN200610148246A CN101211781A CN 101211781 A CN101211781 A CN 101211781A CN A2006101482469 A CNA2006101482469 A CN A2006101482469A CN 200610148246 A CN200610148246 A CN 200610148246A CN 101211781 A CN101211781 A CN 101211781A
Authority
CN
China
Prior art keywords
self
manufacture method
semiconductor
metal silicate
annealing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006101482469A
Other languages
English (en)
Inventor
朱津泉
周祖源
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CNA2006101482469A priority Critical patent/CN101211781A/zh
Publication of CN101211781A publication Critical patent/CN101211781A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种自对准金属硅化物的制造方法，包括：提供一半导体基底，在所述半导体基底表面至少有一硅区域；在所述半导体基底上形成金属层；对所述半导体基底执行第一步退火工艺；对所述半导体基底执行第二步退火工艺；通过刻蚀去除所述金属层。本发明方法形成的金属硅化物的厚度和电阻率具有较好的一致性。

Description

自对准金属硅化物的制造方法
技术领域
本发明涉及半导体制造技术领域，特别涉及一种自对准金属硅化物的制造方法。
背景技术
金属硅化物由于其具有较低的电阻率且跟其它材料具有很好的粘合性能而被广泛应用于源漏接触和栅极接触来降低接触电阻。难熔的金属和硅一起发生反应而熔合形成金属硅化物，通过一步或多步退火工艺可以形成低电阻率的金属硅化物。随着半导体器件尺寸的日益缩小，对器件性能要求越来越高，特别是90nm及其以下技术节点，为获得更低的接触电阻，业界采用镍、钴等金属代替钛作为形成低电阻率的金属硅化物的金属材料。专利申请号为03814954.0的中国专利公开了一种镍金属硅化物的制造方法。图1～图3为该专利文件公开的镍金属硅化物材料的制造方法剖面图。
如图1所示，首先提供一半导体衬底100，在所述半导体衬底上形成隔离沟槽102并在其中填充绝缘材料，以形成有源区。在所述半导体衬底100上沉积氧化层108，在所述氧化层108上形成多晶硅层并通过光刻刻蚀形成栅极110。在所述栅极110及氧化层108两侧形成侧墙112，所述侧墙可以是一层或多层结构。在所述栅极两侧的半导体衬底100中进行离子注入形成源极104和漏极106。
如图2所示，在所述半导体衬底100、栅极110和侧墙112表面形成一金属层114，所述金属层114材料是镍。将所述形成有金属层114的半导体衬底100送入退火设备进行第一步退火，通过所述第一步退火，所述源极104和漏极106表面上的金属层114材料向下扩散到所述源极104和漏极106中，并与源漏区域104、106中的硅材料发生反应生成硅化物，栅极110上方的金属层114材料也同样与栅极110的多晶硅反应，生成金属硅化物114a，114b，114c。
通过选择性刻蚀将没有发生反应的金属层114材料去除并留下如图3所示的金属硅化物114a，114b，114c。
接着执行第二步退火处理，将通过所述第一步退火生成的金属硅化物114a，114b和114c电阻率降低，生成低电阻率的金属硅化物。
上述方法中，经过第一步退火后金属镍和硅反应生成高电阻率的Ni2Si，然后通过刻蚀去除多余的Ni，接着进行第二步退火工艺，将高电阻率的Ni2Si转化为低电阻率的NiSi。上述方法中第一步退火后生成的Ni2Si的厚度的均匀性较差，从而导致经过第二次退火后生成低电阻的NiSi的厚度的均匀性也很差，引起后续的接触塞与源、漏、栅的接触电阻的一致性很差，影响器件的性能。
发明内容
因此，本发明的目的在于提供一种自对准金属硅化物的制造方法，以解决现有方法形成的金属硅化物厚度均匀性较差的问题。
为达到上述目的，本发明提供的一种自对准金属硅化物的制造方法，包括：提供一半导体基底，在所述半导体基底表面至少有一硅区域；在所述半导体基底上形成金属层；对所述半导体基底执行第一步退火工艺；对所述半导体基底执行第二步退火工艺；通过刻蚀去除所述金属层。
该方法进一步包括在所述半导体基底上形成金属层之前对所述半导体基底表面进行预清洗的步骤。
优选的，所述金属层为钴、镍中的一种或其合金。
优选的，所述第一步退火为280至650度的温度下的快速热退火。
优选的，所述第一步退火的时间为3至60s。
优选的，所述第二步退火为360至900度的温度下的快速热退火。
优选的，所述第二步退火工艺的时间为3至60s。
所述刻蚀的方法为湿法刻蚀。
本发明还提供一种自对准金属硅化物的制造方法，包括：提供一半导体基底，在所述半导体基底表面至少有一硅区域；在所述半导体基底上形成金属层；对所述半导体基底执行第一步退火工艺并原位执行第二步退火工艺；通过刻蚀去除所述金属层。
优选的，所述第二步退火为360至900度的温度下的快速热退火。
优选的，所述第二步退火的持续时间为3至60s。
优选的，所述第二步退火的持续时间为0至3s。
优选的，所述金属层为钴、镍中的一种或其合金。
本发明还提高一种自对准金属硅化物的制造方法，包括：提供一半导体基底，在所述半导体基底表面至少有一硅区域；在所述半导体基底上形成金属层；将所述半导体基底升温至第一温度并持续时间T1，继续将所述半导体基底升温第二温度并持续时间T2；使所述半导体基底冷却至常温；通过刻蚀去除所述金属层。
优选的，所述第一温度范围为280至650度。
优选的，所述T1的范围为3至60s。
优选的，所述第二温度范围为360至900度。
优选的，所述T2的范围为0至60s。
与现有技术相比，本发明具有以下优点：
本发明自对准金属硅化物的制造方法中，通过在第一步退火工艺后执行第二步退火工艺，可使得形成的低电阻率的金属硅化物的厚度具有较好的一致性，这保证后续的形成接触塞和源极、漏极、栅极的接触电阻具有较好的一致性，提高形成的器件的稳定性。
另外，在选择性刻蚀去除所述多余的金属之前执行第二步退火步骤，生成厚度一致性和均匀性较好的金属硅化物，可提高后续的选择性刻蚀的工艺窗口。
本发明方法的第二实施例中在执行第一步退火后原位执行第二步退火，这节省了半导体基底在不同设备之间传送的顺序，节省了时间成本，有助于提高产量(throughput)，从而降低成本，另一方面，减小半导体基底在不同设备的传送，也降低了半导体基底被外部环境污染的可能性，有助于提高产品的良率和稳定性。
附图说明
图1至图3为现有一种自对准金属硅化物制造方法的各步骤相应的结构的剖面示意图；
图4为本发明的自对准金属硅化物的制造方法的第一实施例的流程图；
图5至图8为本发明的自对准金属硅化物的制造方法的第一实施例的各步骤相应的结构的剖面示意图；
图9为本发明的自对准金属硅化物的制造方法的第二实施例的流程图；
图10为本发明的自对准金属硅化物的制造方法的第三实施例的流程图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
图4为本发明自对准金属硅化物的制造方法的第一实施例的流程图。
如图4所示，提供一半导体基底，在所述半导体基底表面至少有一硅区域(S200)。本实施例中以包含有金属氧化物半导体晶体管的半导体基底为例，所述金属氧化物半导体晶体管包括源极、漏极和栅极，在所述栅极两侧形成有侧墙保护层，所述侧墙可以是氧化硅、氮化硅中的一种或其组合。在所述半导体基底中形成有隔离沟槽，在所述隔离沟槽中填充有氧化硅；所述源极、漏极和栅极表面的为硅或多晶硅材质。
由于钴或镍的金属硅化物对硅表面比较敏感，如果硅表面有污染物或氧化物，会影响形成的金属硅化物的性能，例如电阻率。因而在沉积金属钴或镍之前，需要经过一清洗步骤，以去除所述污染物或氧化物。本实施例中一100∶1的H2O和HF的溶液对所述半导体基底表面进行清洗。
接着，在所述半导体基底表面形成金属层(S210)。本实施例中所述金属层材质为镍，在另外的实施例中所述金属层为钴或镍钴合金，钴和镍在形成硅化物中所要消耗的硅的量是不一样的，钴对硅的消耗量较大，而镍消耗的硅比钴要小20％，沉积的所述金属层的厚度根据所述源极或漏极可供消耗的硅和将要形成的金属硅化物的电阻决定。所述金属层的形成方法为物理气相沉积。
然后，对所述半导体基底执行第一步退火工艺(S220)。通过所述第一步退火，所述金属层和所述半导体基底表面的硅硅区域的硅发生反应生成金属硅化物，而所述半导体基底表面非硅区域的其它材质的材料，例如氧化硅或氮化硅与所述金属层不发生反应，这使得后续的选择性刻蚀去除所述剩余的未发生反应的金属层成为可能。在本实施例中金属层为镍，所述第一步退火工艺为280至650度的温度下的快速热退火，退火的持续时间为3至60s(称为soak anneal)，通过在280至650度的快速热退火，镍金属层和所述半导体基底的源极和漏极上表面、栅极上表面的硅或多晶硅材料反应生成Ni2Si，所述Ni2Si的电阻率较高，不适合直接作为接触层，因而有必要通过其它方法降低其电阻率，以降低后续形成的接触塞和所述源、漏、栅极表面的接触电阻，提高器件性能并降低功耗。
对所述经过第一次退火的半导体基底进行第二步退火(S230)。所述第二步退火的温度高于所述第一步退火时的温度，通过所述第二步退火，可将所述第一步退火生成的高电阻率的金属硅化物转化为低电阻率的金属硅化物。本实施例中所述金属硅化物为硅化镍，所述第二步退火为360至900度的温度下的快速热退火。通过本步骤360至900度的快速热退火，在所述第一步退火后生成的高电阻率的Ni2Si可转化为低电阻率的NiSi。
所述第二步退火和所述第一退火可以在不同的退火设备中进行，或在同一台半导体设备中分两次进行。
所述第二步退火的时间可以是3至60s的soak anneal，也可以是0至3s的spike anneal。
无论第一步退火还是第二步退火都是在没有氧气的环境中进行，例如可以在惰性气体环境中进行，本实施例中所述惰性气体为氮气。
为避免所述金属层被氧化，可以在形成所述金属层后覆盖保护层，例如氮化钛，然后执行退火工艺。
通过湿法选择性刻蚀将所述半导体基底表面没有和硅材料反应生成金属硅化物的金属去除(S240)。所述湿法刻蚀的腐蚀液采用硫酸和双氧水(SPM)的混合溶液，或SC1(氢氧化氨和双氧水的水溶液)和MII(磷酸、硝酸和甲酸的混合溶液)。刻蚀后在源极和漏极上表面、栅极上表面形成低电阻的金属硅化物，本实施例中为镍的硅化物。
本发明自对准金属硅化物的制造方法中，通过在第一步退火工艺后执行第二步退火工艺，一方面可以使得第一步退火工艺后生成的高电阻率金属硅化物转化为低电阻率的金属硅化物，另一方面，可使得形成的低电阻率的金属硅化物的厚度具有较好的一致性，这保证后续的形成接触塞和源极、漏极、栅极的接触电阻具有较好的一致性，提高形成的器件的稳定性。
另外，在选择性刻蚀去除所述多余的金属之前执行第二步退火步骤，生成厚度一致性和均匀性较好的金属硅化物，可提高后续的选择性刻蚀去除未发生反应的金属的工艺窗口。
下面结合剖面图对本发明的自对准金属硅化物的制造方法的第一实施例进行描述。图5至图8为本发明的自对准金属硅化物的制造方法的第一实施例的各步骤相应的结构的剖面示意图。
步骤一，如图5所示，首先提供一半导体基底100，所述半导体基底100材料可以是多晶硅、单晶硅、非晶硅、锗中的一种，所述半导体基底100也可以包含绝缘层上硅(SOI)结构。在所述半导体基底100中形成有隔离沟槽102并在其中填充有绝缘材料，所述绝缘材料可以是氧化硅、氮化硅、碳化硅中的一种或其组合。在所述半导体基底100上依次形成有氧化层108和栅极110。在所述栅极110两侧的半导体基底100中有通过掺杂形成的源极104和漏极106，在所述栅极110和氧化层108两侧形成有侧墙112，所述侧墙112可以是氧化硅、氮化硅中的一种或其组合。
由于钴或镍的金属硅化物对硅表面比较敏感，如果硅表面有污染物或氧化物，会影响形成的金属硅化物的性能，例如电阻率。因而在沉积金属钴或镍之前，需要经过一清洗步骤，以去除污染物或氧化物。本实施例中用100∶1的H2O和HF的溶液对所述半导体基底100表面进行清洗。
步骤二，如图6所示，在所述半导体基底表面100形成金属层114。本实施例中所述金属层114材质为镍，在另外的实施例中所述金属层为钴或镍钴合金，钴和镍在形成硅化物中所要消耗的硅的量是不一样的，钴对硅的消耗量较大，而镍消耗的硅比钴要小20％，沉积的金属层114的厚度根据所述源极104和漏极106可供消耗的硅和将要形成的金属硅化物的电阻决定。所述金属层114的形成方法为物理气相沉积。
步骤三，对所述包含有金属层114的半导体基底100执行第一步退火工艺。通过所述第一步退火，所述金属层114中的金属材料向半导体基底100中源极104和漏极、106及栅极110上表面的硅或多晶硅材料中扩散，并与硅材料形成如图7所示的金属硅化物114a、114b、114c，而所述半导体基底100表面的氧化硅或氮化硅与所述金属层114不发生反应，这使得后续的选择性刻蚀去除所述剩余的未发生反应的金属层成为可能。在本实施例中金属层为镍，生成的金属硅化物为硅化镍，所述第一步退火工艺为280至650度的温度下的快速热退火，退火的持续时间为3至60s，通过在280至650度的快速热退火，镍金属层和所述半导体基底100的源极104和漏极106上表面、栅极110上表面的硅材料反应生成Ni2Si，所述Ni2Si的电阻率较高，不适合直接作为接触层，因而有必要通过其它方法降低其电阻率，以降低接触塞和所述源、漏、栅极表面的接触电阻，提高器件性能并降低功耗。
步骤四，对所述经过第一次退火的半导体基底100进行第二步退火。所述第二步退火的温度高于所述第一步退火时的温度，通过所述第二步退火，可将所述第一步退火生成的高电阻率的金属硅化物114a、114b、114c，转化为低电阻率的金属硅化物。本实施例中所述金属硅化物为硅化镍，所述第二步退火为360至900度的温度下的快速热退火。通过本步骤的第二步360至900度的快速热退火，在所述第一步退火后生成的高电阻率的Ni2Si可转化为低电阻率的NiSi。
所述第二步退火和所述第一退火可以在不同的退火设备中进行，或在同一台半导体设备中分两次进行。
所述第二步退火的时间可以是3至60s的soak anneal，也可以是0至3s的spike anneal。
无论第一步退火还是第二步退火都应在没有氧气的环境中进行，例如可以在惰性气体环境中进行，本实施例在氮气环境中进行。
为避免所述金属层114被氧化，可以在形成所述金属层114后覆盖保护层，例如氮化钛，然后执行退火工艺。
步骤五，通过湿法选择性刻蚀将所述半导体基底100表面没有和硅材料反应生成金属硅化物114a、114b、114c的金属去除。所述湿法刻蚀的腐蚀液采用硫酸和双氧水(SPM)的混合物，或SC1(氢氧化氨和双氧水的水溶液)和MII(磷酸、硝酸和甲酸的混合溶液)。刻蚀后在源极104和漏极106上表面、栅极110上表面形成低电阻的金属硅化物114a、114b、114c，本实施例中为镍的硅化物。
图9为本发明自对准金属硅化物的制造方法的第二实施例的流程图。
如图9所示，提供一半导体基底，在所述半导体基底表面至少有一硅区域(S300)。本实施例中以包含有金属氧化物半导体晶体管的半导体基底为例，所述金属氧化物半导体晶体管包括源极、漏极和栅极，在所述栅极两侧形成有侧墙保护层，所述侧墙可以是氧化硅、氮化硅中的一种或其组合。在所述半导体基底中形成有隔离沟槽，在所述隔离沟槽中填充有氧化硅；所述源极、漏极和栅极表面的为硅或多晶硅材质。
由于钴或镍的金属硅化物对硅表面比较敏感，如果硅表面有污染物或氧化物，会影响形成的金属硅化物的性能，例如电阻率。因而在沉积金属钴或镍之前，需要经过一清洗步骤，以去除所述污染物或氧化物。本实施例中用100∶1的H2O和HF的溶液对所述半导体基底表面进行清洗。
接着，在所述半导体基底表面形成金属层(S310)。本实施例中所述金属层材质为镍，在另外的实施例中所述金属层为钴或镍钴合金，钴和镍在形成硅化物中所要消耗的硅的量是不一样的，钴对硅的消耗量较大，而镍消耗的硅比钴要小20％，沉积的所述金属层的厚度根据所述源极或漏极可供消耗的硅和将要形成的金属硅化物的电阻决定。所述金属层的形成方法为物理气相沉积。
然后，对所述半导体基底执行第一步退火工艺并原位执行第二步退火(S320)。通过所述第一步退火，所述金属层和所述半导体基底表面硅区域的硅发生反应生成金属硅化物，而所述半导体基底表面非硅区域的其它材质的材料，例如氧化硅或氮化硅与所述金属层不发生反应，这使得后续的选择性刻蚀去除所述剩余的未发生反应的金属层成为可能。在本实施例中金属层为镍，所述第一步退火工艺为280至650度的温度下的快速热退火，退火的持续时间为3至60s(称为soak anneal)，通过在280至650度的快速热退火，镍金属层和所述半导体基底的源极和漏极上表面、栅极上表面的硅或多晶硅材料反应生成Ni2Si，所述Ni2Si的电阻率较高，不适合直接作为接触层，因而有必要通过其它方法降低其电阻率，以降低后续形成的接触塞和所述源、漏、栅极表面的接触电阻，提高器件性能并降低功耗。
原位对所述经过第一次退火的半导体基底进行第二步退火。所述第二步退火的温度高于所述第一步退火时的温度，通过所述第二步退火，可将所述第一步退火生成的高电阻率的金属硅化物转化为低电阻率的金属硅化物。本实施例中所述金属硅化物为硅化镍，所述第二步退火为360至900度的温度下的快速热退火。通过本步骤360至900度的快速热退火，在所述第一步退火后生成的高电阻率的Ni2Si可转化为低电阻率的NiSi。本发明的两步退火工艺在同一个设备中原位进行，这不但可以降低热预算，也可减小半导体基底传送的时间，提高产量(throughput)，也减少半导体基底在传送过程中被污染的可能，有助于提高产品的良率。
所述第二步退火的时间可以是3至60s的soak anneal，也可以是0至3s的spike anneal。
无论第一步退火还是第二步退火都是在没有氧气的环境中进行，例如可以在惰性气体环境中进行，本实施例中所述惰性气体为氮气。
为避免所述金属层被氧化，可以在形成所述金属层后覆盖保护层，例如氮化钛，然后执行退火工艺。
通过湿法选择性刻蚀将所述半导体基底表面没有和硅材料反应生成金属硅化物的金属去除(S330)。所述湿法刻蚀的腐蚀液采用硫酸和双氧水(SPM)的混合溶液，或SC1(氢氧化氨和双氧水的水溶液)和MII(磷酸、硝酸和甲酸的混合溶液)。刻蚀后在源极和漏极上表面、栅极上表面形成低电阻的金属硅化物，本实施例中为镍的硅化物。
图10为本发明自对准金属硅化物的制造方法的第三实施例的流程图。
如图10所示，提供一半导体基底，在所述半导体基底表面至少有一硅区域(S400)。本实施例中以包含有金属氧化物半导体晶体管的半导体基底为例，所述金属氧化物半导体晶体管包括源极、漏极和栅极，在所述栅极两侧形成有侧墙保护层，所述侧墙可以是氧化硅、氮化硅中的一种或其组合。在所述半导体基底中形成有隔离沟槽，在所述隔离沟槽中填充有氧化硅；所述源极、漏极和栅极表面的为硅或多晶硅材质。
由于钴或镍的金属硅化物对硅表面比较敏感，如果硅表面有污染物或氧化物，会影响形成的金属硅化物的性能，例如电阻率。因而在沉积金属钴或镍之前，需要经过一清洗步骤，以去除所述污染物或氧化物。本实施例中用100∶1的H2O和HF的溶液对所述半导体基底表面进行清洗。
接着，在所述半导体基底表面形成金属层(S410)。本实施例中所述金属层材质为镍，在另外的实施例中所述金属层为钴或镍钴合金，钴和镍在形成硅化物中所要消耗的硅的量是不一样的，钴对硅的消耗量较大，而镍消耗的硅比钴要小20％，沉积的所述金属层的厚度根据所述源极或漏极可供消耗的硅和将要形成的金属硅化物的电阻决定。所述金属层的形成方法为物理气相沉积。
然后，将所述半导体基底升温至第一温度并持续时间T1，继续将所述半导体基底升温第二温度并持续时间T2，使所述半导体基底冷却至常温(S420)。将所述半导体基底升温至第一温度并持续时间T1，所述金属层和所述半导体基底表面硅区域的硅发生反应生成金属硅化物，而所述半导体基底表面非硅区域的其它材质的材料，例如氧化硅或氮化硅与所述金属层不发生反应，这使得后续的选择性刻蚀去除所述剩余的未发生反应的金属层成为可能。在本实施例中金属层为镍，所述第一温度的范围为280至650度，持续时间T1为3至60s，通过第一温度的退火，镍金属层和所述半导体基底的源极和漏极上表面、栅极上表面的硅或多晶硅材料反应生成Ni2Si，所述Ni2Si的电阻率较高，不适合直接作为接触层，因而有必要通过其它方法降低其电阻率，以降低后续形成的接触塞和所述源、漏、栅极表面的接触电阻，提高器件性能并降低功耗。
继续将所述半导体基底升温第二温度并持续时间T2，可将所述高电阻率的金属硅化物转化为低电阻率的金属硅化物。本实施例中所述金属硅化物为硅化镍，所述第二温度范围为360至900度，持续时间为0至60s，通过所述第二温度的退火，高电阻率的Ni2Si可转化为低电阻率的NiSi。
所述退火都是在没有氧气的环境中进行，例如可以在惰性气体环境中进行，本实施例中所述惰性气体为氮气。
为避免所述金属层被氧化，可以在形成所述金属层后覆盖保护层，例如氮化钛，然后执行退火工艺。
完成所述退火工艺后，将所述半导体基底冷却至室温。
通过湿法选择性刻蚀将所述半导体基底表面没有和硅材料反应生成金属硅化物的金属去除(S430)。本实施例中所述湿法刻蚀的腐蚀液采用硫酸和双氧水(SPM)的混合溶液，或SC1(氢氧化氨和双氧水的水溶液)和MII(磷酸、硝酸和甲酸的混合溶液)。刻蚀后在源极和漏极上表面、栅极上表面形成低电阻的金属硅化物，本实施例中为镍的硅化物。
本发明虽然以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改，因此本发明的保护范围应当以本发明权利要求所界定的范围为准。

Claims (18)

1.一种自对准金属硅化物的制造方法，包括：
提供一半导体基底，在所述半导体基底表面至少有一硅区域；
在所述半导体基底上形成金属层；
对所述半导体基底执行第一步退火工艺；
对所述半导体基底执行第二步退火工艺；
通过刻蚀去除所述金属层。
2.如权利要求1所述的自对准金属硅化物的制造方法，其特征在于：该方法进一步包括在所述半导体基底上形成金属层之前对所述半导体基底表面进行预清洗的步骤。
3.如权利要求1所述的自对准金属硅化物的制造方法，其特征在于：所述金属层为钴、镍中的一种或其合金。
4.如权利要求1所述的自对准金属硅化物的制造方法，其特征在于：所述第一步退火为280至650度的温度下的快速热退火。
5.如权利要求4所述的自对准金属硅化物的制造方法，其特征在于：所述第一步退火的时间为3至60s。
6.如权利要求1所述的自对准金属硅化物的制造方法，其特征在于：所述第二步退火为360至900度的温度下的快速热退火。
7.如权利要求6所述的自对准金属硅化物的制造方法，其特征在于：所述第二步退火工艺的时间为3至60s。
8.如权利要求1所述的自对准金属硅化物的制造方法，其特征在于：所述刻蚀的方法为湿法刻蚀。
9.一种自对准金属硅化物的制造方法，包括：
提供一半导体基底，在所述半导体基底表面至少有一硅区域；
在所述半导体基底上形成金属层；
对所述半导体基底执行第一步退火工艺并原位执行第二步退火工艺；
通过刻蚀去除所述金属层。
10.如权利要求9所述的自对准金属硅化物的制造方法，其特征在于：所述第二步退火为360至900度的温度下的快速热退火。
11.如权利要求10所述的自对准金属硅化物的制造方法，其特征在于：所述第二步退火的持续时间为3至60s。
12.如权利要求10所述的自对准金属硅化物的制造方法，其特征在于：所述第二步退火的持续时间为0至3s。
13.如权利要求9所述的自对准金属硅化物的制造方法，其特征在于：所述金属层为钴、镍中的一种或其合金。
14.一种自对准金属硅化物的制造方法，包括：
提供一半导体基底，在所述半导体基底表面至少有一硅区域；
在所述半导体基底上形成金属层；
将所述半导体基底升温至第一温度并持续时间T1，继续将所述半导体基底升温第二温度并持续时间T2；
使所述半导体基底冷却至常温；
通过刻蚀去除所述金属层。
15.如权利要求14所述的自对准金属硅化物的制造方法，其特征在于：所述第一温度范围为280至650度。
16.如权利要求14所述的自对准金属硅化物的制造方法，其特征在于：所述T1的范围为3至60s。
17.如权利要求14所述的自对准金属硅化物的制造方法，其特征在于：所述第二温度范围为360至900度。
18.如权利要求14所述的自对准金属硅化物的制造方法，其特征在于：所述T2的范围为0至60s。
CNA2006101482469A 2006-12-28 2006-12-28 自对准金属硅化物的制造方法 Pending CN101211781A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNA2006101482469A CN101211781A (zh) 2006-12-28 2006-12-28 自对准金属硅化物的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNA2006101482469A CN101211781A (zh) 2006-12-28 2006-12-28 自对准金属硅化物的制造方法

Publications (1)

Publication Number Publication Date
CN101211781A true CN101211781A (zh) 2008-07-02

Family

ID=39611692

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006101482469A Pending CN101211781A (zh) 2006-12-28 2006-12-28 自对准金属硅化物的制造方法

Country Status (1)

Country Link
CN (1) CN101211781A (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103035497A (zh) * 2011-09-29 2013-04-10 中芯国际集成电路制造(上海)有限公司 镍硅化物形成方法及晶体管形成方法
CN103377894A (zh) * 2012-04-20 2013-10-30 中国科学院微电子研究所 金属硅化物制造方法
CN103887159A (zh) * 2012-12-20 2014-06-25 上海华虹宏力半导体制造有限公司 一种对晶圆表面金属进行钝化及合金化处理的方法
CN104347374A (zh) * 2013-07-30 2015-02-11 北大方正集团有限公司 半导体器件制造方法
CN105047551A (zh) * 2015-08-11 2015-11-11 上海华力微电子有限公司 一种镍化硅合金的制备方法
CN109273373A (zh) * 2017-07-18 2019-01-25 联华电子股份有限公司 电连接电容插塞的硅化钴层的制作方法
CN111785622A (zh) * 2020-07-15 2020-10-16 上海华力集成电路制造有限公司 形成金属硅化物的退火工艺、装置及金属接触层形成方法
US20210408186A1 (en) * 2019-07-16 2021-12-30 Ordos Yuansheng Optoelectronics Co., Ltd. Display substrate, manufacturing method thereof and display device
CN114899149A (zh) * 2022-04-21 2022-08-12 晶芯成(北京)科技有限公司 一种半导体器件的制造方法及半导体结构

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103035497A (zh) * 2011-09-29 2013-04-10 中芯国际集成电路制造(上海)有限公司 镍硅化物形成方法及晶体管形成方法
CN103035497B (zh) * 2011-09-29 2016-01-06 中芯国际集成电路制造(上海)有限公司 镍硅化物形成方法及晶体管形成方法
CN103377894B (zh) * 2012-04-20 2016-09-21 中国科学院微电子研究所 金属硅化物制造方法
CN103377894A (zh) * 2012-04-20 2013-10-30 中国科学院微电子研究所 金属硅化物制造方法
CN103887159A (zh) * 2012-12-20 2014-06-25 上海华虹宏力半导体制造有限公司 一种对晶圆表面金属进行钝化及合金化处理的方法
CN103887159B (zh) * 2012-12-20 2016-12-28 上海华虹宏力半导体制造有限公司 一种对晶圆表面金属进行钝化及合金化处理的方法
CN104347374A (zh) * 2013-07-30 2015-02-11 北大方正集团有限公司 半导体器件制造方法
CN105047551A (zh) * 2015-08-11 2015-11-11 上海华力微电子有限公司 一种镍化硅合金的制备方法
CN109273373A (zh) * 2017-07-18 2019-01-25 联华电子股份有限公司 电连接电容插塞的硅化钴层的制作方法
US20210408186A1 (en) * 2019-07-16 2021-12-30 Ordos Yuansheng Optoelectronics Co., Ltd. Display substrate, manufacturing method thereof and display device
US11889721B2 (en) * 2019-07-16 2024-01-30 Ordos Yuansheng Optoelectronics Co., Ltd. Display substrate, manufacturing method thereof and display device
CN111785622A (zh) * 2020-07-15 2020-10-16 上海华力集成电路制造有限公司 形成金属硅化物的退火工艺、装置及金属接触层形成方法
CN111785622B (zh) * 2020-07-15 2022-10-21 上海华力集成电路制造有限公司 形成金属硅化物的退火工艺、装置及金属接触层形成方法
CN114899149A (zh) * 2022-04-21 2022-08-12 晶芯成(北京)科技有限公司 一种半导体器件的制造方法及半导体结构
CN114899149B (zh) * 2022-04-21 2022-10-11 晶芯成(北京)科技有限公司 一种半导体器件的制造方法及半导体结构

Similar Documents

Publication Publication Date Title
CN101211781A (zh) 自对准金属硅化物的制造方法
KR100633191B1 (ko) 표면 상태 불활성화를 촉진하는 층을 갖는 소자 구조물
CN100505168C (zh) 半导体器件中金属硅化物的单向扩散
CN101714508B (zh) 制造半导体装置的方法
US7649263B2 (en) Semiconductor device
JPWO2002073697A1 (ja) 半導体集積回路装置およびその製造方法
US8969209B2 (en) Method for removing oxide
CN100536064C (zh) 选择性去除未被硅化的金属的方法
CN103035523B (zh) 一种晶体管形成方法
KR20010098862A (ko) 반도체 장치의 제조 방법
WO2005083795A8 (ja) 半導体装置の製造方法及びプラズマ酸化処理方法
CN101197281A (zh) 半导体器件中硅化物接触的制造方法
CN102832112A (zh) 金属硅化物形成方法
CN102339736A (zh) 一种界面优化的锗基半导体器件及其制造方法
CN102117744B (zh) 自对准金属硅化物的形成方法
CN101140871B (zh) 半导体器件中金属硅化物接触的制造方法
JP2000315662A (ja) 半導体装置の製造方法
CN102054687B (zh) 表面氧化物的去除方法
CN102543701B (zh) 制作金属硅化物的方法
CN102832129B (zh) 一种半导体器件的制造方法
CN1326638C (zh) 一种去除硅化物形成过程中多余金属的方法
US7595264B2 (en) Fabrication method of semiconductor device
CN102543704B (zh) 栅极氧化层的形成方法
CN103035497A (zh) 镍硅化物形成方法及晶体管形成方法
US8247875B2 (en) Fabrication method of semiconductor device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication