CN101207818B - 数据转换装置 - Google Patents
数据转换装置 Download PDFInfo
- Publication number
- CN101207818B CN101207818B CN 200610167478 CN200610167478A CN101207818B CN 101207818 B CN101207818 B CN 101207818B CN 200610167478 CN200610167478 CN 200610167478 CN 200610167478 A CN200610167478 A CN 200610167478A CN 101207818 B CN101207818 B CN 101207818B
- Authority
- CN
- China
- Prior art keywords
- mentioned
- signal
- order
- data
- gain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Image Processing (AREA)
Abstract
本发明提供一种数据转换装置,包括一前处理单元,用以产生预处理影像数据及预处理结果数据;一运算单元,用以根据预处理影像数据及预处理结果数据,产生第一运算数据以及第二运算数据;以及一后处理单元,用以根据第一运算数据执行第一后处理程序而产生结果数据,以及根据第二运算数据执行第二后处理程序而产生影像数据。本发明所述的数据转换装置,执行DCT运算以及IDCT运算是共用相同的硬件架构,节省了芯片的面积并达到较佳的电路效益。
Description
技术领域
本发明是有关于一种影像处理,且特别是有关于一种可用以执行离散余弦转换以及反向离散余弦转换的数据转换系统。
背景技术
MPEG-4为一种影像压缩标准,用以传输及控制多媒体的视频数据。目前许多新兴的产品均有支持MPEG格式的数据,例如数字电视机顶盒(digital television set-top box)、数字卫星系统(Digital Satellite System;DSS)、高分辨率电视、译码器、多样化数字光盘机(Digital Versatile Disk player;DVD player)、视频会议(video conferencing)、网络影像(internet video)等。由于上述产品是利用MPEG技术来进行影像压缩,故只需较小的储存空间便可储存影像。此外,亦仅需较小的频宽即可传输影像。
图1为已知影像压缩装置。其包括离散余弦转换处理器(Discrete Cosine Transform Operator;以下简称DCT处理器)13以及量化器(quantizer)14。DCT处理器13用以执行离散余弦转换(Discrete Cosine Transform;以下简称DCT)。量化器14用以量化DCT系数。已知影像压缩装置提供一反馈路径。该反馈路径是由反向量化器15、反向DCT处理器16、加法器17、切换式逻辑单元12、19,以及减法器11所构成。已知影像压缩装置具有影像存储器18,用以撷取(extract)移动向量(motion vector)V。另外,已知影像压缩装置更包括编码控制器10,用以控制量化器14,以及切换式逻辑单元12、19。
DCT处理器13可处理影像尺寸为N×N的影像输入数据。已知影像压缩装置的DCT处理程序是利用行列分解(row-columndecomposition)的方式处理及转换数据,如图2所示。行列分解(row-column decomposition)方法利用DCT核(kernel)的特性以降低乘法运算的次数。经过行列分解处理之后,DCT处理器13将转换后的N×N数据方块输出至量化器14。
在执行行列分解时,先提供N×N影像数据中的列方向影像数据至第一方向DCT处理器131。第一方向DCT处理器131会将处理后的列方向影像数据暂存在换位存储器(transpositionmemory)132。然后再以行方向读取第一方向DCT处理器131处理过的影像数据,并提供至第二方向DCT处理器133,使其处理行方向的影像数据。
在已知DCT运算的行列分解中,当DCT处理器对N×N的影像区块执行完第一及第二方向的DCT运算后,量化器才会开始量化DCT系数。另外,当N×N的影像区块量化完后,反向量化器(dequantizer)15才会被致能。当反向量化器15输出反向量化的结果后,反向DCT处理器16开始进行反向(inverse)DCT运算。DCT处理器13、量化器14、反向量化器15以及反向DCT处理器16是各自操作在不同的阶段。
在已知技术中,DCT运算以及反向DCT运算是分别透过DCT处理器13以及反向DCT处理器16执行,因而必须占用较多的芯片面积。
发明内容
有鉴于此,本发明提供一种数据转换装置,包括前处理单元、运算单元以及后处理单元。前处理单元是用以接收二维影像数据,并且对二维影像数据的每一列影像数据执行第一预处理程序而产生第一预处理影像数据,以及用以接收二维结果数据,并且对二维结果数据的每一列结果数据执行第二预处理程序而产生第一预处理结果数据;运算单元是用以分别根据第一预处理影像数据以及第一预处理结果数据透过第一运算元件以及第二运算元件而产生第一影像运算数据以及第一结果运算数据;后处理单元是用以根据第一影像运算数据执行第一后处理程序而产生一列结果数据,以及根据第一结果运算数据执行第二后处理程序而产生一列影像数据。其中上述前处理单元对上述列结果数据的行影像数据执行上述第一预处理程序而产生一第二预处理影像数据,并且对上述列影像数据的行结果数据执行上述第二预处理程序而产生一第二预处理结果数据,其中上述运算单元分别根据上述第二预处理影像数据以及上述第二预处理结果数据透过上述第一运算元件以及上述第二运算元件而产生一第二影像运算数据以及一第二结果运算数据,其中上述后处理单元根据上述第二影像运算数据执行上述第一后处理程序而产生上述二维结果数据,以及根据上述第二结果运算数据执行上述第二后处理程序而产生上述二维影像数据。
本发明所述的数据转换装置,上述后处理单元将上述列结果数据以及上述列影像数据储存于一存储器中,以及上述前处理单元从上述存储器读取上述列结果数据的行影像数据以及上述列影像数据的行结果数据。
本发明所述的数据转换装置,上述存储器是为一转置存储器。
本发明所述的数据转换装置,上述第一预处理程序是为将上述二维影像数据或是上述列结果数据的行影像数据重新排列或是执行加减法运算,以及上述第二预处理程序是为将上述二维结果数据或是上述列影像数据的行结果数据重新排列或是执行加减法运算。
本发明所述的数据转换装置,上述第一运算元件以及上述第二运算元件皆为斜环形卷积单元,用以执行斜环形卷积运算。
本发明所述的数据转换装置,上述第一运算元件包括:一第一多工器,用以根据一第一第一选取信号选择输出上述第一或第二预处理影像数据以及一第一第一反馈信号之一,而产生一第一第一信号以及一第一第二信号;一第一第一触发器,耦接于上述第一多工器与一第一第一节点之间,用以锁存上述第一第一信号;一第一第二触发器,耦接于上述第一第一节点与一第一第二节点之间,用以锁存上述第一第二信号;一第一反向单元,用以改变上述第一第二信号的极性,并且输出上述第一第一反馈信号;一第一第一增益级,耦接至上述第一第一节点,用以取得上述第一第一信号与一第一第一增益的乘积,并且输出一第一第一输出信号;一第一第二增益级,耦接至上述第一第二节点,用以取得上述第一第二信号与一第一第二增益的乘积,并且输出一第一第二输出信号;以及一第一加法器,耦接至上述第一第一增益级与第一第二增益级,用以取得上述第一第一输出信号与上述第一第二输出信号之和,并且输出上述第一或第二影像运算数据。
本发明所述的数据转换装置,上述第一多工器,更用以根据一第一第二选取信号选择输出上述第一或第二预处理结果数据以及一第一第二反馈信号之一,而产生一第一第三信号以及一第一第四信号;上述第一第一触发器,用以锁存上述第一第三信号;上述第一第二触发器,用以锁存上述第一第四信号;上述第一反向单元,用以改变上述第一第四信号的极性,并且输出上述第一第二反馈信号;上述第一第一增益级,用以取得上述第一第三信号与上述第一第一增益的乘积,并且输出一第一第三输出信号;上述第一第二增益级,用以取得上述第一第四信号与上述第一第二增益的乘积,并且输出一第一第四输出信号;以及上述第一加法器,用以取得上述第一第三输出信号与上述第一第四输出信号之和,并且输出上述第一或第二结果运算数据。
本发明所述的数据转换装置,上述第二运算单元包括:一第二多工器,用以根据一第二第一选取信号选择输出上述第一或第二预处理影像数据以及一第二第一反馈信号之一,而产生一第二第一信号、一第二第二信号、一第二第三信号以及一第二第四信号;一第二第一触发器,耦接于上述第二多工器与一第二第一节点之间,用以锁存上述第二第一信号;一第二第二触发器,耦接于上述第二第一节点与一第二第二节点之间,用以锁存上述第二第二信号;一第二第三触发器,耦接于上述第二第二节点与一第二第三节点之间,用以锁存上述第二第三信号;一第二第四触发器,耦接于上述第二第三节点与一第二第四节点之间,用以锁存上述第二第四信号;一第二反向单元,用以改变上述第二第四信号的极性,并且输出上述第二第一反馈信号;一第二第一增益级,耦接至上述第二第一节点,用以取得上述第二第一信号与一第二第一增益的乘积,并且输出一第二第一输出信号;一第二第二增益级,耦接至上述第二第二节点,用以取得上述第二第二信号与一第二第二增益的乘积,并且输出一第二第二输出信号;一第二第三增益级,耦接至上述第二第三节点,用以取得上述第二第三信号与一第二第三增益的乘积,并且输出一第二第三输出信号;一第二第四增益级,耦接至上述第二第四节点,用以取得上述第二第四信号与一第二第四增益的乘积,并且输出一第二第四输出信号;以及一第二加法器,耦接至上述第二第一增益级、第二第二增益级、第二第三增益级以及第二第四增益级,用以取得上述第二第一输出信号、第二第二输出信号、第二第三输出信号以及第二第四输出信号之和,并且输出上述第一或第二影像运算数据。
本发明所述的数据转换装置,上述第二多工器,用以根据一第二第二选取信号选择输出上述第一或第二预处理结果数据以及一第二第二反馈信号之一,而产生一第二第五信号、一第二第六信号、一第二第七信号以及一第二第八信号;上述第二第一触发器,用以锁存上述第二第五信号;上述第二第二触发器,用以锁存上述第二第六信号;上述第二第三触发器,用以锁存上述第二第七信号;上述第二第四触发器,用以锁存上述第二第八信号;上述第二反向单元,用以改变上述第二第八信号的极性,并且输出上述第二第二反馈信号;上述第二第一增益级,用以取得上述第二第五信号与上述第二第一增益的乘积,并且输出一第二第五输出信号;上述第二第二增益级,用以取得上述第二第六信号与上述第二第二增益的乘积,并且输出一第二第六输出信号;上述第二第三增益级,用以取得上述第二第七信号与上述第二第三增益的乘积,并且输出一第二第七输出信号;上述第二第四增益级,用以取得上述第二第八信号与上述第二第四增益的乘积,并且输出一第二第八输出信号;以及上述第二加法器,耦接至上述第二第一增益级、第二第二增益级、第二第三增益级以及第二第四增益级,用以取得上述第二第五输出信号、第二第六输出信号、第二第七输出信号以及第二第八输出信号之和,并且输出上述第一或第二结果运算数据。
本发明所述的数据转换装置,上述第一后处理程序是为将上述第一或第二影像运算数据执行加减法运算,以及上述第二后处理程序是为将上述第一或第二结果运算数据执行加减法运算。
本发明所述的数据转换装置,执行DCT运算以及IDCT运算是共用相同的硬件架构,节省了芯片的面积并达到较佳的电路效益。
附图说明
图1为已知影像压缩装置的示意图。
图2为已知行列分解方法的DCT运算的方块图。
图3是显示根据本发明实施例所述的数据转换系统的示意图。
图4A是显示根据本发明实施例所述的数据转换装置的示意图。
图4B是显示根据本发明实施例所述的数据转换装置的示意图。
图5是显示根据本发明实施例所述的第一运算元件的示意图。
图6是显示根据本发明实施例所述的第二运算元件的示意图。
具体实施方式
为让本发明的上述和其他目的、特征和优点能更明显易懂,下文特举出较佳实施例,并配合所附图式,作详细说明如下:
图3是显示根据本发明实施例所述的数据转换系统300的示意图。数据转换系统300包括数据转换装置310与存储器302。
数据转换系统300可用以对二维影像数据322执行离散余弦转换(Discrete Cosine Transform,DCT)运算,而产生二维结果数据324。再者,数据转换系统300亦可用以对二维结果数据324执行反向离散余弦转换(Inversed Discrete Cosine Transform,IDCT)运算,而产生二维影像数据322。
图4A是显示根据本发明实施例所述的数据转换装置310的详细示意图,其中数据转换装置310包括前处理单元402、运算单元420以及后处理单元404。运算单元420包括第一运算元件422以及第二运算元件424。
以透过数据转换系统300执行DCT运算为例。前处理单元402是根据二维影像数据322中每一列影像数据执行第一预处理程序而产生预处理影像数据412。值得注意的是,第一预处理程序是为将二维影像数据322中所有的列影像数据重新排列或是执行加减法运算。运算单元420是根据预处理影像数据412透过第一运算元件422以及第二运算元件424而产生第一运算数据414。必须注意的是,第一运算元件422以及第二运算元件424皆为斜环形卷积(skew circular convolution,scc)单元,用以对预处理影像数据412执行斜环形卷积运算。后处理单元404是根据第一运算数据414执行第一后处理程序而产生列结果数据416,并将列结果数据416储存于存储器302中。值得注意的是,第一后处理程序是为将第一运算数据414执行加减法运算。再者,根据本发明实施例所述的存储器302可以为转置存储器(transpose RAM)。
待二维影像数据322中每一列影像数据皆透过数据转换装置310产生列结果数据416后,再将储存于存储器302的所有列结果数据416中的行影像数据418传送至前处理单元402。
前处理单元402是根据行影像数据418执行第一预处理程序而产生预处理影像数据412。运算单元420是根据预处理影像数据412透过第一运算元件422以及第二运算元件424而产生第一运算数据414。后处理单元404是根据第一运算数据414执行第一后处理程序而产生二维结果数据324,并结束DCT运算。
图5是显示根据本发明实施例所述的第一运算元件422的示意图。第一运算元件422包括第一多工器502、第一第一触发器504、第一第二触发器506、第一反向单元508、第一第一增益级510、第一第二增益512以及第一加法器514。
在执行DCT运算时,第一运算元件422的第一多工器502是根据第一第一选取信号C11选择输出预处理影像数据412以及第一第一反馈信号f11两者之一,而产生第一第一信号S11以及第一第二信号S12。第一第一触发器504是耦接于第一多工器502与第一第一节点N11之间,用以锁存第一第一信号S11。第一第二触发器506是耦接于第一第一节点N11与第一第二节点N12之间,用以锁存第一第二信号S12。第一反向单元508是用以改变第一第二信号S12的极性,并且输出第一第一反馈信号f11。第一第一增益级510是耦接至第一第一节点N11,用以取得第一第一信号S11与第一第一增益的乘积,并且输出第一第一输出信号O11。第一第二增益级512是耦接至第一第二节点N12,用以取得第一第二信号S12与第一第二增益的乘积,并且输出第一第二输出信号O12。第一加法器514是耦接至第一第一增益级510与第一第二增益级512,用以取得第一第一输出信号O11与第一第二输出信号O12之和,并且输出第一运算数据414。
图6是显示根据本发明实施例所述的第二运算元件424的示意图。第二运算元件424包括第二多工器602、第二第一触发器604、第二第二触发器606、第二第三触发器608、第二第四触发器610、第二反向单元612、第二第一增益级614、第二第二增益级616、第二第三增益级618、第二第四增益级620以及第二加法器622。
在执行DCT运算时,第二运算元件424的第二多工器602是根据第二第一选取信号C21选择输出预处理影像数据412以及第二第一反馈信号f21两者之一,而产生第二第一信号S21、第二第二信号S22、第二第三信号S23以及第二第四信号S24。第二第一触发器604是耦接于第二多工器602与第二第一节点N21之间,用以锁存第二第一信号S21。第二第二触发器606是耦接于第二第一节点N21与第二第二节点N22之间,用以锁存第二第二信号S22。第二第三触发器608是耦接于第二第二节点N22与第二第三节点N23之间,用以锁存第二第三信号S23。第二第四触发器610是耦接于第二第三节点N23与第二第四节点N24之间,用以锁存第二第四信号S24。第二反向单元612是用以改变第二第四信号S24的极性,并且输出第二第一反馈信号f21。第二第一增益级614是耦接至第二第一节点N21,用以取得第二第一信号S21与第二第一增益的乘积,并且输出第二第一输出信号O21。第二第二增益级616是耦接至第二第二节点N22,用以取得第二第二信号S22与第二第二增益的乘积,并且输出第二第二输出信号O22。第二第三增益级618是耦接至第二第三节点N23,用以取得第二第三信号S23与第二第三增益的乘积,并且输出第二第三输出信号O23。第二第四增益级620是耦接至第二第四节点N24,用以取得第二第四信号S24与第二第四增益的乘积,并且输出第二第四输出信号O24。第二加法器622是耦接至第二第一增益级614、第二第二增益级616、第二第三增益级618以及第二第四增益级620,用以取得第二第一输出信号O21、第二第二输出信号O22、第二第三输出信号O23以及第二第四输出信号O24之和,并且输出第一运算数据414。
图4B是以透过数据转换系统300执行IDCT运算为例。前处理单元402是根据二维结果数据324中每一列结果数据执行第二预处理程序而产生预处理结果数据452。值得注意的是,第二预处理程序是为将二维结果数据324中所有的列结果数据重新排列或是执行加减法运算。运算单元420是根据预处理结果数据452透过第一运算元件422以及第二运算元件424而产生第二运算数据454。必须注意的是,第一运算元件422以及第二运算元件424皆为斜环形卷积(skew circular convolution,scc)单元,用以对预处理结果数据452执行斜环形卷积运算。后处理单元404是根据第二运算数据454执行第二后处理程序而产生列影像数据456,并将列影像数据456储存于存储器302中。值得注意的是,第二后处理程序是为将第二运算数据454执行加减法运算。再者,根据本发明实施例所述的存储器302可以为转置存储器(transpose RAM)。
待二维结果数据324中每一列结果数据皆透过数据转换装置310产生列影像数据456后,再将储存于存储器302的所有列影像数据456中的行结果数据458传送至前处理单元402。
前处理单元402是根据行结果数据458执行第二预处理程序而产生预处理结果数据452。运算单元420是根据预处理结果数据452透过第一运算元件422以及第二运算元件424而产生第二运算数据454。后处理单元404是根据第二运算数据454执行第二后处理程序而产生二维影像数据322,并结束IDCT运算。
请参阅图5,在执行IDCT运算时,第一运算元件422的第一多工器502是根据第一第二选取信号C12选择输出预处理结果数据452以及第一第二反馈信号f12其中之一,而产生第一第三信号S13以及第一第四信号S14。第一第一触发器504是用以锁存第一第三信号S13。第一第二触发器506是用以锁存第一第四信号S14。第一反向单元508是用以改变第一第四信号S14的极性,并且输出第一第二反馈信号f12。第一第一增益级510是用以取得第一第三信号S13与第一第一增益的乘积,并且输出第一第三输出信号O13。第一第二增益级512是用以取得第一第四信号S14与第一第二增益的乘积,并且输出第一第四输出信号O14。第一加法器514是用以取得第一第三输出信号O13与第一第四输出信号O14之和,并且输出第二运算数据454。
请参阅图6,在执行IDCT运算时,第二运算元件424的第二多工器602是根据第二第二选取信号C22选择输出预处理结果数据452以及第二第二反馈信号f22两者之一,而产生第二第五信号S25、第二第六信号S26、第二第七信号S27以及第二第八信号S28。第二第一触发器604是用以锁存第二第五信号S25。第二第二触发器606是用以锁存第二第六信号S26。第二第三触发器608是用以锁存第二第七信号S27。第二第四触发器610是用以锁存第二第八信号S28。第二反向单元612是用以改变第二第八信号S28的极性,并且输出第二第二反馈信号f22。第二第一增益级614是用以取得第二第五信号S25与第二第一增益的乘积,并且输出第二第五输出信号O25。第二第二增益级616是用以取得第二第六信号S26与第二第二增益的乘积,并且输出第二第六输出信号O26。第二第三增益级618是用以取得第二第七信号S27与第二第三增益的乘积,并且输出第二第七输出信号O27。第二第四增益级620是用以取得第二第八信号S28与第二第四增益的乘积,并且输出第二第八输出信号O28。第二加法器622是用以取得第二第五输出信号O25、第二第六输出信号O26、第二第七输出信号O27以及第二第八输出信号O28之和,并且输出第二运算数据454。
在此实施例中是以四笔输入的DCT运算为例。DCT运算的公式为:
k=1,2,...,N-1
以N=4代入上述公式,可以得到:
根据cos(x)=-cos(п-x)的特性,将X(0),X(1),X(2),X(3)化简为:
令(x0+x3)=e0,(x0-x3)=e1,(x1+x2)=e2,(x1-x2)=e3,并将X(0),X(1),X(2),X(3)整理为:
如此一来,透过将预处理影像数据412设定为[e3,e1]、第一第一增益设定为以及将第一第二增益设定为便可于后处理单元404的输出端得到结果数据X(0),X(1),X(2),X(3)。
依此类推,透过设定第一运算元件422以及第二运算元件424中的增益便可得到八笔输入DCT运算的结果。
本发明所揭露的运算单元420中的第一运算元件422以及第二运算元件424可用以执行DCT运算以及IDCT运算。由于执行DCT运算以及IDCT运算是共用相同的硬件架构,如此一来,便可节省芯片的面积以达到较佳的电路效益。
以上所述仅为本发明较佳实施例,然其并非用以限定本发明的范围,任何熟悉本项技术的人员,在不脱离本发明的精神和范围内,可在此基础上做进一步的改进和变化,因此本发明的保护范围当以本申请的权利要求书所界定的范围为准。
附图中符号的简单说明如下:
10:编码控制器
11:减法器
12、19:切换式逻辑单元
13:DCT处理器
14:量化器
15:反相量化器
16:反相DCT处理器
17、514、622:加法器
18:影像存储器
508、612:反向单元
131:第一方向DCT处理器
132:换位存储器
133:第二方向DCT处理器
300:数据转换系统
302:存储器
310:数据转换装置
322:二维影像数据
324:二维结果数据
402:前处理单元
404:后处理单元
420:运算单元
422:第一运算元件
424:第二运算元件
412:预处理影像数据
414:第一运算数据
416:列结果数据
418:行影像数据
452:预处理结果数据
454:第二运算数据
456:列影像数据
458:行结果数据
502、602:多工器
f11、f12、f21、f22:反馈信号
C11、C12、C21、C22:选取信号
504、506、604、606、608、610:触发器
510、512、614、616、618、620:增益级
N11、N12、N21、N22、N23、N24:节点
S11、S12、S13、S14、S21、S22、S23、S24、S25、S26、S27、S28:信号
O11、O12、O13、O14、O21、O22、O23、O24、O25、O26、O27、O28:输出信号
Claims (10)
1.一种数据转换装置,其特征在于,该数据转换装置包括:
一前处理单元,用以接收一二维影像数据,并且对上述二维影像数据的每一列影像数据执行一第一预处理程序而产生一第一预处理影像数据,以及用以接收一二维结果数据,并且对上述二维结果数据的每一列结果数据执行一第二预处理程序而产生一第一预处理结果数据;
一运算单元,用以分别根据上述第一预处理影像数据以及上述第一预处理结果数据透过一第一运算元件以及一第二运算元件而产生一第一影像运算数据以及一第一结果运算数据;以及
一后处理单元,用以根据上述第一影像运算数据执行一第一后处理程序而产生一列结果数据,以及根据上述第一结果运算数据执行一第二后处理程序而产生一列影像数据,
其中上述前处理单元对上述列结果数据的行影像数据执行上述第一预处理程序而产生一第二预处理影像数据,并且对上述列影像数据的行结果数据执行上述第二预处理程序而产生一第二预处理结果数据,
其中上述运算单元分别根据上述第二预处理影像数据以及上述第二预处理结果数据透过上述第一运算元件以及上述第二运算元件而产生一第二影像运算数据以及一第二结果运算数据,
其中上述后处理单元根据上述第二影像运算数据执行上述第一后处理程序而产生上述二维结果数据,以及根据上述第二结果运算数据执行上述第二后处理程序而产生上述二维影像数据。
2.根据权利要求1所述的数据转换装置,其特征在于,上述后处理单元将上述列结果数据以及上述列影像数据储存于一存储器中,以及上述前处理单元从上述存储器读取上述列结果数据的行影像数据以及上述列影像数据的行结果数据。
3.根据权利要求2所述的数据转换装置,其特征在于,上述存储器是为一转置存储器。
4.根据权利要求1所述的数据转换装置,其特征在于,上述第一预处理程序是为将上述二维影像数据或是上述列结果数据的行影像数据重新排列或是执行加减法运算,以及上述第二预处理程序是为将上述二维结果数据或是上述列影像数据的行结果数据重新排列或是执行加减法运算。
5.根据权利要求1所述的数据转换装置,其特征在于,上述第一运算元件以及上述第二运算元件皆为斜环形卷积单元,用以执行斜环形卷积运算。
6.根据权利要求5所述的数据转换装置,其特征在于,上述第一运算元件包括:
一第一多工器,用以根据一第一第一选取信号选择输出上述第一或第二预处理影像数据以及一第一第一反馈信号其中之一,而产生一第一第一信号以及一第一第二信号;
一第一第一触发器,耦接于上述第一多工器与一第一第一节点之间,用以锁存上述第一第一信号;
一第一第二触发器,耦接于上述第一第一节点与一第一第二节点之间,用以锁存上述第一第二信号;
一第一反向单元,用以改变上述第一第二信号的极性,并且输出上述第一第一反馈信号;
一第一第一增益级,耦接至上述第一第一节点,用以取得上述第一第一信号与一第一第一增益的乘积,并且输出一第一第一输出信号;
一第一第二增益级,耦接至上述第一第二节点,用以取得上述第一第二信号与一第一第二增益的乘积,并且输出一第一第二输出信号;以及
一第一加法器,耦接至上述第一第一增益级与第一第二增益级,用以取得上述第一第一输出信号与上述第一第二输出信号之和,并且输出上述第一或第二影像运算数据。
7.根据权利要求6所述的数据转换装置,其特征在于,上述第一多工器,更用以根据一第一第二选取信号选择输出上述第一或第二预处理结果数据以及一第一第二反馈信号其中之一,而产生一第一第三信号以及一第一第四信号;
上述第一第一触发器,用以锁存上述第一第三信号;
上述第一第二触发器,用以锁存上述第一第四信号;
上述第一反向单元,用以改变上述第一第四信号的极性,并且输出上述第一第二反馈信号;
上述第一第一增益级,用以取得上述第一第三信号与上述第一第一增益的乘积,并且输出一第一第三输出信号;
上述第一第二增益级,用以取得上述第一第四信号与上述第一第二增益的乘积,并且输出一第一第四输出信号;以及
上述第一加法器,用以取得上述第一第三输出信号与上述第一第四输出信号之和,并且输出上述第一或第二结果运算数据。
8.根据权利要求5所述的数据转换装置,其特征在于,上述第二运算单元包括:
一第二多工器,用以根据一第二第一选取信号选择输出上述第一或第二预处理影像数据以及一第二第一反馈信号其中之一,而产生一第二第一信号、一第二第二信号、一第二第三信号以及一第二第四信号;
一第二第一触发器,耦接于上述第二多工器与一第二第一节点之间,用以锁存上述第二第一信号;
一第二第二触发器,耦接于上述第二第一节点与一第二第二节点之间,用以锁存上述第二第二信号;
一第二第三触发器,耦接于上述第二第二节点与一第二第三节点之间,用以锁存上述第二第三信号;
一第二第四触发器,耦接于上述第二第三节点与一第二第四节点之间,用以锁存上述第二第四信号;
一第二反向单元,用以改变上述第二第四信号的极性,并且输出上述第二第一反馈信号;
一第二第一增益级,耦接至上述第二第一节点,用以取得上述第二第一信号与一第二第一增益的乘积,并且输出一第二第一输出信号;
一第二第二增益级,耦接至上述第二第二节点,用以取得上述第二第二信号与一第二第二增益的乘积,并且输出一第二第二输出信号;
一第二第三增益级,耦接至上述第二第三节点,用以取得上述第二第三信号与一第二第三增益的乘积,并且输出一第二第三输出信号;
一第二第四增益级,耦接至上述第二第四节点,用以取得上述第二第四信号与一第二第四增益的乘积,并且输出一第二第四输出信号;以及
一第二加法器,耦接至上述第二第一增益级、第二第二增益级、第二第三增益级以及第二第四增益级,用以取得上述第二第一输出信号、第二第二输出信号、第二第三输出信号以及第二第四输出信号之和,并且输出上述第一或第二影像运算数据。
9.根据权利要求8所述的数据转换装置,其特征在于,上述第二多工器,用以根据一第二第二选取信号选择输出上述第一或第二预处理结果数据以及一第二第二反馈信号其中之一,而产生一第二第五信号、一第二第六信号、一第二第七信号以及一第二第八信号;
上述第二第一触发器,用以锁存上述第二第五信号;
上述第二第二触发器,用以锁存上述第二第六信号;
上述第二第三触发器,用以锁存上述第二第七信号;
上述第二第四触发器,用以锁存上述第二第八信号;
上述第二反向单元,用以改变上述第二第八信号的极性,并且输出上述第二第二反馈信号;
上述第二第一增益级,用以取得上述第二第五信号与上述第二第一增益的乘积,并且输出一第二第五输出信号;
上述第二第二增益级,用以取得上述第二第六信号与上述第二第二增益的乘积,并且输出一第二第六输出信号;
上述第二第三增益级,用以取得上述第二第七信号与上述第二第三增益的乘积,并且输出一第二第七输出信号;
上述第二第四增益级,用以取得上述第二第八信号与上述第二第四增益的乘积,并且输出一第二第八输出信号;以及
上述第二加法器,耦接至上述第二第一增益级、第二第二增益级、第二第三增益级以及第二第四增益级,用以取得上述第二第五输出信号、第二第六输出信号、第二第七输出信号以及第二第八输出信号之和,并且输出上述第一或第二结果运算数据。
10.根据权利要求1所述的数据转换装置,其特征在于,上述第一后处理程序是为将上述第一或第二影像运算数据执行加减法运算,以及上述第二后处理程序是为将上述第一或第二结果运算数据执行加减法运算。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200610167478 CN101207818B (zh) | 2006-12-20 | 2006-12-20 | 数据转换装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200610167478 CN101207818B (zh) | 2006-12-20 | 2006-12-20 | 数据转换装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101207818A CN101207818A (zh) | 2008-06-25 |
CN101207818B true CN101207818B (zh) | 2010-08-11 |
Family
ID=39567620
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 200610167478 Expired - Fee Related CN101207818B (zh) | 2006-12-20 | 2006-12-20 | 数据转换装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101207818B (zh) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN2030396U (zh) * | 1988-06-04 | 1989-01-04 | 南京汽轮电机厂 | 信号采样变换装置 |
US5452466A (en) * | 1993-05-11 | 1995-09-19 | Teknekron Communications Systems, Inc. | Method and apparatus for preforming DCT and IDCT transforms on data signals with a preprocessor, a post-processor, and a controllable shuffle-exchange unit connected between the pre-processor and post-processor |
CN1108865A (zh) * | 1993-03-31 | 1995-09-20 | 索尼公司 | 自适应视频信号运算处理装置 |
CN1125875A (zh) * | 1994-12-27 | 1996-07-03 | 联华电子股份有限公司 | 图像合成装置二维转换装置的二维旋转方法 |
CN1258169A (zh) * | 1998-12-23 | 2000-06-28 | Lg情报通信株式会社 | 流水线离散余弦变换设备 |
US6308193B1 (en) * | 1998-01-30 | 2001-10-23 | Hyundai Electronics Ind. Co., Ltd. | DCT/IDCT processor |
CN1777285A (zh) * | 2004-11-15 | 2006-05-24 | 联发科技股份有限公司 | 视讯/影像处理装置以及视讯/影像处理方法 |
-
2006
- 2006-12-20 CN CN 200610167478 patent/CN101207818B/zh not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN2030396U (zh) * | 1988-06-04 | 1989-01-04 | 南京汽轮电机厂 | 信号采样变换装置 |
CN1108865A (zh) * | 1993-03-31 | 1995-09-20 | 索尼公司 | 自适应视频信号运算处理装置 |
US5452466A (en) * | 1993-05-11 | 1995-09-19 | Teknekron Communications Systems, Inc. | Method and apparatus for preforming DCT and IDCT transforms on data signals with a preprocessor, a post-processor, and a controllable shuffle-exchange unit connected between the pre-processor and post-processor |
CN1125875A (zh) * | 1994-12-27 | 1996-07-03 | 联华电子股份有限公司 | 图像合成装置二维转换装置的二维旋转方法 |
US6308193B1 (en) * | 1998-01-30 | 2001-10-23 | Hyundai Electronics Ind. Co., Ltd. | DCT/IDCT processor |
CN1258169A (zh) * | 1998-12-23 | 2000-06-28 | Lg情报通信株式会社 | 流水线离散余弦变换设备 |
CN1777285A (zh) * | 2004-11-15 | 2006-05-24 | 联发科技股份有限公司 | 视讯/影像处理装置以及视讯/影像处理方法 |
Also Published As
Publication number | Publication date |
---|---|
CN101207818A (zh) | 2008-06-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0673171B1 (en) | Video decoder | |
US7634148B2 (en) | Image signal transforming and inverse-transforming method and computer program product with pre-encoding filtering features | |
US5649077A (en) | Modularized architecture for rendering scaled discrete cosine transform coefficients and inverse thereof for rapid implementation | |
CN101188761A (zh) | Avs标准中基于并行处理来优化dct快速算法的方法 | |
KR20010033772A (ko) | 고속 dct 도메인 다운샘플링 | |
US8417045B2 (en) | Mechanism for processing order-16 discrete cosine transforms | |
JPH09212484A (ja) | 離散コサイン変換方法 | |
CN1972450A (zh) | 具有任意转换比率的数字视频格式下转换设备及其方法 | |
CN101207818B (zh) | 数据转换装置 | |
JP3025750B2 (ja) | 離散コサイン変換回路,離散コサイン逆変換回路,mpegビデオエンコーダ,mpegビデオデコーダ | |
CN102547263A (zh) | 可变复杂度的离散余弦逆变换查表快速算法 | |
CN100450184C (zh) | 运用于图像编码和视频编码的离散余弦变换方法 | |
GB2305798A (en) | Spatial frequency domain video signal processing | |
Husemann et al. | Hardware integrated quantization solution for improvement of computational H. 264 encoder module | |
CN102055970A (zh) | 多重标准视频解码系统 | |
KR20030057425A (ko) | 역 변환 디바이스 및 역 변환 방법 및 변환 디바이스 및변환 방법 | |
JP3971135B2 (ja) | Dct行列分解方法及びdct装置 | |
Asif et al. | Exploiting MB level parallelism in H. 264/AVC encoder for multi-core platform | |
Gupta et al. | An efficient modified lifting based 2-D discrete wavelet transform architecture | |
CN110737869A (zh) | Dct/idct乘法器电路优化方法及应用 | |
KR20000013653A (ko) | 정/역 최적화 정수형 여현변환장치 및 그 방법 | |
JP3135894U (ja) | データ変換装置 | |
CN100349466C (zh) | 视频或图像压缩中准能量守恒变换的方法和装置 | |
CN116389740A (zh) | 一种基于risc-v指令集的hevc视频编码器重构模块变换方法 | |
KR101760779B1 (ko) | 변환 모드에 따른 변환 양자화 방법 및 변환 모드에 따른 변환 양자화 방법을 수행하는 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20100811 Termination date: 20151220 |