CN101207106A - 电路板及其制造方法 - Google Patents

电路板及其制造方法 Download PDF

Info

Publication number
CN101207106A
CN101207106A CNA2007101967820A CN200710196782A CN101207106A CN 101207106 A CN101207106 A CN 101207106A CN A2007101967820 A CNA2007101967820 A CN A2007101967820A CN 200710196782 A CN200710196782 A CN 200710196782A CN 101207106 A CN101207106 A CN 101207106A
Authority
CN
China
Prior art keywords
pattern
peristome
circuit board
dummy
wiring pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007101967820A
Other languages
English (en)
Other versions
CN100570868C (zh
Inventor
野原贵誉丈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Co Ltd
Original Assignee
Shinko Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Co Ltd filed Critical Shinko Co Ltd
Publication of CN101207106A publication Critical patent/CN101207106A/zh
Application granted granted Critical
Publication of CN100570868C publication Critical patent/CN100570868C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/241—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus
    • H05K3/242—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus characterised by using temporary conductors on the printed circuit for electrically connecting areas which are to be electroplated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/049—Wire bonding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/17—Post-manufacturing processes
    • H05K2203/175—Configurations of connections suitable for easy deletion, e.g. modifiable circuits or temporary conductors for electroplating; Processes for deleting connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/005—Punching of holes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49162—Manufacturing circuit on or in base by using wire as conductive path

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

本发明提供一种在电路板中央部的周围存在布线图案密集的部分和没有布线图案的空白的部分的电路板中通过冲压加工形成开口部时，抑制在开口部周缘的没有布线图案的空白的部分局部产生的白化区域的发生的电路板及其制造方法。本发明的电路板是通过冲压加工在电路板中央部形成开口部的电路板，在开口部周缘，除了与开口部连接的用于引线接合的布线图案，还设置与开口部周缘连接的虚设电极图案。当该虚设电极图案的面积为S，虚设电极图案与开口部周缘连接的边的长度的合计为d时，优选设置成为S/d≥0.33的尺寸的虚设电极图案。

Description

电路板及其制造方法
技术领域
本发明涉及搭载半导体元件的电路板，即为了用接合线连接半导体元件和电路板，在中央部具有开口部的电路板及其制造方法。
背景技术
一般，在电子设备中安装半导体元件时，采用预先在电路板上搭载半导体元件，把搭载有半导体元件的电路板组装到电子仪器中的手法，提高安装作业的效率。这时，用接合线连接半导体元件的电极和电路板上的端子。为了缩短接合线的长度，在电路板的中央部设置开口部，用接合线连接小的半导体元件的电极和开口部周围的电路布线的端子部。
作为图11所示的半导体器件而组装的、在中央部具有开口部3的电路板101使用玻璃基体材料敷铜层叠板等绝缘性基体材料17，在铜层上设置抗蚀剂层，形成给定的抗蚀剂图案，把从该抗蚀剂图案露出的铜层部分溶解除去后，剥离抗蚀剂图案，形成基于铜层的给定的布线图案15。接着，设置阻焊剂层，形成给定的阻焊剂图案，对从该阻焊剂图案露出的布线图案进行镀Ni/Au后，在电路板的中央部，利用铣刀(router bit)形成开口部3。
在利用铣刀形成开口部时，为了防止发生毛刺并防止布线图案的剥离，存在以下方法：使形成开口部的位置的电路布线图案对于垂直于铣刀的移动方向的面成锐角、优选成15度以上的锐角倾斜，并且，将布线图案的宽度形成为90μm以上(例如，参照专利文献1)。
此外，为了缩短连接半导体元件11的电极12和电路板101的布线图案15的接合线13的长度，中央部具有开口部的该电路板101的布线图案15成为接近半导体元件11的电极12的布线图案，在电路板101的中央部的开口部周缘，如图12所示，存在布线图案2密集的部分4和没有布线图案2的空白的部分5。
近年，要求与利用铣刀形成开口部相比，利用生产性更高的冲压加工形成开口部。可是，通过冲压加工形成开口部时，在开口部周围的没有布线图案的部分，因为冲压加工的影响，在图13所示的部分，局部地新产生0.3mm左右的尺寸、看起来发白的白化区域6。
从电路板的表面能观察该白化区域6，所以在引线接合等后面的步骤中，有可能在图像识别等中产生问题，有必要消除白化区域的发生或者使其非常小，或者使其变为无法观察。
[专利文献1]特开2000-315751号公报
发明内容
本发明的目的在于，提供在电路板的中央部的开口部周围存在布线图案密集的部分和没有布线图案的空白的部分的电路板中，当通过冲压加工形成开口部时，防止在开口部周围的没有布线图案的空白的部分局部产生的白化区域的发生的电路板及其制造方法。
用于解决所述课题的本发明是一种电路板，在基板上形成开口部，其中：在与开口部周缘连接的布线图案以外，设置与开口部的圆弧部周缘连接的虚设图案。
另外，虚设图案是由与开口部的圆弧部周缘周期地连接的分支图案构成的电路板，由在开口部的圆弧部周缘周期地连接的多个分支图案、和连接这些分支图案的一端的连结部构成。
另外，虚设电极图案的多个分支图案间隔为0.3mm以内，连接分支图案的一端的连结部在离开口部的圆弧部0.3mm以内的范围中形成。
如果按上述那样构成电路板，即使在电路板的中央部的开口部周缘存在布线图案密集的部分和没有布线图案的部分，由于在空白的部分存在虚设电极图案，所以能抑制由于冲压加工而在开口部周缘产生的白化区域。
另外，如果是0.2mm以下的范围，就难以观察到，不用担心在后面的步骤中被光学装置错误识别。
在成为基板的开口部的范围的内侧形成彼此连结的状态的布线图案和虚设图案后，通过冲压加工，形成开口部的同时，电遮断布线图案和虚设图案，从而能制造所述电路板。根据该方法，同时形成布线图案和虚设图案，通过同时操作的电镀，能使膜厚变得更厚，所以步骤变得极其简单。
此外，虚设图案为尽可能小的面积，从而能减少本来不需要的电镀。
根据本发明，能提供通过冲压加工来形成开口部，与基于铣刀的开口部的形成相比，生产性大幅度提高，并且通过设置虚设电极图案，能抑制冲压加工引起的白化的发生的电路板。
其结果，由于消除了对图像识别的妨碍，可以发挥提高组装工序的效率的效果。
附图说明
图1是表示本发明的电路板的中央部的剖视构造图的图。
图2是表示图1所示的电路板的中央部的平面图的图。
图3是表示虚设电极图案的一个例子的平面图。
图4是表示虚设电极图案的另一个例子的平面图。
图5是表示虚设电极图案的又一个例子的平面图。
图6是表示虚设电极图案的其他例子的平面图。
图7是表示虚设电极图案的另一个其他例子的平面图。
图8是说明虚设电极图案的面积和开口部的接合长度的图。
图9是表示虚设电极图案的面积和开口部的接合长度之比的关系的图。
图10是表示虚设电极图案的制造过程的图。
图11是表示电路板的剖视构造的图。
图12是表示电路板的布线图案的配置的图。
图13是表示电路板的白化区域的图。
符号的说明：
1-虚设电极图案；2-布线图案；3-开口部；4-密集的部分；5-空白的部分；6-白化区域；10-密封树脂；11-半导体元件；12-半导体电极；13-接合线；14-连接端子；15-布线图案；16-阻焊剂；17-绝缘性基体材料；100、101-布线板。
具体实施方式
图1表示本发明的电路板的剖视构造图，图2表示图1所示的电路板的中央部的平面图。
如图1所示，本发明的电路板100在中央部设置开口部3的绝缘性基体材料17的单面搭载半导体元件11，在绝缘性基体材料17的相反一侧的单面设置布线图案和与布线图案连续的与外部的连接端子14。在半导体元件11的绝缘性基体材料一侧的面上设置电极12，并通过开口部3用接合线13与所述布线图案15的顶端的接合部连接。另外，半导体元件11用密封树脂10覆盖并保护，绝缘性基体材料17的相反一侧的面以留出连接端子14的顶端部的方式由阻焊剂16保护。
平面地如图2所示，在绝缘性基体材料中央的开口部3的周缘形成多个(在图2中为14个)布线图案2和虚设图案1。布线图案2如上所述，连接在与外部的连接端子(省略图示)上。虚设图案1由几个块(在图2中，上下2块)构成。这里，与半导体元件的电极数对应地，形成布线图案2，以掩埋开口部3的上下圆弧部周缘的不形成布线图案的区域的方式配置形成虚设图案1。
在图2的例子中，虚设电极图案1由与开口部3的周缘接触的6个分支图案1a和连接这6个分支图案1a的顶端的圆弧图案1b形成，用圆弧图案1b连接分支图案1a的顶端，能取得更强的接合强度。
在离开口部0.3mm以内的范围中形成圆弧图案1b的最外轮廓。这是因为冲压加工引起的白化区域的发生限于开口部的附近，所以只在开口部的附近形成虚设图案，能防止白化区域的发生。
在本发明的电路板中，即使由于开口部的冲压加工而发生了白化区域，白化区域也限制在离开口部3的周围0.2mm以内的范围中。因此，不用担心在后面的步骤中被光学装置错误识别。
图3～图7表示虚设图案的其他形状例。
在形成长圆形状的开口部的电路板中，圆弧部分成为没有布线图案的空白部分，所以在该圆弧部分形成轮状的虚设电极图案。
图3是在开口部3的圆弧部分没有布线图案，所以在该部分形成轮状的虚设电极图案1的例子。该虚设图案1-1采用由圆弧图案1b连接7个分支图案1a的结构。
图4是用7个分支图案1a形成虚设图案1-2的例子。
在用多个接点与开口部接触来构成虚设图案时，相邻的虚设图案(这里是分支图案)之间的间隔L形成在0.3mm以内。
这是为了抑制白化区域的发生。
图5是形成与开口部的圆弧部分接触的1个全面状态的虚设图案1-3的例子。
开口部接触面积对于图案面积的比例增大，所以接合力大，成为在冲压加工时难以剥离的虚设图案。
图6是用3个分支图案1a和连接它们的顶端部的圆弧图案1b形成虚设图案1-4的例子。
可以成为在冲压加工时难以剥离的牢固的虚设图案。
在开口部的直线部分，利用布线图案限制空白部分的形状，所以形成垂直于开口部的虚设电极图案或具有角度的虚设电极图案。
图7是在开口部3的直线部分存在没有布线图案的空白部分，所以在该部分形成虚设图案的例子。
在开口部的直线部分，利用布线图案限制空白部分的形状，所以在开口部周围的直线部分形成虚设电极图案时，形成垂直于开口部周围的直线部分的支状的虚设图案1-5，或者在开口部的直线部分形成具有一定角度θ的支状的虚设图案1-6，或者也可以形成连结多个(在图中为2个)垂直于周缘的支状的虚设图案的各顶端部的虚设图案1-7。采用支状的简单形状的虚设图案时，在冲压加工时，虚设图案有时会剥离，所以与垂直于开口部的分支图案相比，在直线部分具有一定角度的支状的虚设图案1-6更优选。角度θ可以是15～45度左右。
无论哪种虚设图案，优选的是在离开口部的边缘0.3mm以内的范围中设置虚设图案。此外，当形成多个支状的虚设图案时，有必要使各虚设图案的间隔为0.3mm以内。优选消除布线图案的空白部，均等地分散配置两个图案。
在本发明的电路板中，当虚设图案的面积为S，虚设图案与开口部连接的边的长度的合计为d时，如果为S/d≥0.33的尺寸，就能确保充分的接合强度。
这里，以下，详细说明虚设电极图案的面积S和虚设电极图案与开口部连接的边的长度d。
图8表示本发明的电路板的虚设电极图案周缘部的平面图。如图8所示，在本发明的电路板中，在开口部的圆弧部和开口部的直线部设置虚设电极图案时，在分别独立的各个块中，优选满足S/d≥0.33的条件的尺寸的虚设电极图案。
这里，虚设电极图案的面积S是指虚设电极图案的面积的合计，例如图2时，是6个分支图案1a的面积的合计与1个圆弧图案1b的面积相加的面积。
此外，虚设电极图案与开口部连接的边的长度d如文字所述，是指虚设电极图案与开口部连接的边的长度。
图8的例子的情形是在开口部的圆弧部和开口部的直线部设置虚设电极图案的情形，轮状的虚设电极图案1-1和分支图案1-5、1-6分别为满足S/d≥0.33的条件的尺寸的虚设电极图案。
在如上述图7的1-5～1-7那样的简单形状的虚设电极图案的情况下，当各个虚设电极图案在虚设电极图案的面积为S，虚设电极图案与开口部连接的边的长度的合计为d时，成为S/d≥0.33的尺寸。
这是为了确保各虚设电极图案的充分的接合强度。
按照在开口部的周围形成的布线图案的配置，在成为空白部的地方，组合所述轮状的虚设电极图案和支状的虚设电极图案，形成虚设电极，均匀地分散配置电极图案。
简单形状的虚设图案在冲压加工时容易剥离，所以可知与垂直于开口部周围的图案相比，相对于开口部周缘具有角度的图案更难以剥离。可是，因为根据周围的布线图案的形状并不一定总能形成具有角度的虚设图案，所以研究利用支状图案的、接合力高且不发生剥离的虚设图案的尺寸。
即，让虚设电极图案的面积S和虚设电极图案与开口部连接的边的长度的合计d进行各种变化，形成虚设电极图案，进行冲压加工，调查虚设电极图案的剥离的发生率。结果如图9所示。如图所示，可知如果S/d的值是0.33以上，就不发生虚设电极图案的剥离。
下面，说明本发明的电路板的制造方法。
需要虚设电极图案的电路板是通过冲压加工在该电路板的中央部形成开口部的电路板，在开口部周围存在布线图案密集的部分和没有布线图案的空白的部分。如果具有空白部分，在冲压加工开口部时，具有在空白部分容易产生白化区域的难点。
本发明的电路板使用一般的玻璃基体材料敷铜层叠板，在通过半加成(semi-additive)法、减成(subtractive)法、全加成(full-additive)法形成布线图案的同时，也形成虚设图案。
首先，如图10所示，虚设电极图案1在虚线所示的开口部3中除了布线图案2以外的空白的部分中形成。虚设图案1与布线图案2同时在成为开口部3的区域的内部，作为电气地一体连接的图案形成。这是因为通过变为电连接的图案，在对布线图案进行镀Ni/Au的步骤中，对虚设图案也进行与布线图案相同的电镀。
这时，当虚设图案的面积为S，虚设图案与开口部连接的边的长度的合计为d时，形成成为S/d≥0.33的尺寸虚设图案。
在基体材料表面的铜层表面，使用具有给定形状的光掩模，进行曝光、显影来蚀刻铜层，形成给定的布线图案和虚设图案。
接着，涂敷阻焊剂，在使用给定的掩模进行曝光、显影、后硬化(post cure)后出现的布线图案和虚设图案的铜层表面，通过电镀，进行镀Ni，并进一步进行用于提高导电性的镀Au。
最后，利用具有给定形状的金属模进行冲压加工，在形成开口部的同时，将虚设图案与布线图案切割分离开，作为布线板。
[实施例]
使用在单面具有厚度为0.02mm的铜层的、厚度为0.18mm的玻璃基体材料环氧树脂敷铜层叠板，在铜层上层叠光致抗蚀剂后，使用光掩模进行曝光、显影来蚀刻铜层，形成布线图案和各种形状和大小的虚设图案。
接着涂敷阻焊剂，使用给定的掩模进行曝光、显影后，在出现的虚设图案和布线图案的铜层表面进行10μm的镀Ni和0.7μm的镀Au。然后，利用金属模进行冲压加工，以形成开口部。
另外，虚设图案和布线图案在如图10所示在成为开口部地部分上被形成为电气地一体连接的图案之后，利用冲压加工，如图2所示那样被切断电导通。
在开口部的圆弧部分，从图3～图6所示的图案中选择并形成虚设图案。此外，在开口部具有直线部分时，在开口部的圆弧部分形成从图3～图6所示的虚设图案中选择的虚设图案；在直线部分，从图7所示的虚设图案中选择并组合来形成虚设图案。
图3是在从开口部周缘离开0.1mm的位置，由成为线宽0.1mm的圆弧的形状、和具有与其连接的7个引出线且宽度为0.1mm的分支图案构成的虚设图案。这7个分支虚设图案彼此以30度的角度设定。开口部的各图案的间隔约是0.2mm。
此外，图4所示的虚设图案利用宽度为0.1mm、长度为0.35mm的7个分支图案来形成虚设图案。各图案彼此以30度的角度设定。开口部的各图案的间隔约是0.2mm。
须指出的是，在以同样的形状，长度为0.1mm或0.2mm的情况下，在冲压加工时，产生了图案的剥离。
图5在开口部的圆弧周缘形成0.3mm的全半圆形状的虚设图案。
须指出的是，在以同样的形状，宽度为0.1mm、0.15mm和0.2mm的情况下，在冲压加工后，常常产生剥离。
图6是以90度的间隔配置3个分支图案，用圆弧图案连接各顶端。各图案的线宽是0.1mm，分支图案的长度是0.3mm。
图7是在开口部的直线部分形成的虚设图案的例子。
虚设图案1-5在开口部周缘直角地形成宽度0.1mm、长度0.35mm的图案。
虚设图案1-6在开口部周缘，以30度的角度形成宽度0.1mm、长度0.4mm的图案。
虚设电极图案1-7是宽度0.1mm、外周围一边0.3mm的“コ”字状的图案。
用表1所示的图案的组合形成虚设电极图案，观察冲压加工后的电路板。观察虚设电极图案的剥离的有无和白化的有无以及尺寸。结果如表2所示。
[表1]
No. 开口圆弧部分 开口直线部分  虚设电极合计  S/d
形状  面积    接触长度(mm2) (mm) 形状         个数 面积    接触长度(mm2)   (mm)  面积S   接触长度(mm2)   (mm)
实施例1实施例2实施例3实施例4实施例5 图3   0.2722  0.6711图3   0.2692  0.4814图5   0.6332  1.6137图6   0.2283  0.2833图4   0.1662  0.4812  0.2722  0.67110.2692  0.48140.6332  1.61370.2283  0.28330.1662  0.4812  0.40560.55930.39240.80590.3454
实施例6实施例7实施例8实施例9实施例10实施例11实施例12 图7 1-5      1个  0.0377  0.1109图7 1-6(30°)1个  0.0311  0.1100图7 1-6(45°)1个  0.0253  0.1119图7 1-5      1个  0.0361  0.1038图7 1-5      1个  0.0380  0.1116图7 1-5      1个  0.0399  0.1154图7 1-5      1个  0.0395  0.1097  0.0377  0.11090.0311  0.11000.0253  0.11190.0361  0.10380.0380  0.11160.0399  0.11540.0395  0.1097  0.33990.28220.22610.34790.34050.34580.3601
比较例1比较例2比较例3比较例4比较例5比较例6 图5   0.3881  1.6137图4   0.0813  0.4775 图7 1-5      1个  0.0278  0.1074图7 1-5      1个  0.0350  0.1178图7 1-6(30°)1个  0.0275  0.1184图7 1-6(45°)1个  0.0200  0.1345  0.3881  1.161370.0813  0.47750.0278  0.10740.0350  0.11780.0275  0.11840.0200  0.1345  0.24050.17030.25880.29730.23230.1487
[表2]
    No.   冲压加工时有无剥离     白化
有/无 布线间隔(mm) 尺寸(mm)
    实施例1实施例2实施例3实施例4实施例5   无无无无无     有有无有有   0.13910.25720.61200.2576     0.04430.04480.06390.1165
    实施例6实施例7实施例8实施例9实施例10实施例11实施例12   无无无无无无无     有有有有有有有   0.10230.09880.15690.30640.29990.29830.3017     0.05140.06520.07780.14510.14500.12650.1359
    比较例1比较例2比较例3比较例4比较例5比较例6   有有有有有有     无有有有有有 0.25790.09830.31520.12150.1801 0.14190.14580.13590.08820.1645
从表1和表2的结果可知，根据本发明，通过设置虚设电极图案，能抑制白化区域的发生，消除图像识别时的障碍。此外，通过冲压加工进行开口部的形成，能提高安装步骤的效率。

Claims (7)

1.一种电路板，在基板上形成开口部，其特征在于：
在与开口部周缘连接的布线图案以外，设置与开口部的圆弧部周缘连接的虚设电极图案。
2.根据权利要求1所述的电路板，其特征在于：
所述虚设图案由与所述开口部的圆弧部周缘周期地连接而成的分支图案构成。
3.根据权利要求1或2所述的电路板，其特征在于：
所述虚设图案由与开口部的圆弧部周缘周期地连接的多个分支图案、和与这些分支图案的一端连结的连结部构成。
4.根据权利要求1～3中的任意一项所述的电路板，其特征在于：
所述虚设图案的多个分支图案的间隔为0.3mm以内。
5.根据权利要求3所述的电路板，其特征在于：
与所述分支图案的一端连结的连结部在离所述开口部的圆弧部0.3mm以内的范围中形成。
6.一种在基板上通过冲压加工形成开口部的电路板，其特征在于：
白化发生在离开口部的圆弧部0.2mm以下的范围中。
7.一种电路板的制造方法，其特征在于：
在成为基板的开口部的范围的内侧形成呈彼此连结的状态的布线图案和虚设图案后，利用冲压加工形成开口部，同时将布线图案和虚设图案电隔离。
CNB2007101967820A 2006-12-15 2007-12-06 电路板及其制造方法 Expired - Fee Related CN100570868C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006339004 2006-12-15
JP2006339004A JP4326014B2 (ja) 2006-12-15 2006-12-15 回路基板とその製造方法

Publications (2)

Publication Number Publication Date
CN101207106A true CN101207106A (zh) 2008-06-25
CN100570868C CN100570868C (zh) 2009-12-16

Family

ID=39526934

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2007101967820A Expired - Fee Related CN100570868C (zh) 2006-12-15 2007-12-06 电路板及其制造方法

Country Status (8)

Country Link
US (1) US20080144300A1 (zh)
JP (1) JP4326014B2 (zh)
KR (1) KR100934678B1 (zh)
CN (1) CN100570868C (zh)
HK (1) HK1122902A1 (zh)
MY (1) MY148192A (zh)
SG (1) SG144081A1 (zh)
TW (1) TW200838376A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017078368A1 (ko) * 2015-11-05 2017-05-11 서울바이오시스주식회사 자외선 발광 소자 및 그것을 제조하는 방법
JP7159077B2 (ja) 2019-02-25 2022-10-24 セイコーインスツル株式会社 温度補償型てんぷ、ムーブメント及び時計

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4359113B2 (ja) 2003-10-10 2009-11-04 日立電線株式会社 配線基板の製造方法及び配線基板
JP2005183762A (ja) * 2003-12-22 2005-07-07 Toshiba Corp 半導体装置
JP2006269496A (ja) * 2005-03-22 2006-10-05 Mitsui Mining & Smelting Co Ltd フレキシブルプリント配線基板、および半導体装置
KR100610053B1 (ko) 2005-06-25 2006-08-08 대덕전자 주식회사 인쇄 회로 기판의 슬롯 가공용 금형 스트리퍼
KR100610051B1 (ko) 2005-06-25 2006-08-08 대덕전자 주식회사 인쇄 회로 기판의 슬롯 가공 방법
JP4806313B2 (ja) * 2006-08-18 2011-11-02 Ｎｅｃ液晶テクノロジー株式会社 テープキャリア、液晶表示装置用テープキャリア、及び液晶表示装置

Also Published As

Publication number Publication date
KR20080055656A (ko) 2008-06-19
JP2008153391A (ja) 2008-07-03
TW200838376A (en) 2008-09-16
JP4326014B2 (ja) 2009-09-02
CN100570868C (zh) 2009-12-16
SG144081A1 (en) 2008-07-29
US20080144300A1 (en) 2008-06-19
KR100934678B1 (ko) 2009-12-31
MY148192A (en) 2013-03-15
HK1122902A1 (en) 2009-05-29

Similar Documents

Publication Publication Date Title
CN101795543B (zh) 金手指制作方法
US8035033B2 (en) Wiring substrate with plurality of wiring and insulating layers with a solder resist layer covering a wiring layer on the outside of outer insulating layer but exposing the holes in the outer insulating layer
CN104576596B (zh) 半导体基板及其制造方法
US6548766B2 (en) Printed wiring board for attachment to a socket connector, having recesses and conductive tabs
CN101305453B (zh) 细间距互连及制造方法
TW200423352A (en) Method for plating metal layer over isolated pads on substrate for semiconductor package substrate
US9799598B2 (en) Method for producing an electronic chip support, chip support and set of such supports
TW200810643A (en) Wired circuit board and production method thereof
US20100206618A1 (en) Coreless Substrate and Method for Making the Same
TWI492691B (zh) 多層電路板及其製作方法
CN100570868C (zh) 电路板及其制造方法
US20110045668A1 (en) Method of manufacturing wafer level device package
US6218628B1 (en) Foil circuit boards and semifinished products and method for the manufacture thereof
EP4138523A1 (en) Method for manufacturing flexible printed circuit board
JP3721299B2 (ja) 半導体パッケージの製造方法
JP2009147270A (ja) 配線基板の製造方法、配線基板、および半導体装置
JP2000091722A (ja) プリント配線板及びその製造方法
CN104768325B (zh) 印刷电路板及其制作方法
CN104768319A (zh) 印刷电路板及其制作方法
KR101558579B1 (ko) 인쇄회로기판 및 그 제조방법
JP2004349414A (ja) 回路基板とその製造方法
US7504282B2 (en) Method of manufacturing the substrate for packaging integrated circuits without multiple photolithography/etching steps
DK159710B (da) Fremgangsmaade til fremstilling af en printplade ogprintplade fremstillet ved fremgangsmaaden
US20130153280A1 (en) Printed circuit board and method of manufacturing the same
KR20230033484A (ko) 인쇄회로기판의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1122902

Country of ref document: HK

C14 Grant of patent or utility model
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: GR

Ref document number: 1122902

Country of ref document: HK

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20091216

Termination date: 20121206