CN101197341A - 具有强化层的半导体封装结构及其封装方法 - Google Patents
具有强化层的半导体封装结构及其封装方法 Download PDFInfo
- Publication number
- CN101197341A CN101197341A CNA2006101688673A CN200610168867A CN101197341A CN 101197341 A CN101197341 A CN 101197341A CN A2006101688673 A CNA2006101688673 A CN A2006101688673A CN 200610168867 A CN200610168867 A CN 200610168867A CN 101197341 A CN101197341 A CN 101197341A
- Authority
- CN
- China
- Prior art keywords
- strengthening layer
- chip
- lead frame
- projection
- several
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/81909—Post-treatment of the bump connector or bonding area
- H01L2224/8192—Applying permanent coating, e.g. protective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
本发明公开一种具有强化层的半导体封装结构,其至少包括:一个具有若干个引脚的导线架、一个表面具有若干个金属焊垫的芯片、若干个用于连接芯片的金属焊垫与导线架的引脚的导电凸块,以及一个覆盖于引脚及导电凸块的表面的强化层。其材质包含铜,或者其融点大于铅金属以及锡金属的融点,并以电镀方式形成。
Description
技术领域
本发明涉及一种半导体封装结构及其封装方法,尤指一种具有强化层的良好半导体封装结构及其封装技术。
背景技术
近年来可携式终端产品,例如:笔记型计算机、移动电话、个人数位助理器(PDA)及数码相机已形成一大主流,为了达到轻薄短小的理想境界,业界技术人员无不挖空心思全力以赴。然而,就以移动电话为例,在追求轻薄短小的强烈需求下,芯片配合着电子装置的数字化、高速处理化、多功能化、微型化等方面发展。
根据上述要求,对芯片封装体而言,除了要求达到外观尺寸微型化之外,更需要具备优良的散热能力,所以射频集成电路(RFIC)芯片由SOP封装体(即小外形封装体)缩小至QFN封装体(即方形扁平无引脚封装体),无疑是最佳选择,然而因更高频率及更小封装体的要求,有越来越多厂商询问FCQFN封装体(即覆晶方形扁平无引脚封装体)的可行性,使其成为最热门的封装体之一,但是因为材料特性导致仍有封装技术问题无法解决,其中包括共晶锡铅凸块在回焊后坍塌,以及无铅及高铅凸块回焊温度过高导致芯片与铜钉架之间热膨胀系数差异过大,使得封装后产生凸块崩裂等问题,无法防止芯片受到湿气、热量的影响,更无法有效提供芯片与外部电路之间电性连接的媒介,进而丧失芯片的封装目的。
目前解决FCQFN封装体所面临问题的最佳方法,乃是以金凸块(gold studbump)沾附高导电银胶搭配低温烘烤。据此,FCQFN封装体所面临的问题,例如:凸块坍塌、芯片与铜钉架之间热膨胀系数差异过大等,但在可靠性实验之后却于钉架与导电银胶之间产生剥离的现象,因为银胶无法承受较大的应力,所以如何强化这一结构乃是业界亟欲解决的问题。
请参考图1所示,图1为现有技术的半导体封装结构示意图,其包含有一个导线架20、一个芯片10、若干个导电凸块13及封胶材料30,其中导线架20具有若干个引脚21;芯片10表面具有若干个金属焊垫11;导电凸块13是用来连接芯片10的金属焊垫11与导线架20的引脚21,导电凸块13更分别包含有若干个黏胶;封胶材料30是用来包覆导电凸块13和部分导线架20。
请参考图2所示,图2为现有技术的半导体封装方法流程图,其步骤包括有:提供一个导线架20,其具有若干个引脚21(步骤S100);提供一个芯片10,芯片10表面具有若干个金属焊垫11(步骤S110);在这些金属焊垫11上形成若干个导电凸块13,这些导电凸块13还分别包含有若干个黏胶(步骤S120);将芯片10的导电凸块13配置于导线架20的引脚21上(步骤S130);进行黏胶固化步骤(步骤S140);以及进行封胶步骤,即填入封胶材料30以包覆部分芯片10、导电凸块13及部分导线架20(步骤S150)。
但是上述现有技术的半导体封装方法,其因为材料特性导致仍有封装技术问题无法解决,其中包括共晶锡铅凸块在回焊后坍塌,以及无铅及高铅凸块回焊温度过高导致芯片与铜钉架之间热膨胀系数差异过大,使得封装后产生凸块崩裂等问题,无法有效防止芯片受到湿气、热量的影响,以及提供芯片与外部电路之间电性连接的媒介,进而丧失芯片的封装目的。由此可见,现有的半导体封装技术仍有进一步改良的空间。
发明内容
本发明的目的之一在于提供一种具有强化层的半导体封装结构,其可以有效防止导电凸块坍塌或崩裂,以提高芯片与外部电路之间电性连接的可靠性,从而达到芯片封装的目的。
本发明的目的之二在于提供一种具有强化层的半导体封装方法,其主要是在导电凸块的表面形成有强化层,这样可以有效防止导电凸块坍塌或崩裂,以提高芯片与外部电路之间电性连接的可靠性,从而达到芯片封装的目的。
为达成上述目的之一,本发明采用如下技术方案:一种具有强化层的半导体封装结构,其主要包括有:一个具有若干个引脚的导线架、一个其表面具有若干个金属焊垫的芯片、若干个用来连接芯片的金属焊垫与导线架的引脚的导电凸块,以及一个覆盖于这些引脚及这些导电凸块的表面的强化层。
上述强化层为一个金属层,其材质的融点大于铅金属及锡金属的融点,且该强化层是以电镀方式形成。
上述半导体封装结构还包括有封胶材料,用来包覆这些导电凸块、强化层及部分导线架,芯片背面可暴露于封胶材料之外。
上述导线架还包括有至少一个散热垫,在芯片中央区域还包括有至少一个金属焊垫及至少一个散热凸块,且散热凸块是配置于散热垫上,该散热凸块包括有接地凸块或者电源凸块。
为达成上述目的之二,本发明采用如下技术方案:一种具有强化层结构的半导体封装方法,其包括有如下步骤:步骤(a)是提供一个导线架,其具有若干个引脚;步骤(b)是提供一个芯片,此芯片表面具有若干个金属焊垫;步骤(c)是在这些金属焊垫上形成若干个导电凸块;步骤(d)是将芯片的这些导电凸块配置于导线架的这些引脚上;以及步骤(e),其是在这些引脚及这些导电凸块的表面上形成若干个强化层。
在上述步骤(e)之后,还要进行一个封胶步骤,用封胶材料包覆部分芯片、这些导电凸块、强化层及部分导线架。
在上述步骤(a)中所述的导线架还包括有一个耐热胶带于导线架的背面。
上述半导体封装方法还包括有一个薄化步骤,用以暴露出芯片背面。
上述半导体封装方法还包括有一个去除耐热胶带的步骤。
在上述步骤(e)所述的形成若干个强化层的步骤中,这些强化层是形成于导电凸块、金属焊垫、部分导线架及引脚的部分区域。
相较于现有技术,本发明具有强化层的半导体封装结构及其封装方法,因覆晶步骤之后导电凸块周围空间够大,可以轻易的用电镀方式,在导电凸块及封装体中的其它区域镀上铜或其它金属厚度约10~30um,其具有以下优点:1.加强导电凸块机械强度,这种方法可应用于一般共晶锡铅凸块;2.可避免导电凸块高温下坍塌,因铜等金属熔点高,在高频信号传导时,其电流大部分流经导电凸块表面,而表面电镀铜,将大幅增加导电率,3.解决金凸块沾附银胶的覆晶方式,其具有封装成品电阻过高,无法应用于高频产品的问题。因此本发明可以解决现有技术中因为材料特性产生的封装技术问题,可以有效防止芯片受到湿气、热量的影响,以及提供芯片与外部电路之间电性连接的媒介,进而达到芯片的封装目的。
附图说明
图1为现有技术的半导体封装结构示意图。
图2为现有技术的半导体封装方法的流程图。
图3A至图3F为本发明具有强化层的半导体封装结构的示意图。
图4为本发明具有强化层的半导体封装方法的流程图。
图5A至图5F为本发明具有强化层的半导体封装方法的制程示意图。
具体实施方式
请参考图3A,图3A为本发明具有强化层的半导体封装结构示意图,该半导体封装结构包括有一个具有若干个引脚21的导线架20、一个芯片10及若干个导电凸块13,其中芯片10表面具有若干个金属焊垫11,这些导电凸块13是用来连接芯片10的金属焊垫11与导线架20的引脚21,导电凸块13的组成成分包含金、铜、铅、锡或银。这些导电凸块13还分别包括有若干个导电黏胶,导电黏胶的组成成分包含铅、锡、铜或银。
在引脚21及导电凸块13的表面上覆盖有一个强化层14,或者此强化层14可以只覆盖于导电凸块13的导电黏胶的表面,其可以为一个金属层,还可以是一个连续的金属层,以连接导电凸块13与引脚21。强化层14的材质包含铜,或者强化层14材质的融点大于铅金属及锡金属的融点,且强化层14是以电镀方式形成。本发明的半导体封装结构还包括有封胶材料30,其包覆导电凸块13、部分导线架20。另外,在强化层14形成之前,导线架20还包括有一个位于导线架20背面的耐热胶带23(此标号如图5C及图5E中所示),以便于填充封胶材料30及防止溢胶等问题,并且在封胶材料30形成之后去除耐热胶带23,这样,强化层14的形成则不包含导线架20的背面,这一背面为贴附耐热胶带23的区域。
然而,上述的半导体封装结构,还可以在强化层14形成之后及封胶材料30形成之前将一个耐热胶带23贴附于导线架20的背面,以便于填充封胶材料30及防止溢胶等问题,并且在封胶材料30形成之后去除耐热胶带23。这样,强化层14的形成则包含导线架20的背面,此一背面即贴附耐热胶带23的区域,用以防止导线架20的背面氧化,以进一步保护芯片10,其导线架20背面具有强化层14结构,请参照图3E与图3F所示的散热垫22以外区域。
请参考图3B所示,图3B为本发明另一个具有强化层的半导体封装结构示意图,它是在图3A所示的半导体封装结构中,将芯片10背面暴露于封胶材料30之外,这样更可以使得FCQFN覆晶封装体(即覆晶方形扁平无引脚封装体)外观尺寸缩小,以及具备优良的散热能力,使其适用于更高频率的信号传输。
请参考图3C所示,图3C为本发明另一个具有强化层的半导体封装结构示意图,此半导体封装结构包括有:一个具有若干个引脚21的导线架20、一个其表面具有若干个金属焊垫11的芯片10、若干个导电凸块13及至少一个散热凸块15,其中导线架20还包括有至少一个散热垫22;而芯片10的中央区域还包括有至少一个金属焊垫11;导电凸块13是连接芯片10的金属焊垫11与导线架20的引脚21;散热凸块15是配置于散热垫22上;导电凸块13的组成成分包含金、铜、铅、锡或银,这些导电凸块13还分别包括有若干个导电黏胶。导电黏胶的组成成分包含铝、锡、铜或银。
在引脚21及导电凸块13的表面上覆盖有一个强化层14,这个强化层14可以只覆盖于导电凸块13的导电黏胶的表面,其可以是一个金属层,还可以是一个连续的金属层。强化层14的材质包含铜,或者其材质的融点大于铅金属以及锡金属的融点。另外,强化层14是以电镀方式形成。还有封胶材料30包覆导电凸块13、部分导线架20。此外,在强化层14形成之前,导线架20还包括有一个耐热胶带23形成于导线架20的背面,以防止溢胶等问题,并且在封胶材料30形成之后去除耐热胶带23,这样,强化层14的形成则不包括导线架20的背面,这一背面为贴附耐热胶带23的区域。
请参考图3D所示,图3D为本发明另一个具有强化层的半导体封装结构示意图,它是在图3F所示的半导体封装结构中,将芯片10背面暴露于封胶材料30之外,这样更可以使FCQFN覆晶封装体外观尺寸缩小,以及具备优良的散热能力,使其适用于更高频率的信号传输。
请参考图3E所示,图3E为本发明另一个具有强化层的半导体封装结构示意图,其包括有:一个具有若干个引脚21的导线架20、一个其表面具有若干个金属焊垫11的芯片10、若干个导电凸块13及至少一个散热凸块15,其中导线架20还包括有至少一个散热垫22;而在芯片10的中央区域还包括有至少一个金属焊垫11;导电凸块13是连接芯片10的金属焊垫11与导线架20的引脚21;散热凸块15是配置于散热垫22上,其中散热凸块15也可以是具接地功能,并连接至散热垫22使其成为一个接地平面,以强化芯片10的整体电性效能;导电凸块13的组成成分包含金、铜、铅、锡或银,这些导电凸块13还分别包括有若干个导电黏胶。导电黏胶的组成成分包含铅、锡、铜或银,然而本发明并不局限于导电黏胶的种类及成分,仅需为具导电功能的黏胶即可。
在引脚21及导电凸块13的表面覆盖有一个强化层14,这个强化层14可以只覆盖于导电凸块13的导电黏胶的表面,其可以是一个金属层,还可以是一个连续的金属层。另外,强化层14的材质包含铜。或者强化层14材质的融点大于铅金属及锡金属的融点,它是以电镀方式形成。还有封胶材料30包覆导电凸块13、部分导线架20。在强化层14形成之后及封胶材料30形成之前,导线架20还包括有一个耐热胶带23于导线架20的背面,以防止溢胶等问题,并且在封胶材料30形成之后去除耐热胶带23。这样,强化层14的形成则包含导线架20的背面,这一背面即贴附耐热胶带23的区域,用以防止导线架20的背面氧化,以进一步保护芯片10。
请参考图3F所示,图3F为本发明另一个具有强化层的半导体封装结构示意图,它是在图3E所示的半导体封装结构中,将芯片10背面暴露于封胶材料30之外,这样更可以使得FCQFN覆晶封装体外观尺寸缩小,以及具备优良的散热能力,使其适用于更高频率的信号传输。加上其强化层14的形成包含导线架20的背面,更可以防止导线架20的背面氧化,以进一步保护芯片10。
请参考图4所示,其为本发明具有强化层的半导体封装方法的流程图,首先提供一个导线架20,其具有若干个引脚21(步骤S100);其中导线架20更包含一耐热胶带23于导线架20的背面,以防止溢胶等问题。
再请同时参考图5A所示,它是提供一个芯片10,芯片10表面具有若干个金属焊垫11(即图4中所示的步骤S110),若干个导电凸块13形成于金属焊垫11上(步骤S120);为达到更良好的散热目的,导线架20还可以包括有至少一个散热垫22、芯片10中央区域还可以包括有至少一个金属焊垫11,以及至少一个散热凸块15,导电凸块13是连接芯片10的金属焊垫11与导线架20的引脚21,散热凸块15是配置于散热垫22上;凸块13与15的组成成分包含金、铜、铅、锡或银。请参考图5B所示,这些导电凸块13还分别包括有若干个黏胶。导电黏胶的组成成分包含铅、锡、铜或银,但本发明并不局限于导电黏胶的种类及成分,仅需为具导电功能的黏胶即可。
请参考图5C所示,将芯片10的导电凸块13配置于导线架20的引脚21上(步骤S130);进行一个黏胶固化步骤(步骤S140),其固化温度依导电黏胶成份而异,通常低于焊锡回焊温度210℃。
请参考图5D所示,若干个强化层14形成于引脚21及导电凸块13的表面(步骤S141)。强化层14可以只覆盖于导电凸块13的导电黏胶的表面,其为一个金属层,另外强化层14还可以是一个连续的金属层,其材质包含铜。或者强化层14材质的融点大于铅金属以及锡金属的融点。而强化层14是以电镀方式形成。
请参考图5E所示,它是一个封胶步骤,其填入封胶材料30以包覆部分芯片10、导电凸块13、部分导线架20(步骤S150)。
请参考图5F所示,它是在封胶材料30形成之后去除耐热胶带23(步骤S160)。这样,强化层14的形成则不包含导线架20的背面,此一背面即贴附耐热胶带23的区域。
然而,上述的半导体封装方法,更可以使导线架20于强化层14形成之后以及封胶材料30形成之前包含一耐热胶带23于导线架20的背面,以防止溢胶等问题,并且于封胶材料30形成之后去除耐热胶带23。这样,强化层14的形成则包含导线架20的背面,此一背面即贴附耐热胶带23的区域,用以防止导线架20的背面氧化,以进一步保护芯片10。
综上所述,本发明具有强化层的半导体封装结构可以有效改善现有技术中的种种缺点,包括共晶锡铅凸块在回焊后坍塌,以及无铅及高铅凸块回焊温度过高导致芯片与铜钉架之间热膨胀系数差异过大,使得封装后产生凸块崩裂等问题,以防止芯片受到湿气、热量的影响,并有效提供芯片与外部电路之间电性连接的媒介,进而达到芯片的封装目的。
再者,本发明的半导体封装方法,其不需要高温回焊制程仍可有效结合凸块与引脚,这样可避免半导体封装制程中经高温处理,进而排除其相关的潜在不稳定因素,如应力残留等,以提升产品制程良率。
Claims (16)
1.一种具有强化层的半导体封装结构,其主要包括有:一个具有若干个引脚的导线架、一个其表面具有若干个金属焊垫的芯片,以及若干个用来连接芯片的金属焊垫与导线架的引脚的导电凸块,其特征在于:所述半导体封装结构还具有一个强化层,所述强化层覆盖于所述引脚及所述导电凸块的表面。
2.如权利要求1所述的具有强化层的半导体封装结构,其特征在于:所述导电凸块还分别包括有若干个导电黏胶,所述导电黏胶的组成成分包含铅、锡、铜或银,所述强化层是覆盖于所述导电凸块的所述导电黏胶的表面。
3.如权利要求1所述的具有强化层的半导体封装结构,其特征在于:所述强化层为一个金属层,其材质包含铜,且所述强化层材质的融点大于铅金属及锡金属的融点。
4.如权利要求1所述的具有强化层的半导体封装结构,其特征在于:所述强化层还覆盖于金属焊垫的部分表面。
5.如权利要求1所述的具有强化层的半导体封装结构,其特征在于:所述强化层是电镀强化层。
6.如权利要求1所述的具有强化层的半导体封装结构,其特征在于:所述半导体封装结构还包括有一封胶材料,用来包覆所述导电凸块、强化层及部分导线架。
7.如权利要求6所述的具有强化层的半导体封装结构,其特征在于:芯片背面暴露于封胶材料之外。
8.如权利要求1或6所述的具有强化层的半导体封装结构,其特征在于:导线架还包括有至少一个散热垫,在芯片中央区域还包括有至少一个金属焊垫及至少一个散热凸块,且散热凸块是配置于散热垫上,所述散热凸块包括有接地凸块或者电源凸块。
9.一种具有强化层结构的半导体封装方法,其包括有如下步骤:步骤(a)是提供一个导线架,其具有若干个引脚;步骤(b)是提供一个芯片,此芯片表面具有若干个金属焊垫;步骤(c)是在所述金属焊垫上形成若干个导电凸块;以及步骤(d)是将芯片的所述导电凸块配置于导线架的所述引脚上;其特征在于:所述半导体封装方法还有一个步骤(e),其是在所述引脚及所述导电凸块的表面上形成若干个强化层。
10.如权利要求9所述的具有强化层结构的半导体封装方法,其特征在于:在步骤(e)之后,还要进行一个封胶步骤,用封胶材料包覆部分芯片、所述导电凸块、强化层及部分导线架。
11.如权利要求10所述的具有强化层结构的半导体封装方法,其特征在于:还包括有一个薄化步骤,用以暴露出芯片背面。
12.如权利要求9所述的具有强化层结构的半导体封装方法,其特征在于:在步骤(e)所述的形成若干个强化层的步骤中,所述强化层是形成于导电凸块、金属焊垫、部分导线架及引脚的部分区域。
13.如权利要求12所述的具有强化层结构的半导体封装方法,其特征在于:导线架还包括有至少一个散热垫,于芯片中央区域还包括有至少一个金属焊垫及至少一个散热凸块,而在将所述导电凸块配置于导线架的所述引脚上的步骤中,还包括有要将散热凸块配置于散热垫上。
14.如权利要求9所述的具有强化层结构的半导体封装方法,其特征在于:所述导电凸块还分别包括有若干个黏胶,所述黏胶的组成成分包含铅、锡、铜或银。
15.如权利要求14所述的具有强化层结构的半导体封装方法,其特征在于:所述半导体封装方法还包括有一个黏胶固化步骤,以将所述导电凸块固定于所述引脚上。
16.如权利要求9所述的具有强化层结构的半导体封装方法,其特征在于:所述强化层是以电镀方式形成,其材质包含铜,且所述强化层材质的融点大于铅金属及锡金属的融点。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2006101688673A CN100521180C (zh) | 2006-12-08 | 2006-12-08 | 具有强化层的半导体封装结构及其封装方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2006101688673A CN100521180C (zh) | 2006-12-08 | 2006-12-08 | 具有强化层的半导体封装结构及其封装方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101197341A true CN101197341A (zh) | 2008-06-11 |
CN100521180C CN100521180C (zh) | 2009-07-29 |
Family
ID=39547620
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2006101688673A Active CN100521180C (zh) | 2006-12-08 | 2006-12-08 | 具有强化层的半导体封装结构及其封装方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100521180C (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106132086A (zh) * | 2016-07-08 | 2016-11-16 | 广东小天才科技有限公司 | 一种电路板结构及电子元件焊接方法 |
-
2006
- 2006-12-08 CN CNB2006101688673A patent/CN100521180C/zh active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106132086A (zh) * | 2016-07-08 | 2016-11-16 | 广东小天才科技有限公司 | 一种电路板结构及电子元件焊接方法 |
Also Published As
Publication number | Publication date |
---|---|
CN100521180C (zh) | 2009-07-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8304897B2 (en) | Thermal interface material design for enhanced thermal performance and improved package structural integrity | |
JP5058599B2 (ja) | ワイヤボンドボールグリッドアレイ用グランドアーチ | |
CN100499104C (zh) | 倒装芯片接点的功率组件封装及封装方法 | |
TW200816423A (en) | Semiconductor device and method for manufacturing the same | |
KR100629826B1 (ko) | 접합재 및 이를 이용한 회로 장치 | |
JP2001506057A (ja) | 集積回路パッケージ用チップスケールボールグリッドアレイ | |
CN101887872A (zh) | 半导体芯片的散热封装构造 | |
JPH0936186A (ja) | パワー半導体モジュール及びその実装方法 | |
TWI227051B (en) | Exposed pad module integrated a passive device therein | |
JP4777692B2 (ja) | 半導体装置 | |
CN102315135B (zh) | 芯片封装及其制作工艺 | |
US20130140664A1 (en) | Flip chip packaging structure | |
CN101652856A (zh) | 用于改良热性能的具有焊接盖的集成电路封装 | |
TW200423342A (en) | Chip package structure and process for fabricating the same | |
TWI296839B (en) | A package structure with enhancing layer and manufaturing the same | |
CN100521180C (zh) | 具有强化层的半导体封装结构及其封装方法 | |
CN210837728U (zh) | 一种基于铝线键合工艺的整流桥 | |
JP2008098285A (ja) | 半導体装置 | |
CN212113712U (zh) | 一种半导体封装引线框架 | |
CN103050454A (zh) | 堆迭封装构造 | |
US20050196907A1 (en) | Underfill system for die-over-die arrangements | |
KR100192758B1 (ko) | 반도체패키지의 제조방법 및 구조 | |
JPH11145322A (ja) | 半導体装置 | |
JPH0846084A (ja) | 表面実装型半導体パッケージ及びその製造方法並びに半導体装置 | |
TW200409321A (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |