CN101189527A - 半导体封装的盘内检查设备和方法 - Google Patents

半导体封装的盘内检查设备和方法 Download PDF

Info

Publication number
CN101189527A
CN101189527A CNA2006800194725A CN200680019472A CN101189527A CN 101189527 A CN101189527 A CN 101189527A CN A2006800194725 A CNA2006800194725 A CN A2006800194725A CN 200680019472 A CN200680019472 A CN 200680019472A CN 101189527 A CN101189527 A CN 101189527A
Authority
CN
China
Prior art keywords
semiconductor packages
visible probe
image information
dish
probe
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006800194725A
Other languages
English (en)
Other versions
CN101189527B (zh
Inventor
李相允
崔二培
姜珉求
林双根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intek Plus Co Ltd
Intekplus Co Ltd
Original Assignee
Intek Plus Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intek Plus Co Ltd filed Critical Intek Plus Co Ltd
Publication of CN101189527A publication Critical patent/CN101189527A/zh
Application granted granted Critical
Publication of CN101189527B publication Critical patent/CN101189527B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2896Testing of IC packages; Test features related to IC packages
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/07Non contact-making probes
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302Contactless testing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明涉及一种用于检查半导体封装的外表的设备和方法,且更特别地涉及一种盘内设备,该盘内设备用于检查半导体封装以在盘内检查期间,根据该半导体封装缩短盘内半导体封装的检查时间并且最小化由于投射光束产生的阴影所引发的干扰从而提高效率和可靠性。所述设备包括位于容纳于盘内的半导体封装的传输路径上的第一和第二可视探针,以及中心控制器,该中心控制器将由所述可视探针获得的图像信息与关于相应类型的半导体封装的参考图像信息相比较以分析和确定该半导体封装是否为残次的。所述第一可视探针与盘被传输的轨迹方向平行,且所述第二可视探针被排布成与第一可视探针呈预定角度。

Description

半导体封装的盘内检查设备和方法
技术领域
本发明涉及用于检查半导体封装的外表的设备和方法,并且更特别地,涉及用于检查盘内半导体封装的设备,其中根据在半导体封装的盘内检查期间的半导体封装,检查所述容纳于盘内的半导体封装所需的检查时间被缩短,并且由于投射光束所产生的阴影所带来的干扰被最小化从而提高了效率和可靠性。
背景技术
半导体器件在由制造过程制造后将要出厂前必须进行精确的检查。如果被封装的半导体器件的内部是残次的或封装的外表有些许残次,则所述残次部分对半导体器件有严重的影响。
由于外部的残次如半导体器件引脚的残次可能在装配印刷电路板期间产生,因此,对例如方型扁平封装(QFP)等半导体的引脚的检查是非常重要的工序。
通常地,半导体封装的引脚的外部残次检查通过使用可视探针的各种可视检查方法来执行。
例如,对半导体封装的检查,有一种用于检查半导体封装的外表的盘内检查方法,该半导体封装被容纳于盘内。
如上所述,由于盘内检查方法对处于被容纳状态的半导体封装执行的可视检查是使用探针的,因此,与其它检查方法相比,可视检查需要的时间能被缩短,并且检查效率也可以得到提高。
但是,在用于半导体封装的盘内检查方法中,由于投射到半导体封装的光束,会在半导体周边产生阴影。此外,如果所述阴影产生在半导体封装的引脚的位置,则不可能获得该半导体封装的相应引脚的精确的图像信息。
换句话说,当半导体封装被容纳于盘内时,由于该盘和半导体封装的结构,半导体封装与该半导体封装周边提供的引脚的高度差以及用于定义容纳所述半导体封装的盘的容纳凹槽的隔离物与被插入所述容纳凹槽的半导体封装的高度差在该半导体封装的周边和所述容纳凹槽上形成梯级。
由此,在盘内检查方法中,当有光束投射到用于可视检查的半导体封装的物体侧面时,由于半导体封装周边的梯级产生的阴影,使得无法获取产生该阴影的区域的精确的图像信息。
因此,当采用盘内检查方法对半导体封装执行可视检查时,通过安排可视探针在某方向上获取半导体封装的物体侧面的图像来执行所述可视检查。所述方向为没有因光束投射到物体侧面而产生阴影的方向。
但是,如上所述,当可视探针被固定在预定方向以执行半导体封装的可视检查时,由于半导体封装的引脚的排布方向按照被检查的半导体封装的类型不同而改变,例如,在薄型小尺寸封装1(TSOP1)中引脚被排布在半导体封装的横向上,在与TSOP1型不同的薄型小尺寸封装2(TSOP2)中引脚被排布在半导体封装的纵向上,并且在半导体封装的周边的引脚被以QFP型排布,因此实际上,使用单一检查设备来执行各种类型的半导体封装的可视检查是不可能的。
因此,使用特定的检查设备以使其可视探针被安装于各种类型的半导体封装所需的方向上是有困难的。此外,由于还必须购买具有相同检查功能的额外的检查设备,因此,增加了运行费用。
发明内容
因此,本发明考虑上述问题,且本发明的物体是提供一种盘内检查设备,其中当通过单一的检查设备执行半导体封装的盘内检查时,检查时间根据容纳于盘内的半导体封装的类型而缩短,并且由投射光束产生的阴影所引发的干扰被最小化以便提高检查的效率和可靠性。
根据本发明的一个方面,上述和其它目的可由所提供的半导体封装的盘内检查设备来实现,所述半导体封装的盘内检查设备包括第一和第二可视探针,该第一和第二可视探针设置在容纳半导体封装的盘的传输路径上,并且中心控制器用于将由第一和第二可视探针获得的半导体封装的图像信息与相应类型的半导体封装的参考图像信息进行比较以分析并确定所述半导体封装是否为残次的,其中第一可视探针被排布在与所述盘被传输的轨迹相同的方向上,并且第二可视探针被排布成相对于第一可视探针呈预定角度。
如上所述,根据半导体封装的盘内检查设备(以下为方便引用为“盘内检查设备”),对半导体封装的外表进行照相的第二可视探针被排布成相对于第一可视探针呈预定角度,该第一可视探针的排布方向与所述轨迹的方向相同。因此,由于在盘内检查期间,通过根据被检查物体的半导体封装的类型最小化因投射光束而产生的阴影的作用可获得所述物体的更精确的图像,因此,盘内检查的可靠性可以得到提高。
特别地,由于在被检查的半导体封装的各项目中,最重要的检查,即引脚的外表的检查和例如标记状态检查的残次检查以及是否存在外来物质的检查,上述检查是由单一检查设备执行的,因此,检查需要的时间可以被减少并且由此检查的效率可以得到提高。
根据本发明的另一方面,上述和其它目的可以由所提供的检查容纳于盘内的半导体封装的外表的盘内检查方法来实现,所述方法包括使用从第一可视探针输入的图像信息获得容纳于盘内的半导体封装的外表的第一图像信息,所述第一可视探针排布在与盘被传输的轨迹方向相同的方向上,将获得的第一图像信息与被存储的相应半导体封装的第一参考信息相比较以分析和确定半导体封装是否为残次的,使用从第二可视探针输入的图像信息获得容纳于盘内的半导体封装的外表的第二图像信息,所述第二可视探针被排布成与第一可视探针呈某一角度,并且将获得的第二图像信息与被存储的相应的半导体封装的第二参考信息相比较以分析和确定半导体封装是否为残次的。
附图说明
本发明的上述和其它目的、特征和其它优点将通过以下结合附图的详细描述得到更清楚的理解,其中:
图1是显示了根据本发明的优选实施方式的检查设备的示意图;
图2是显示了根据本发明的优选实施方式的检查设备的可视探针的排布的图示;以及
图3是显示了根据本发明的优选实施方式的盘内检查方法的流程图。
具体实施方式
以下,本发明的优选实施方式将参考附图加以详细地描述从而使本领域技术人员能够容易地理解和实施本发明。
图1是显示了根据本发明的优选实施方式的检查设备的示意图,并且图2是显示了根据本发明的优选实施方式的检查设备的可视探针的排布的图示。
如图1所示,根据本发明的优选实施方式的盘内检查设备包括检查器30,该检查器30设置在用于容纳半导体封装的盘(以下称为“被检查的物体”)的传输路径上以对所述物体的外表进行拍照,以及中心控制器(未显示)用于比较由检查器30获得的物体的图像信息和相应类型的物体的参考图像信息以确定该物体是否存在缺陷。
此外,根据本发明的优选实施方式的盘内检查设备,如图所示,该设备包括主体10:装载单元21,该装载单元21用于装载被检查的容纳所述物体的盘;缓存器25,该缓存器25用于暂时容纳缓存盘T3,T3容纳已完成检查的半导体封装;残次品储存器23,其上装载有残次品盘T1,该残次品盘T1用于容纳被确定为残次品的半导体封装;以及卸载单元24,其上装载有卸载盘T2,该卸载盘T2用于容纳通过检查被确定为标准品的半导体封装。
此外,盘内检查设备进一步包括盘传输器40,该盘传输器40包括分别连接到装载单元21、缓存器25、残次品储存器23以及卸载单元24的进给器41,该进给器41用于前后移动其上装载的盘;以及轨迹42,进给器41通过该轨迹42在主体上前后移动;传输器50,该传输器50用于在装载单元21、缓存器25、残次品存储器23以及卸载单元24的盘传输器40之间传输盘并且与上述物体相连接地安置在主体上;分类器60,该分类器60用以从容纳于将被传输到卸载单元24的卸载盘T2上的半导体封装中挑选出残次品,并且传输该残次品到残次品盘T1,并且用于从容纳于缓存盘T3的半导体封装中挑选标准品,并且把该标准品放置在残次品被移除后的空位上。根据本发明的优选实施方式的盘内检查设备进一步包括空盘单元22,该空盘单元22用以装载并容纳空盘以向连接到残次品储存器23的盘传输器40供应新盘。盘内检查设备还包括在缓存器25前面的空盘存储器26,从而使缓存器盘T3上装载被完全分类和处理的半导体封装。
因此,基于由中心控制器决定的所述物体是否为残次,如上构建的盘内检查设备分类并卸载已完成检查的物体。
换句话说,中心控制器(未示出)将从检查器30输入的图像信息中提取的二维图像信息和三维图像信息与被存储的参考图像信息相比较以确定相应物体是否为残次,并且将相应的物体分类到残次品盘T1或根据卸载相应物体的决定来控制分类器60将相应的物体分类到卸载盘T2。
同时,根据本发明的一个方面,为物体的外表照相的检查器30包括用于检查半导体封装的外表的可视探针。该可视探针包括第一可视探针31和第二可视探针32。
在本发明的优选实施方式中,用于为物体的外表照相的第一可视探针31和第二可视探针32可以根据预定信号可选择地或交替地进行栅格型图像或物体的表面图像拍照。由于为物体的外表照相的第一和第二可视探针在由本申请人提交的韩国专利10-449175中进行了详细的描述并且已被授权,因此,这里将省略第一和第二可视探针的结构和操作的详细描述。
在本发明的优选实施例中,可视探针31被排布在装载单元21的一侧以对容纳于盘内的半导体封装的外表拍照,所述半导体封装是从装载单元21传输的。换句话说,如图2a所示,第一可视探针31被排布在所述物体的前边或后边,即与物体被传输方向相同的方向,以对容纳于盘内的物体P的上部拍照。
第二可视探针32被排布在盘被传输到分类器60之前的地方,并且根据本发明的一个方面,该第二可视探针32被排布成与第一可视探针31呈预定角度。换句话说,如图2b所示,第二可视探针32关于第一可视探针31旋转成预定角度。
这样,第一可视探针31和第二可视探针32被排布在预定的角度,因此,物体的鸥翼型的外表的检查可以由单一的检查设备执行。
例如,如果物体P是TSOP2型的,则引脚的图像信息可以通过在物体P的上部的前边或后边的第一可视探针31获得。在该实施方式中,由于第一可视探针31被排布成与物体P的引脚相垂直,因此,当对物体的引脚区域拍照时,引脚不会被从第一可视探针31投射的光束所产生的阴影覆盖。因此,所述物体的精确的图像信息可以被第一可视探针31获得。同时,第一可视探针31交替地对物体P的引脚进行栅格型图像拍照以及对所述引脚间的间隔进行表面图像的拍照(以下简称为“3D/2D”)。
这样,根据本发明的优选实施方式的盘内检查设备通过第一可视探针获得各个引脚的图像信息,需要分析设置在物体上的引脚是否为残次的。
在本发明的优选实施方式中,如上所述,第二可视探针32被排布成与第一可视探针31呈预定角度从而使第二可视探针32对容纳于盘内的物体的表面进行表面图像拍照,如印刷的标记状态,或物体的表面图像(以下简称“2D”)以检查引脚和管脚。
换句话说,如果物体是TSOP2型的,则根据本发明的优选实施方式的盘内检查设备通过第一可视探针31获得物体的引脚的3D/2D信息以便第二可视探针32对2D而不是对引脚检查进行拍照。
同时,排布成与第一可视探针31呈预定角度的第二可视探针32优选为与第一可视探针31垂直地排布在所述物体的两侧中的一侧。
如果所述物体是TSOP1型的,则由于TSOP1型的引脚与TSOP2型的引脚垂直,因此,第二可视探针32获得TSOP1型的3D/2D信息。
换句话说,如果物体P是TSOP1的,则第二可视探针32被排布成与物体P的引脚垂直。因此,由于当对物体的引脚区域拍照时,引脚没有被由从第二可视探针32投射的光束产生的阴影所覆盖,因此,第二可视探针32可以获得物体P的精确的3D/2D信息。
因此,在这个实施方式中,与TSOP2型不同的是,第一可视探针31对容纳于盘内的物体P的表面进行2D拍照。
因此,当物体P是TSOP1型时,根据本发明的优选实施方式的盘内检查设备使用第二可视探针32获得有关物体的引脚的3D/2D信息,以便获得物体P的2D信息,该2D信息在除了由第一可视探针31执行的引脚检查以外的其他检查中是必须的,所述其他检查由第二可视探针32在由第一可视探针31执行的引脚检查之前执行。
在另一个实施方式中,如果物体P是QFP型的,则如图2c所示,由于引脚在物体P的周边,因此,第一可视探针31和第二可视探针32获得在物体P的两侧和前后边的引脚的3D/2D信息以及物体P的2D信息。
换句话说,在这个实施方式中,由于在物体P的侧面的引脚被排布成与第一可视探针31垂直,并且第二可视探针32被排布成与侧面的引脚同向,因此,有关侧面引脚的3D/2D和有关表面的2D由第一可视探针31捕获。相反,当引脚位于物体P的前边和后边时,前边和后边的引脚被排布成垂直于第二可视探针32,此时第一可视探针31被排布成与前边和后边的引脚同向,关于前边和后边的引脚的3D/2D和关于表面的2D由第二可视探针32捕获。
由此,在引脚位于四周的QFP型中,根据本发明优选实施方式的盘内检查设备通过第一可视探针获得关于物体的侧面的3D/2D信息,并且通过第二可视探针获得关于物体的前边和后边的3D/2D信息,以便执行QFP型的盘内检查。
同时,中心控制器(未示出)从由第一可视探针31和第二可视探针32输入的3D/2D信息和2D信息获得关于物体的引脚的三维形状信息和二维形状信息以及关于物体的表面的二维形状信息。所获得的关于引脚的三维形状信息包括被用于分析引脚的弯曲程度的引脚高度。此外,关于引脚的二维形状信息包括引脚间的距离信息,即间隔信息。关于物体的表面的二维形状信息包括在物体的表面上印刷的标记信息,以及检查是否存在外来物质所需要的各种表面信息。
当对接下来的盘内检查方法进行描述时,将对从可视探针输入的图像信息获得的关于物体的二维图像信息和三维图像信息的技术加以详细描述。
此外,中心控制器将所获得的物体的形状信息与相应类型的物体的参考图像信息相比较以确定半导体封装是否为残次的并且根据确定结果将相应物体分类到残次盘或标准盘。
因此,由于被排布为呈预定角度的第一和第二可视探针的捕获模式能够根据物体的类型而调整,因此,根据本发明优选实施方式的盘内检查设备可以有效地获得检查所需要的各种图像信息以便被检查的物体的检查时间可以被缩短。
换句话说,由于第一和第二可视探针的捕获模式可以被调整,因此,相应物体的图像可以有效地分布以根据在盘内检查期间被检查的物体的类型来拍照,以便物体的检查时间可以被缩短并且检查的效率可以被提高。
因此,由于单一设备可以被用于不同类型的半导体封装的通用目的,因此,盘内检查设备的实用性可以得到增强。
此外,由于第一和第二可视探针的捕获模式在盘内检查期间由物体的类型所确定,因此,可以获得物体的更精确的3D/2D信息从而使阴影的干扰被最小化,以便盘内检查的可靠性得以增强。
在下文中,根据本发明优选实施方式的使用盘内检查设备的半导体封装的盘内检查方法将参考图1到3进行详细描述。
图3是显示了根据本发明优选实施方式的盘内检查方法的流程图。在描述之前,假定容纳于盘内的物体被排布成使得该物体的长边的排布方向与所述盘被传输的方向相同。
根据本发明优选实施方式的可视检查方法是检查物体的外表的盘内检查方法,所述物体处于被容纳于所述盘中的状态,并且使用从第一可视探针31输入的被捕获的信息来获得相应物体的外表的第一图像信息(S100)。
同时,第一可视探针31被排布在与盘传输的轨迹方向相同的方向上,并且可选择地或交替地根据预定信号通过透镜进行物体的3D/2D或2D拍照。
例如,如果容纳于盘内的物体P是TSOP2型的,则在本发明的优选实施方式中,第一可视探针31关于物体P被设置为3D/2D捕获模式。在本发明的另一个实施方式中,如果物体P是TSOP1型的,则第一可视探针31关于物体P被设置为2D捕获模式。在本发明的又一个实施方式中,如果物体P是QFP型的,则第一可视探针31交替地关于物体P的两侧被设置为3D/2D捕获模式并且关于所述物体被设置为2D捕获模式。
换句话说,第一可视探针被排布成垂直于所述物体的短边并且与该物体的长边的方向相同。因此,如果该物体是TSOP2型的,则第一可视探针被排布成垂直于所述引脚以便3D/2D图像可以被更精确地捕获。
更进一步,第一可视探针被排布在物体的短边,即物体的前边和后边。因此,由于当第一可视探针投射出光束时,由半导体封装和容纳该半导体封装的容纳凹槽周边的隔离物所产生的阴影出现在物体的传输方向的前边或后边,以便最小化由于阴影而对物体两侧的引脚的干扰,以便拍到更精确的3D/2D图像。
另一方面,如果物体是TSOP1型的,则由于引脚的排布方向与第一可视探针的方向相同,因此,当3D/2D的图像被如此排布的第一可视探针捕获时,阴影通过从第一可视探针投射的光束在形成引脚处产生,因而很难进行精确的3D/2D拍照。
因此,如果物体是TSOP2型的,则第一可视探针对物体进行2D拍照。
如果物体是QFP型的,则由于上述的物体的特征,第一可视探针关于物体的两侧进行3D/2D拍照,并且第二可视探针对物体的前边和后边进行3D/2D拍照。
因此,从第一可视探针输入的图像信息因物体的类型不同而各异。换句话说,如果物体是TSOP2型的,则从第一可视探针输入的图像信息是物体的2D信息。如果物体是QFP型的,从第一可视探针输入的图像信息是物体的两侧的3D/2D信息以及物体的2D信息。
因此,当从第一可视探针输入图像信息时,物体的第一图像信息被从已输入的图像信息中提取。
换句话说,当已输入的图像信息是物体的3D信息时,中心控制器对从第一可视探针获得的栅格型图像应用桶(bucket)算法以获得物体的目标状态。中心控制器使用所获得的目标状态和存储的物体的参考状态来提取相应物体的引脚的莫尔(moire)状态,并且展开所述莫尔状态以获得物体引脚的实际高度信息,即特定物体的三维图像信息。
当已输入的图像信息是物体的引脚的2D信息时,中心控制器从所述已输入的图像信息获得引脚的间隔信息,即引脚的二维信息。
然而,当已输入的图像信息是物体的表面的2D信息时,中心控制器获得物体的表面信息,如在物体表面上印刷的标记的状态信息或者是否存在外来物质,即关于从第一可视探针输入的图像信息的物体表面的二维图像信息。
同时,在通过第一可视探针31捕获的图像信息获得关于相应物体的第一图像信息之后,中心控制器比较所获得的第一图像信息与存储的相应物体的第一图像的参考信息,以确定相应的物体是否为残次的(S200)。
接下来,中心控制器使用从第二可视探针32输入的所捕获的信息来获得关于相应物体的外表的第二图像信息(S300)。
这时,第二可视探针32被排布成与第一可视探针31呈预定角度。在本发明的优选实施方式中,第二可视探针32被排布成与第一可视探针31呈直角。这样,与第一可视探针31成直角排布的第二可视探针32与第一可视探针是一样的,并且可选择地或交替地根据上述预定信号通过透镜对物体进行3D/2D或2D拍照。
因此,由于第二可视探针被排布成与第一可视探针呈直角,因此,第二可视探针的捕获模式与第一可视探针的捕获模式相反。
例如,如果被容纳于盘内的物体P是TSOP1型的,则在本发明的实施方式中,第二可视探针32被设置为物体P的3D/2D捕获模式。在本发明的另一实施方式中,如果物体P是TSOP2型的,则第二可视探针32被设置为物体P的2D捕获模式。此外,在本发明的又一实施方式中,如果物体P内是QFP型的,则第二可视探针32交替地被设置为物体的前边和后边的3D/2D捕获模式以及物体的2D捕获模式。
因此,从第二可视探针32输入的图像信息按照物体的类型的不同而各异。也就是说,如果物体是TSOP1型的,则从第二可视探针32输入的图像信息是关于物体P的3D/2D信息。如果物体是TSOP2型的,则从第二可视探针32输入的图像信息是关于该物体的2D信息。如果物体P是QFP型的,则从第二可视探针32输入的图像信息是关于该物体的前边和后边的3D/2D信息以及关于该物体的2D信息。
因此,当从第二可视探针32输入图像信息时,关于相应物体的第二图像信息使用已输入的图像信息而被提取。由于第二图像信息的提取过程与第一图像信息的提取过程相同,因此,省略对此的详细的描述。
同时,在从由第二可视探针捕获的图像信息获得关于相应物体的第一图像信息之后,中心控制器将所获得的第二图像信息与存储的关于相应物体的参考信息相比较以确定相应物体是否为残次的(S400)。
如上所述,根据半导体封装的盘内检查设备及其盘内检查方法,用于对半导体封装的外表拍照的第一和第二可视探针的捕获模式是可调整的,以便在盘内检查期间相应物体的图像可以根据被检查的物体的类型而有效地分布和捕获。因此,物体的检查时间可以被缩短并且检查的效率可以被提高。
此外,还获得了关于物体的引脚的更精确的图像信息,在盘内检查期间,在由于阴影而受到干扰的方向上,所述干扰通过第一和第二可视探针而被最小化,所述第一和第二可视探针的捕获模式根据物体的类型而设置,从而使盘内检查的可靠性得以增强。
虽然本发明的优选实施方式是为举例说明的目的而给出的,但是本领域技术人员将理解在不背离本发明的权利要求所述的范围和精神的情况下,各种修改、增加和替换都是可以的。

Claims (12)

1.一种半导体封装的盘内检查的设备,该设备包括:
第一和第二可视探针,该第一和第二可视探针设置在容纳半导体封装的盘的传输路径上;以及
中心控制器,该中心控制器用于将由所述第一和第二可视探针获得的所述半导体封装的图像信息与关于相应类型的半导体封装的参考图像信息相比较,以分析和确定所述半导体封装是否为残次的,
其中所述第一可视探针被排布在与所述盘被传输的轨迹方向相同的方向上,以及
所述第二可视探针被排布成与所述第一可视探针呈预定角度。
2.根据权利要求1所述的盘内检查设备,其中所述第二可视探针被排布成与所述第一可视探针呈直角。
3.根据权利要求1或2所述的盘内检查设备,其中所述第一和第二可视探针可选择地或交替地通过可视探针中的透镜进行所述半导体封装的栅格型图像或表面图像的拍照。
4.根据权利要求3所述的盘内检查设备,其中当所述半导体封装是TSOP2型时,所述第一可视探针交替地进行栅格型图像和表面图像的拍照,并且所述第二可视探针进行表面图像的拍照。
5.根据权利要求3所述的盘内检查设备,其中当所述半导体封装是TSOP1型时,所述第一可视探针进行表面图像的拍照,并且所述第二可视探针交替地进行栅格型图像和表面图像的拍照。
6.根据权利要求3所述的盘内检查设备,其中当所述半导体封装是方型扁平封装时,所述第一和第二可视探针交替地进行栅格型图像和表面图像的拍照。
7.一种检查容纳于盘内的半导体封装的外表的盘内检查方法,该方法包括:
使用从第一可视探针输入的图像信息来获得关于容纳于所述盘内的半导体封装的外表的第一图像信息,所述第一可视探针被排布在与所述盘被传输的轨迹方向相同的方向上;
将所获得的第一图像信息与存储的关于相应半导体封装的第一参考信息相比较,以分析并确定所述半导体封装是否为残次的;
使用从第二可视探针输入的图像信息来获得关于容纳于所述盘内的半导体封装的外表的第二图像信息,所述第二可视探针被排布成与所述第一可视探针呈一角度;以及
将所获得的第二图像信息与存储的关于相应半导体封装的第二参考信息相比较,以分析并确定所述半导体封装是否为残次的。
8.根据权利要求7所述的盘内检查方法,其中所述第二可视探针被排布成与所述第一可视探针呈直角。
9.根据权利要求7或8所述的盘内检查方法,其中所述第一和第二可视探针可选择地或交替地通过可视探针中的透镜进行所述半导体封装的栅格型图像或表面图像的拍照。
10.根据权利要求9所述的盘内检查方法,其中当所述半导体封装是TSOP2型时,从所述第一可视探针输入的图像信息是关于所述半导体封装的栅格型图像信息或表面图像信息,并且从所述第二可视探针输入的图像信息是关于所述半导体封装的表面图像信息。
11.根据权利要求9所述的盘内检查方法,其中当所述半导体封装是TSOP1型时,从所述第一可视探针输入的图像信息是关于所述半导体封装的表面图像信息,并且从所述第二可视探针输入的图像信息是关于所述半导体封装的栅格型图像信息和表面图像信息。
12.根据权利要求9所述的盘内检查方法,其中当所述半导体封装是方型扁平封装时,从所述第一和第二可视探针输入的图像信息是关于所述半导体封装的栅格型图像信息和表面图像信息。
CN2006800194725A 2005-06-07 2006-06-07 半导体封装的盘内检查设备和方法 Active CN101189527B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-2005-0048585 2005-06-07
KR1020050048585A KR100705649B1 (ko) 2005-06-07 2005-06-07 반도체 패키지의 인트레이 검사 장치 및 검사 방법
KR1020050048585 2005-06-07
PCT/KR2006/002173 WO2006132490A1 (en) 2005-06-07 2006-06-07 In-tray inspection apparatus and method of semiconductor package

Publications (2)

Publication Number Publication Date
CN101189527A true CN101189527A (zh) 2008-05-28
CN101189527B CN101189527B (zh) 2010-10-27

Family

ID=37498656

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006800194725A Active CN101189527B (zh) 2005-06-07 2006-06-07 半导体封装的盘内检查设备和方法

Country Status (3)

Country Link
KR (1) KR100705649B1 (zh)
CN (1) CN101189527B (zh)
WO (1) WO2006132490A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111640096A (zh) * 2020-05-25 2020-09-08 中国电子科技集团公司第十三研究所 电子产品外观的检测方法、装置及终端

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014011475A1 (en) * 2012-07-10 2014-01-16 Kla-Tencor Corporation Apparatus and method for in-tray and bottom inspection of semiconductor devices
KR101890281B1 (ko) 2016-08-18 2018-08-22 한국과학기술원 볼 그리드 어레이형 반도체 칩 패키지의 검사 방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930017129A (ko) * 1992-01-14 1993-08-30 김광호 반도체 패키지의 외관검사방법 및 그 장치
KR950007417B1 (ko) * 1992-12-29 1995-07-10 현대전자산업주식회사 레이져 센서를 이용한 전자부품 리드 휨 검사방법
JP3324809B2 (ja) * 1993-01-12 2002-09-17 三洋機工株式会社 三次元測定用測定点指示具
JPH08145913A (ja) * 1994-11-25 1996-06-07 Matsushita Electric Ind Co Ltd テープキャリアパッケージの外観検査装置及び検査方法
KR100207742B1 (ko) * 1996-07-30 1999-07-15 윤종용 Ic 패키지의 리드핀 검사장치
KR20010104458A (ko) * 2000-04-28 2001-11-26 조명우 3차원 형상물 재생방법
JP2003007784A (ja) * 2001-06-22 2003-01-10 Hitachi Maxell Ltd 半導体検査装置
US6720786B2 (en) * 2001-07-25 2004-04-13 Integrated Device Technology, Inc. Lead formation, assembly strip test, and singulation system
KR20030036976A (ko) * 2001-11-01 2003-05-12 삼성전자주식회사 Bga솔더볼 형상 검사장치 및 최적 조명 설정방법
KR100629921B1 (ko) * 2004-09-07 2006-09-28 에스피반도체통신 주식회사 반도체 패키지의 테스트 핸들러 및 그 검사 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111640096A (zh) * 2020-05-25 2020-09-08 中国电子科技集团公司第十三研究所 电子产品外观的检测方法、装置及终端
CN111640096B (zh) * 2020-05-25 2023-04-21 中国电子科技集团公司第十三研究所 电子产品外观的检测方法、装置及终端

Also Published As

Publication number Publication date
KR20060127537A (ko) 2006-12-13
WO2006132490A1 (en) 2006-12-14
KR100705649B1 (ko) 2007-04-09
CN101189527B (zh) 2010-10-27

Similar Documents

Publication Publication Date Title
US8885040B2 (en) Method and apparatus for 3-dimensional vision and inspection of ball and like protrusions of electronic components
KR100927429B1 (ko) 소자 배치를 검사하는 픽 앤드 플레이스 머신
US7397550B2 (en) Parts manipulation and inspection system and method
CN100481362C (zh) 半导体集成电路器件的制造方法
US10438340B2 (en) Automatic optical inspection system and operating method thereof
US6603103B1 (en) Circuit for machine-vision system
JP5376220B2 (ja) 部品組付検査方法および部品組付検査装置
US20070018673A1 (en) Electronic component testing apparatus
CN110364455A (zh) 芯片贴装装置及半导体装置的制造方法
US12027395B2 (en) Method and apparatus for measuring displacement of an end effector
CN108731602A (zh) 物件厚度测量系统、方法、检测设备及计算机程序产品
CN107677678A (zh) 基于自动路径规划的外观检测方法和装置
CN101189527B (zh) 半导体封装的盘内检查设备和方法
US20080204732A1 (en) Method and system for the inspection of integrated circuit devices having leads
US7424143B2 (en) Method for recognizing working position of a device transfer apparatus in semiconductor test handler
TW507306B (en) Carrier shape measurement device
CN104515477A (zh) 三维测定装置、三维测定方法以及基板的制造方法
KR20190135422A (ko) 부품 실장 장치를 교정하기 위한 방법
US10458778B2 (en) Inline metrology on air flotation for PCB applications
JPH10153413A (ja) Icリードの外観寸法検査装置
KR102046081B1 (ko) 비전검사모듈 및 그를 가지는 소자검사장치
TWI841850B (zh) 檢查資料製作方法、檢查資料製作裝置及檢查裝置
US7501809B2 (en) Electronic component handling and testing apparatus and method for electronic component handling and testing
JP6331809B2 (ja) 電子部品搬送装置および電子部品検査装置
CN109059800B (zh) 一种三维重建装置的光源位置校准方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant