CN101187963B - 一种对抗差分功耗分析的逻辑单元 - Google Patents

一种对抗差分功耗分析的逻辑单元 Download PDF

Info

Publication number
CN101187963B
CN101187963B CN200610114558A CN200610114558A CN101187963B CN 101187963 B CN101187963 B CN 101187963B CN 200610114558 A CN200610114558 A CN 200610114558A CN 200610114558 A CN200610114558 A CN 200610114558A CN 101187963 B CN101187963 B CN 101187963B
Authority
CN
China
Prior art keywords
output
power
door
random signal
balance module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200610114558A
Other languages
English (en)
Other versions
CN101187963A (zh
Inventor
黄金煌
盛敬刚
丁义民
徐磊
霍俊杰
侯书珺
孟庆云
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Tongfang Microelectronics Co Ltd
Original Assignee
Beijing Tongfang Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Tongfang Microelectronics Co Ltd filed Critical Beijing Tongfang Microelectronics Co Ltd
Priority to CN200610114558A priority Critical patent/CN101187963B/zh
Publication of CN101187963A publication Critical patent/CN101187963A/zh
Application granted granted Critical
Publication of CN101187963B publication Critical patent/CN101187963B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

一种对抗差分功耗分析的逻辑单元，涉及IC卡安全或专用器件加密技术领域。本发明的功耗平衡模块一输出为01的一路与随机信号sel连接到与门一的输入，功耗平衡模块一输出为01n的另一路与随机信号sel连接到与门二的输入，功耗平衡模块二输出为01的一路与随机信号nsel连接到与门三的输入，功耗平衡模块二输出为01n的一路与随机信号nsel连接到与门四的输入。与门一和与门四的输出通过或门一连接到逻辑单元的输出端口OUT，与门二和与门三的输出通过或门二连接到逻辑单元的输出端口OUTN。所述两个功耗平衡模块和四个与门消耗功率恒定，逻辑单元的输出端口统计上功耗平衡。同现有技术相比，本发明实现单元内部和输出的功耗平衡，同时有效避免毛刺。

Description

一种对抗差分功耗分析的逻辑单元
技术领域
本发明涉及IC卡安全或专用器件加密技术领域，特别是对抗智能IC卡或专用器件的差分功耗分析的逻辑单元。
背景技术
智能IC卡应用越来越广泛，安全问题也日益突出。在众多的攻击方法中，电源分析方法是很有威胁的一种。电源分析有简单功耗分析SPA及差分功耗分析DPA，以DPA的威胁尤其大。DPA利用功耗与输入数据的相关性，采用统计方法获取秘密信息。现有技术中，对抗DPA的措施在软件方面有随机顺序执行和信息隐藏INFORMATIONBLINDING等；在GATE LEVEL级上，常见的有双轨预充电逻辑风格[DURAL RAIL PRE_CHARGE LOGIC STYLE(DRP)]及隐藏逻辑风格[MASKING LOGIC STYLE]。GATE LEVEL级解决方案的好处在于通用性强，不受算法限制。
现有技术中，DRP常见的有基于灵敏放大器逻辑SABL和波动动态差分逻辑WDDL，采用双轨逻辑。这种逻辑风格的目标是任何输入数据都会导致相同的功耗。实际实施时，单元CELL内部功耗容易平衡，但它的缺点是CELL之间互补信号的连线平衡实现起来很困难，现有的设计工具不容易自动支持这个特性。尤其在深亚微米情况下，连线负载比例增加，单元互补输出负载不平衡情况下，或互补输出受到各自不同寄生干扰情况下，这种纯粹的功耗平衡单元实施很困难。
GATE LEVEL级的MASKING LOGIC STYLE设计思路在于对所有元器件的值进行MASK，包括CELL内部和CELL之间的元器件。这种设计方法实现时困难在于容易产生毛刺GLITCH，影响ANTI DPA能力。于是，有人提出了随机跳变逻辑风格RANDOM SWITCH LOGICSTYLE(RSL)，为了不产生毛刺需要对全局en信号进行严格时序要求。但是，这在具体实施时会很困难。另外RSL的隐藏信号网络MASK NET是单轨总线，在信号跳变时，产生大的电流，有可能成为SPA的攻击目标。隐藏双轨预充电逻辑MDPL LOGIC STYLE在RSL基础上引入了双轨，这是目前较新的研究成果，能有效避免毛刺，同时可以方便实现。但是，应用MDPL并不是所有内部节点都被MASK，它的ANTI DPA能力还需要在实践中进行检验。
发明内容
为了解决上述现有技术中存在的问题，本发明的目的是提供一种对抗差分功耗分析的逻辑单元。它结合功耗平衡和MASK技术构建成逻辑单元，实现单元内部和输出的功耗平衡，同时有效避免毛刺。
为了达到上述发明目的，本发明的技术方案以如下方式实现：
一种对抗差分功耗分析的逻辑单元，它包括功耗平衡模块和多个与门、或门.通过输入、输出端口与输入数据及负载连接.其结构特点是，所述功耗平衡模块为两个，每个功耗平衡模块分别输入四个原始数据.功耗平衡模块一输出为01的一路与随机信号sel连接到与门一的输入，功耗平衡模块一输出为01n的另一路与随机信号sel连接到与门二的输入，功耗平衡模块二输出为01的一路与随机信号nsel连接到与门三的输入，功耗平衡模块二输出为01n的一路与随机信号nsel连接到与门四的输入.其中随机信号sel为0时，随机信号nsel为1，随机信号sel为1时，随机信号nsel为0.与门一和与门四的输出通过或门一连接到逻辑单元的输出端口OUT，与门二和与门三的输出通过或门二连接到逻辑单元的输出端口OUTN.所述两个功耗平衡模块和四个与门消耗功率恒定，逻辑单元的输出端口统计上功耗平衡.逻辑单元的输入、输出端口采用隐藏逻辑的类型.
在上述逻辑单元中，所述功耗平衡模块采用基于灵敏放大器逻辑或波动动态差分逻辑的类型。
本发明由于采用了上述结构，结合功耗平衡及MASK技术构建基本单元。对单元内部的部分元器件采用相对成熟的功耗平衡技术，如SABL的一些方法；对单元输入输出采端口采用MASK技术。同现有技术相比，本发明实现单元内部和输出的功耗平衡，同时有效避免毛刺。
下面结合附图和具体实施方式对本发明做进一步说明。
附图说明
图1为本发明的结构示意图；
图2为功耗平衡模块采用WDDL形式实现MASK_AND功能的结构示意图；
图3为功耗平衡模块采用WDDL形式实现MASK_OR功能的结构示意图。
具体实施方式
参看图1，本发明逻辑单元通过输入、输出端口与输入数据及负载连接。逻辑单元中设有两个功耗平衡模块，每个功耗平衡模块的输入分别为四个原始数据。功耗平衡模块一1.1输出为01的一路与随机信号sel连接到与门一2.1的输入，功耗平衡模块一1.1输出为01n的另一路与随机信号sel连接到与门二2.2的输入，功耗平衡模块二1.2输出为01的一路与随机信号nsel连接到与门三2.3的输入，功耗平衡模块二12输出为01n的另一路与随机信号nsel连接到与门四2.4的输入。与门一2.1和与门四2.4的输出通过或门一3.1连接到逻辑单元的输出端口OUT，与门二2.2和与门三2.3的输出通过或门二3.2连接到逻辑单元的输出端口OUTN。两个功耗平衡模块和四个与门消耗功率恒定，逻辑单元的输出端口统计上功耗平衡。功耗平衡模块采用基于灵敏放大器逻辑SABL、波动动态差分逻辑WDDL或其它的类型，逻辑单元的输入、输出端口采用隐藏逻辑的类型。
参看图1，原始输入、输出数据为：
origin_a，Origin_b，origin_out，SEL＝not NSEL；
与逻辑单元连接的各输入、输出端口分别为：
A＝origin_a xor NSEL
AN＝not A
B＝origin_b xor NSEL
BN＝not B
OUT＝origin_out xor NSEL
OUTN＝not OUT
整个CELL实现的功能和功耗平衡模块功能相关，如果功耗平衡模块实现AND功能，则整个CELL实现MASK_AND功能。除了或门一3.1和或门二3.2之外，不管随机信号SEL、NSEL为1或为0，CELL内部其它元器件消耗的功率是一样的。输出端口OUT、OUTN的输出负载可能会不一样，但由于OUT，OUTN与SEL有关。如下表所示
 SEL＝1，NSEL＝0  SEL＝0，NSEL＝1
  Origin_out＝0  OUT＝0，OUTN＝1  OUT＝1，OUTN＝0
  Origin_out＝1  OUT＝1，OUTN＝0  OUT＝0，OUTN＝1
SEL是随机产生的信号，因此，即使OUT，OUTN负载不同，统计上功耗仍然是平衡的。
参看图2和图3，分别表示功耗平衡模块中使用多个与门和或门，采用WDDL形式实现MASK_AND和MASK_OR功能的元件连接示意图。

Claims (2)

1.一种对抗差分功耗分析的逻辑单元，它包括功耗平衡模块和多个与门、或门，通过输入、输出端口与输入数据及负载连接，其特征在于，所述功耗平衡模块为两个，每个功耗平衡模块分别输入四个原始数据，功耗平衡模块一(1.1)输出为01的一路与随机信号sel连接到与门一(2.1)的输入，功耗平衡模块一(1.1)输出为01n的另一路与随机信号sel连接到与门二(2.2)的输入，功耗平衡模块二(1.2)输出为01的一路与随机信号nsel连接到与门三(2.3)的输入，功耗平衡模块二(1.2)输出为01n的一路与随机信号nsel连接到与门四(2.4)的输入，其中随机信号sel为0时，随机信号nsel为1，随机信号sel为1时，随机信号nsel为0，与门一(2.1)和与门四(2.4)的输出通过或门一(3.1)连接到逻辑单元的输出端口OUT，与门二(2.2)和与门三(2.3)的输出通过或门二(3.2)连接到逻辑单元的输出端口OUTN，所述两个功耗平衡模块和四个与门消耗功率恒定，逻辑单元的输出端口统计上功耗平衡，逻辑单元的输入、输出端口采用隐藏逻辑的类型。
2.根据权利要求1所述的对抗差分功耗分析的逻辑单元，其特征在于，所述功耗平衡模块采用基于灵敏放大器逻辑或波动动态差分逻辑的类型。
CN200610114558A 2006-11-15 2006-11-15 一种对抗差分功耗分析的逻辑单元 Active CN101187963B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN200610114558A CN101187963B (zh) 2006-11-15 2006-11-15 一种对抗差分功耗分析的逻辑单元

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200610114558A CN101187963B (zh) 2006-11-15 2006-11-15 一种对抗差分功耗分析的逻辑单元

Publications (2)

Publication Number Publication Date
CN101187963A CN101187963A (zh) 2008-05-28
CN101187963B true CN101187963B (zh) 2010-05-12

Family

ID=39480349

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200610114558A Active CN101187963B (zh) 2006-11-15 2006-11-15 一种对抗差分功耗分析的逻辑单元

Country Status (1)

Country Link
CN (1) CN101187963B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102609556A (zh) * 2011-01-25 2012-07-25 深圳市证通电子股份有限公司 抗功耗攻击aes模块功能设计的方法和电路

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012207065A1 (de) * 2012-04-27 2013-10-31 Siemens Ag Österreich Verfahren zur Herstellung einer logischen Schaltung
CN104601165B (zh) * 2013-10-31 2018-01-09 上海复旦微电子集团股份有限公司 数据的防攻击方法和装置
CN103593627B (zh) * 2013-11-06 2016-08-17 中国科学院信息工程研究所 一种双层复合寄存器系统及抵抗能量分析攻击的方法
CN104682950B (zh) * 2014-12-05 2017-07-18 北京大学 一种基于延时的双轨预充逻辑与非门电路以及异或门电路
US10255462B2 (en) * 2016-06-17 2019-04-09 Arm Limited Apparatus and method for obfuscating power consumption of a processor
CN109379762B (zh) * 2018-09-10 2021-09-14 中国联合网络通信集团有限公司 一种随机信号数据统计方法和系统
CN113806820A (zh) * 2021-08-10 2021-12-17 杭州师范大学 一种基于上下拉网络的双轨抗功耗攻击门电路设计方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6654884B2 (en) * 1998-06-03 2003-11-25 Cryptography Research, Inc. Hardware-level mitigation and DPA countermeasures for cryptographic devices
CN1485857A (zh) * 2002-09-27 2004-03-31 北京华虹集成电路设计有限责任公司 加密集成电路防电源攻击方法
CN1614533A (zh) * 2003-11-04 2005-05-11 上海华虹集成电路有限责任公司 一种防简单功耗分析攻击的方法
CN1761185A (zh) * 2005-11-18 2006-04-19 清华大学 乱序执行的数据流aes加密电路结构
CN200969097Y (zh) * 2006-11-15 2007-10-31 北京同方微电子有限公司 对抗差分功耗分析的逻辑单元

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6654884B2 (en) * 1998-06-03 2003-11-25 Cryptography Research, Inc. Hardware-level mitigation and DPA countermeasures for cryptographic devices
CN1485857A (zh) * 2002-09-27 2004-03-31 北京华虹集成电路设计有限责任公司 加密集成电路防电源攻击方法
CN1614533A (zh) * 2003-11-04 2005-05-11 上海华虹集成电路有限责任公司 一种防简单功耗分析攻击的方法
CN1761185A (zh) * 2005-11-18 2006-04-19 清华大学 乱序执行的数据流aes加密电路结构
CN200969097Y (zh) * 2006-11-15 2007-10-31 北京同方微电子有限公司 对抗差分功耗分析的逻辑单元

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102609556A (zh) * 2011-01-25 2012-07-25 深圳市证通电子股份有限公司 抗功耗攻击aes模块功能设计的方法和电路

Also Published As

Publication number Publication date
CN101187963A (zh) 2008-05-28

Similar Documents

Publication Publication Date Title
CN101187963B (zh) 一种对抗差分功耗分析的逻辑单元
JP2007523556A (ja) Ｉｃ侵入検出
Cevrero et al. Power-gated MOS current mode logic (PG-MCML) a power aware DPA-resistant standard cell library
WO2005078573A1 (ja) 乱数発生方法と半導体集積回路装置
CN104378103B (zh) 双轨预充电逻辑单元结构
CN108683505B (zh) 一种具备安全性的apuf电路
CN105024686A (zh) 半导体芯片
Kulikowski et al. Delay insensitive encoding and power analysis: a balancing act [cryptographic hardware protection]
Levi et al. Ask less, get more: Side-channel signal hiding, revisited
Giterman et al. A 7T security oriented SRAM bitcell
Avital et al. Randomized multitopology logic against differential power analysis
CN105827246A (zh) 比较电路
CN105871367B (zh) 一种电桥失衡型puf单元电路及多位puf电路
Monteiro et al. Low‐power secure S‐box circuit using charge‐sharing symmetric adiabatic logic for advanced encryption standard hardware design
CN107994980B (zh) 一种采用时钟乱序技术和混沌触发器的抗dpa攻击方法
Popp et al. Implementation aspects of the DPA-resistant logic style MDPL
Sundaresan et al. Power invariant secure IC design methodology using reduced complementary dynamic and differential logic
De et al. Path-balanced logic design to realize block ciphers resistant to power and timing attacks
CN112104357A (zh) 基于双轨预充电逻辑的功耗平衡型电流型cmos门电路单元
CN200969097Y (zh) 对抗差分功耗分析的逻辑单元
CN109547191A (zh) 双轨预充电逻辑装置
CN111130537B (zh) 一种可配置单稳态弱物理不可克隆函数电路
Tanimura et al. HDRL: Homogeneous dual-rail logic for DPA attack resistive secure circuit design
US7876893B2 (en) Logic circuit and method for calculating an encrypted result operand
DE102012111414A1 (de) Speicherschaltung

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee
CP02 Change in the address of a patent holder

Address after: 100083 Beijing City, Haidian District Wudaokou Wangzhuang Road No. 1 Tongfang Technology Plaza D floor 18 West

Patentee after: Beijing Tongfang Microelectronics Company

Address before: 100083 Beijing Tsinghua Tongfang science and Technology Square A block 2901

Patentee before: Beijing Tongfang Microelectronics Company