CN101183650B - 具有沟槽晶体管的半导体器件以及制造这种器件的方法 - Google Patents
具有沟槽晶体管的半导体器件以及制造这种器件的方法 Download PDFInfo
- Publication number
- CN101183650B CN101183650B CN2007101662343A CN200710166234A CN101183650B CN 101183650 B CN101183650 B CN 101183650B CN 2007101662343 A CN2007101662343 A CN 2007101662343A CN 200710166234 A CN200710166234 A CN 200710166234A CN 101183650 B CN101183650 B CN 101183650B
- Authority
- CN
- China
- Prior art keywords
- groove
- coating
- oxide skin
- conducting material
- semi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 64
- 238000000034 method Methods 0.000 title claims abstract description 19
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 7
- 239000011248 coating agent Substances 0.000 claims description 34
- 238000000576 coating method Methods 0.000 claims description 34
- 210000000746 body region Anatomy 0.000 claims description 32
- 238000005530 etching Methods 0.000 claims description 12
- 238000002347 injection Methods 0.000 claims description 12
- 239000007924 injection Substances 0.000 claims description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 10
- 239000004020 conductor Substances 0.000 claims description 6
- 238000010438 heat treatment Methods 0.000 claims description 4
- 229920005591 polysilicon Polymers 0.000 claims description 4
- 239000000203 mixture Substances 0.000 claims 1
- 230000000717 retained effect Effects 0.000 claims 1
- 239000000463 material Substances 0.000 abstract description 17
- 239000010410 layer Substances 0.000 description 33
- 238000005516 engineering process Methods 0.000 description 9
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 8
- 229910052796 boron Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 6
- 239000002210 silicon-based material Substances 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 238000000151 deposition Methods 0.000 description 5
- 230000008021 deposition Effects 0.000 description 5
- 239000011241 protective layer Substances 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 239000013078 crystal Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000002349 favourable effect Effects 0.000 description 2
- 238000002156 mixing Methods 0.000 description 2
- 238000004151 rapid thermal annealing Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/66727—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the source electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
- H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Element Separation (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
根据一个实施例，一种用于制造半导体器件的方法包括：在半导体材料的第一侧中形成沟槽以及在该沟槽上和第一侧上形成厚氧化物层。使用第一掩模对第一侧的一部分和沟槽进行掩蔽，并且当第一掩模存在时，通过穿过厚氧化物层的注入而掺杂半导体材料。当第一掩模保留时，去除厚氧化物层的至少一部分。
Description
技术领域
本发明涉及一种具有MOS(金属氧化物半导体)晶体管的半导体器件以及制造这种器件的方法。
背景技术
众所周知，通过设置填装(packed)在一起的密集沟槽来减小MOS半导体器件的比电阻，从而使雪崩击穿区位于沟槽的底部区域中。
发明内容
根据本发明的一个实施例，本发明提供了一种制造半导体器件的方法，该方法包括：在半导体材料的第一侧中形成沟槽，每个沟槽具有长度、宽度和深度，该长度大于宽度；在该沟槽上和第一侧上形成第一氧化物层；使用第一掩模对第一侧的一部分和沟槽进行掩蔽，并保留第一侧的其他部分和至少一个沟槽的沿其长度的一部分未被掩蔽；当第一掩模存在时，通过穿过第一氧化物层的注入而掺杂半导体材料；以及当第一掩模保留时，去除第一氧化物层的至少一部分。
有利地，可以避免根据注入的主体构成和需要对准的厚层构成、以及对于主体的单独屏蔽。
根据另一实施例，本发明提供了一种制造半导体器件的方法，该方法包括：在半导体材料的第一侧中形成沟槽，该沟槽具有底部；在半导体材料的第一侧上和沟槽上形成第一氧化物层；在沟槽中的第一氧化物层上增加导电材料；以及通过穿过第一氧化物层的注入而掺杂半导体材料，沟槽被第一氧化物材料和导电材料覆盖，使得注入避开了沟槽底部。
根据再一实施例，本发明提供了一种制造半导体器件的方法，该方法包括：在半导体材料的第一侧中形成沟槽，该沟槽具有底部；在半导体材料的第一侧上和沟槽上形成第一氧化物层；从半导体材料的第一侧上和沟槽上去除第一氧化物层的至少一部分；在该去除步骤之前或之后，通过注入而掺杂半导体材料以形成主体区；以及在掺杂之后对半导体材料进行热处理，以便既在主体上和至少部分沟槽中形成比第一氧化物层薄的第二氧化物层又使该主体区延伸。
根据本发明的器件实施例，本发明提供了一种半导体器件，该半导体器件包括：具有第一侧和第二侧的基极半导体材料，该半导体材料包括多个沟槽，每个沟槽相对于第一侧和第二侧垂直延伸并且在第一侧具有沟槽顶部且每个沟槽具有沟槽底部、两个沟槽侧部和两个沟槽端部，沟槽侧部间的距离小于沟槽端部间的距离，所述多个沟槽中的每一个在对应的一个沟槽端部均具有沟槽端部区域，每个沟槽端部区域在对应的沟槽顶部具有第一氧化物层，并且每个沟槽在沟槽顶部的从第一位置开始远离所述沟槽端部区域的一区域中具有薄的第二氧化物层；以及位于沟槽之间的基极半导体材料中的多个主体区，每个主体区包括与对应沟槽端部区域相邻的主体区端部区域，每个主体区端部区域与第一位置隔开预定距离。
附图说明
将参照多个实施例对本发明进行进一步的描述，其中：
图1示意性地示出了根据本发明实施例的半导体器件的边缘区域的横截面图，该半导体器件具有带沟槽的垂直MOS功率晶体管；
图2示出了用于图1中半导体器件的具有沟槽的起始(beginning)半导体基极材料；
图3示出了位于图2中所示的基极材料之上的厚氧化物层；
图4示出了沉积在沟槽中的位于厚氧化物层之上的多晶硅；
图5示出了保护边缘材料以及穿过厚氧化物层注入到半导体基极材料中以形成主体区的硼注入区；
图6示意性地示出了位于顶部边缘的既用于图5中注入120又用于图7中FOX蚀刻的掩模的布局视图；
图7示出了通过蚀刻对厚氧化物层的部分去除；
图8示出了保护层的去除、主体区的扩散、薄氧化物层的生长、以及沟槽中更多晶体硅的增加；
图9示意性地示出了经由图1中的横截面在图1中顶部边缘的布局视图；
图10示出了更多氧化物的增加以覆盖沟槽；
图11示出了更多氧化物的蚀刻以为主体区提供通道；以及
图12示出了在图1中所示的金属层的最终沉积之前形成有更多结构的主体区。
具体实施方式
图1示出了具有垂直MOS功率晶体管的半导体器件10，该半导体器件10具有由半导体材料制成的基极区12，例如n-型硅衬底。器件10具有边缘14，该边缘具有沿半导体器件的X方向延伸的边缘沟槽16和多个其它的沟槽18。可以沿X方向设置多个这样的沟槽。
器件10还具有顶部接触层22和作为MOS集体管漏极的底部接触层24。晶体管的栅电极26、28由高度掺杂的多晶硅材料制成。这些栅电极26、28分别相对于场电极46、48被薄氧化物层36、38隔开。进而场电极46、48分别与各自的沟槽底部被厚氧化物层56、58隔开。场电极46、48减少了栅电极26、28与漏极层24的电容耦合。直接位于漏极层24上的基极区12可以包括掺杂的n+层。由于栅电极26最靠近边缘14，因此它可以被称为边缘栅电极。
掺杂硼的p区30、32在沟槽16、18等之间的半导体基极区12上形成主体接触区，并提供主体区。主体接触区30、32可以包括更高度掺杂硼的p+区40、42，并且通过接触槽50、52电连接至由诸如多晶硅或金属这样的导电材料制成的顶部金属接触区22。N+源极端60、62、64位于接触槽50、52的旁边并位于p区30、32之上。源极端62、64由介电区70隔开，并且源极端60由介电区72与边缘区隔开。
图2示出了具有顶侧126和底侧324的起始半导体基极材料12，该半导体基极材料12例如是n-型硅材料，具有切入到基极材料12的顶侧126中的沟槽16、18。通常通过例如蚀刻沿X方向形成多个沟槽。在第一沟槽16与边缘14之间，半导体材料的距离D优选地大于沟槽16、18之间的距离T。
图3示出了沉积在图2中所示的基极材料之上的厚氧化物(FOX)层100，例如利用在1000摄氏度或更高温度下进行所需时间的热氧化，以形成一定厚度(例如300nm)的厚氧化物层。
然后，如图4中所示，可以在沟槽16、18中沉积高度n-掺杂的多晶硅区146、148并反向(back)蚀刻。紧接着该步骤的是将保护层或者掩模设置在边缘区和第一沟槽16之上，如图5中所示。然后，可以例如在200kEV或者更高的电压下进行硼主体的注入120，以开始形成p主体区122、124。该主体注入是高能量的，以便可以穿透FOX层100。由于与区148上总的(resultant)p硼掺杂剂浓度相比，多晶硅的n掺杂剂浓度是如此的高，例如高出1000倍，因此在多晶硅区148上进行的任何硼p的掺杂都具有可忽略的效应。
如图6中所示，掩模110也可以沿Y方向在沟槽18的端部覆盖边缘区域，从而不会在沟槽的端部发生注入。如所示，掩模110也可以覆盖边缘沟槽16的一部分，包括多晶硅区146。
有利地，沟槽侧壁被FOX层100覆盖，并且实际上，没有主体注入的横向散布(straggling)到达沟槽侧壁。后面的沟道区不受影响(见图1)。而且，特别是在例如高于30伏特的较高电压等级下，FOX层的厚度足以相对于任何散布显示出屏蔽效应。此外，由于沟槽底部既被厚氧化物100又被多晶硅材料146、148覆盖，因此注入无法到达或者影响沟槽底部。
如图7中所示，接着，在未设置保护层110的位置，对FOX层100进行蚀刻，并且因而多晶硅区146、148的端部沿Z方向被部分地露出。由于不需要为注入和FOX工艺提供单独的掩模，因此，图5中，具有与FOX层蚀刻同样的保护层110的硼注入的使用是非常有利的。
如从图6可见，由于存在掩模110，沿Y方向于沟槽端部的FOX层100未被从沟槽端部去除。
如图8中所示，接着，将保护层110去除并且通过热处理(例如在1000摄氏度的温度下进行200分钟)使主体区122和124向下延伸，即生长。在主体完全形成之后，优选地，在FOX层100与主体122、124之间保持距离R。因而，GOX层130在主体区122、124下面延伸。因而，GOX层130优选地终止于沟槽中位置P(主体122沿侧124的方向终止于该位置)下面的位置Q处。因此，此处的基极材料12被限定为既包括主体122、124又包括非主体半导体材料区。主体区的进一步生长使得端部P越过位置Q延伸也是可能的。
同时又由于热处理，薄氧化物(GOX)层130形成于整个结构上，并且些微地生长到半导体材料区内。该层可以例如厚50nm。
然后，在沟槽16、18中的薄氧化物层130上沉积栅电极多晶硅材料126、128。
图9示出了主体区和厚氧化物沿Y方向于端部处的的有利自调整。例如如果掩模110恰好具有弯曲的边缘111，则主体端部222、224在沿Y方向生长之后，仍然邻近厚氧化物FOX层。因此，由掩模边缘111限定的GOX区端部230总是在主体端部222、224内部(即，与Y方向相反)，并且主体区总是沿Y方向终止于FOX区中。GOX区端部230也与主体端部隔开预定距离，例如在10nm至2微米或者最大主体区深度的范围内。
图10示出了更多氧化物150的增加以覆盖沟槽，该氧化物例如通过CVD法沉积。
图11示出了在区域160处的更多氧化物的蚀刻以为主体区提供通道。介电区72可以在边缘被掩蔽以保持不被蚀刻。介电区70存在于多晶硅材料126、128之上。
图12示出了在最终沉积图1中所示的金属层之前所形成的图11的主体区122、124。首先，将源极区62、64注入顶部以形成n+掺杂区，并且接着，从主体区中蚀刻用于主体接触区30、34的凹槽和接触凹槽50、52。如图9中所示，在形成n+掺杂区的过程中，可以将具有边缘201的第二掩模200设置在主体区122、124的端部222、224下方的沟槽端部之上。
在蚀刻区的底部进行进一步的硼注入并且进行快速热退火(RTA)工艺，以形成主体接触区30、32。在主体接触区30、32上沉积金属或者多晶硅材料50、52。
远离沟槽开口的半导体材料侧124可以经历例如n+掺杂。最后，增加如图1中所示的金属接触区22和24。
该半导体器件10有利地提供了具有主体注入的现有的厚氧化物(FOX)和薄氧化物(GOX)光电技术。对于GOX工艺的温度预算以及其它温度处理可以取替主体驱动。因而节省了由单独的光电技术(主体构成)和主体驱动导致的成本。此外，主体和薄栅极氧化物相对于彼此自调整，这也就是说，由于主体的屏蔽效应，没有高的漏极电势以不期望方式存在于薄栅极氧化物处。这在环境管理问题方面转化为附加的保险。而且，源极区端部可以利用接触式沟槽光电技术(和/或可选的源极光电技术)来制造，以便使源极区端部距离主体区端部相当远的距离。这对于击穿电压电阻和雪崩电阻是非常重要的。
同样，在根据本发明的开放设计中，主体区由GOX/FOX掩模技术来定义；随后的温度处理确保了与FOX区的交叠，从而薄氧化物(GOX)区被主体区可靠地保护。GOX/FOX区被转移到台面(mesa)内并且立即进行自调整，从而主体区相应地转移。
因此，具有较低接通电阻RON·A的高密集DMOS功率晶体管，可以以更低的生产成本设置在该器件上。
此处定义的薄氧化物层仅是比厚氧化物层薄的氧化物层，该厚氧化物层可以具有任何想要的厚度。
作为具有现有FOX层的注入的替代，可以首先蚀刻FOX层，并且在FOX蚀刻之后，接着利用可选的隔离技术进行低能量主体注入，以在主体注入的过程中保护沟槽侧壁。
在上述的说明书中，已经参照具体示例性实施例及其示例对本发明进行了描述。但是，在不背离所附权利要求中所阐述的本发明的更宽精神和范围的情况下，显然可以对此进行各种修改和改变。
Claims (16)
1.一种制造半导体器件的方法，所述方法包括：
在半导体材料的第一侧中形成沟槽，每个沟槽具有长度、宽度和深度，所述长度大于所述宽度；
在所述沟槽上和所述第一侧上形成第一氧化物层；
使用第一掩模对所述第一侧的一部分和所述沟槽进行掩蔽，并保留所述第一侧的其他部分和至少一个所述沟槽的沿其长度的一部分未被掩蔽；
当所述第一掩模存在时，通过穿过所述第一氧化物层的注入而掺杂所述半导体材料；以及
当所述第一掩模保留时，去除所述第一氧化物层的至少一部分。
2.根据权利要求1所述的方法，进一步包括：在所述去除步骤之后，在所述第一侧上形成比所述第一氧化物层薄的第二氧化物层。
3.根据权利要求2所述的方法，进一步包括：在所述去除步骤之后且在形成所述第二氧化物层的步骤之前，去除所述第一掩模。
4.根据权利要求2所述的方法，其中，所述第二氧化物层的形成为热处理，所述热处理还使通过注入而掺杂的所述半导体材料的一部分向下延伸。
5.根据权利要求1所述的方法，其中，所述去除步骤包括蚀刻，将所述第一氧化物层的一部分保留在所述第一掩模的下面并且所述第一氧化物层的被蚀刻的部分也存在于所述沟槽中。
6.根据权利要求1所述的方法，进一步包括：在形成所述第一氧化物层之后且所述掺杂步骤之前，将导电材料增加到所述沟槽中，所述导电材料不同于所述第一掩模。
7.根据权利要求6所述的方法，其中，所述导电材料是掺杂的多晶硅。
8.一种用于制造半导体器件的方法，所述方法包括：
在半导体材料的第一侧中形成沟槽，所述沟槽具有底部，并且每个沟槽具有长度、宽度和深度，所述长度大于所述宽度；
在所述半导体材料的所述第一侧上和所述沟槽上形成第一氧化物层；
使用第一掩模对所述第一侧的一部分和所述沟槽进行掩蔽，并保留所述第一侧的其他部分和至少一个所述沟槽的沿其长度的一部分未被掩蔽；
从所述半导体材料的所述第一侧上和所述沟槽上去除所述第一氧化物层的至少一部分；
在所述去除步骤之前或之后，通过注入而掺杂所述半导体材料以形成主体区；以及
在所述掺杂之后对所述半导体材料进行热处理，以便既在所述主体上和至少部分所述沟槽中形成比所述第一氧化物层薄的第二氧化物层又使所述主体区延伸。
9.一种半导体器件，包括：
具有第一侧和第二侧的基极半导体材料，所述半导体材料包括多个沟槽，每个沟槽相对于所述第一侧和所述第二侧垂直地延伸，并且每个沟槽在所述第一侧具有沟槽顶部且每个沟槽具有沟槽底部、两个沟槽侧部和两个沟槽端部，沟槽侧部之间的距离小于沟槽端部之间的距离，多个所述沟槽在对应的一个沟槽端部具有沟槽端部区域，每个沟槽端部区域在对应的沟槽顶部具有第一氧化物层，并且至少一个沟槽在所述沟槽顶部的从第一位置开始远离所述沟槽端部区域的一区域中具有比所述第一氧化物层薄的第二氧化物层；以及
位于所述沟槽之间的所述基极半导体材料中的多个主体区，每个主体区包括与对应的沟槽端部区域相邻的主体区端部区域；
并且靠近所述至少一个沟槽的至少一个主体区端部区域与所述第一位置隔开预定距离。
10.根据权利要求9所述的半导体器件，其中，每个沟槽在所述第二氧化物层下具有所述第一氧化物层。
11.根据权利要求9所述的半导体器件，其中，每个主体区包括两个源极端和位于所述两个源极端之间的接触区。
12.根据权利要求9所述的半导体器件，其中，每个沟槽包括栅电极。
13.根据权利要求12所述的半导体器件，其中，每个沟槽进一步包括位于所述栅电极与所述沟槽底部之间的场电极，所述第一氧化物层位于所述场电极与所述沟槽底部之间。
14.根据权利要求13所述的半导体器件，其中，所述第二氧化物层将所述栅电极与所述场电极隔开。
15.根据权利要求9所述的半导体器件，进一步包括邻近所述第一侧的第一接触层和邻近所述第二侧的第二接触层。
16.根据权利要求9所述的半导体器件，其中，所述器件包括DMOS功率晶体管。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/600,422 | 2006-11-16 | ||
| US11/600,422 US7601596B2 (en) | 2006-11-16 | 2006-11-16 | Semiconductor device with trench transistors and method for manufacturing such a device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101183650A CN101183650A (zh) | 2008-05-21 |
| CN101183650B true CN101183650B (zh) | 2010-06-02 |
Family
ID=39311456
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2007101662343A Active CN101183650B (zh) | 2006-11-16 | 2007-11-06 | 具有沟槽晶体管的半导体器件以及制造这种器件的方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7601596B2 (zh) |
| CN (1) | CN101183650B (zh) |
| DE (1) | DE102007054222B4 (zh) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102008058974A1 (de) * | 2008-09-30 | 2010-04-29 | Infineon Technologies Ag | Halbleiterbauelement und Verfahren zum Herstellen eines Halbleiterbauelements |
| CN102104071B (zh) * | 2009-12-18 | 2013-01-23 | 杰力科技股份有限公司 | 功率金氧半导体场效晶体管及其制造方法 |
| US8716788B2 (en) * | 2011-09-30 | 2014-05-06 | Infineon Technologies Austria Ag | Semiconductor device with self-charging field electrodes |
| US10522675B2 (en) * | 2012-01-25 | 2019-12-31 | Infineon Technologies Ag | Integrated circuit including field effect transistor structures with gate and field electrodes and methods for manufacturing and operating an integrated circuit |
| US9029215B2 (en) * | 2012-05-14 | 2015-05-12 | Semiconductor Components Industries, Llc | Method of making an insulated gate semiconductor device having a shield electrode structure |
| US9111764B2 (en) * | 2012-07-13 | 2015-08-18 | Infineon Technologies Ag | Integrated semiconductor device and a bridge circuit with the integrated semiconductor device |
| US9059256B2 (en) * | 2012-09-13 | 2015-06-16 | Infineon Technologies Ag | Method for producing a controllable semiconductor component |
| US9391149B2 (en) * | 2013-06-19 | 2016-07-12 | Infineon Technologies Austria Ag | Semiconductor device with self-charging field electrodes |
| DE102014108966B4 (de) * | 2014-06-26 | 2019-07-04 | Infineon Technologies Ag | Halbleitervorrichtung mit thermisch gewachsener Oxidschicht zwischen Feld- und Gateelektrode und Herstellungsverfahren |
| CN112382614B (zh) * | 2020-11-13 | 2022-09-16 | 绍兴中芯集成电路制造股份有限公司 | 功率半导体器件及其制造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6077744A (en) * | 1999-02-22 | 2000-06-20 | Intersil Corporation | Semiconductor trench MOS devices |
| US6551881B1 (en) * | 2001-10-01 | 2003-04-22 | Koninklijke Philips Electronics N.V. | Self-aligned dual-oxide umosfet device and a method of fabricating same |
| CN1468449A (zh) * | 2000-10-06 | 2004-01-14 | 通用半导体公司 | 内含沟道型肖特基整流器的沟道型dmos晶体管 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4941026A (en) * | 1986-12-05 | 1990-07-10 | General Electric Company | Semiconductor devices exhibiting minimum on-resistance |
| JPH0513714A (ja) * | 1990-01-25 | 1993-01-22 | Texas Instr Inc <Ti> | 溝型トランジスタ使用の双安定論理デバイス |
| US5468982A (en) * | 1994-06-03 | 1995-11-21 | Siliconix Incorporated | Trenched DMOS transistor with channel block at cell trench corners |
| US5637898A (en) * | 1995-12-22 | 1997-06-10 | North Carolina State University | Vertical field effect transistors having improved breakdown voltage capability and low on-state resistance |
| US5986304A (en) * | 1997-01-13 | 1999-11-16 | Megamos Corporation | Punch-through prevention in trenched DMOS with poly-silicon layer covering trench corners |
| US6262453B1 (en) * | 1998-04-24 | 2001-07-17 | Magepower Semiconductor Corp. | Double gate-oxide for reducing gate-drain capacitance in trenched DMOS with high-dopant concentration buried-region under trenched gate |
| KR100275756B1 (ko) * | 1998-08-27 | 2000-12-15 | 김덕중 | 트렌치 절연 게이트 바이폴라 트랜지스터 |
| DE10262418B3 (de) * | 2002-02-21 | 2015-10-08 | Infineon Technologies Ag | MOS-Transistoreinrichtung |
| TWI248136B (en) * | 2002-03-19 | 2006-01-21 | Infineon Technologies Ag | Method for fabricating a transistor arrangement having trench transistor cells having a field electrode |
| US6861701B2 (en) * | 2003-03-05 | 2005-03-01 | Advanced Analogic Technologies, Inc. | Trench power MOSFET with planarized gate bus |
| DE10324754B4 (de) * | 2003-05-30 | 2018-11-08 | Infineon Technologies Ag | Halbleiterbauelement |
-
2006
- 2006-11-16 US US11/600,422 patent/US7601596B2/en active Active
-
2007
- 2007-11-06 CN CN2007101662343A patent/CN101183650B/zh active Active
- 2007-11-12 DE DE102007054222.6A patent/DE102007054222B4/de active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6077744A (en) * | 1999-02-22 | 2000-06-20 | Intersil Corporation | Semiconductor trench MOS devices |
| CN1468449A (zh) * | 2000-10-06 | 2004-01-14 | 通用半导体公司 | 内含沟道型肖特基整流器的沟道型dmos晶体管 |
| US6551881B1 (en) * | 2001-10-01 | 2003-04-22 | Koninklijke Philips Electronics N.V. | Self-aligned dual-oxide umosfet device and a method of fabricating same |
Non-Patent Citations (1)
| Title |
|---|
| JP特开昭62-23153A 1987.01.31 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE102007054222B4 (de) | 2014-04-30 |
| US7601596B2 (en) | 2009-10-13 |
| DE102007054222A1 (de) | 2008-05-21 |
| US20080116511A1 (en) | 2008-05-22 |
| CN101183650A (zh) | 2008-05-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101183650B (zh) | 具有沟槽晶体管的半导体器件以及制造这种器件的方法 | |
| US8652930B2 (en) | Semiconductor device with self-biased isolation | |
| US7087958B2 (en) | Termination structure of DMOS device | |
| CN101203960B (zh) | 具有高击穿电压的半导体器件及其制造方法 | |
| US8426281B2 (en) | Lateral metal oxide semiconductor drain extension design | |
| CN101542731B (zh) | 沟槽栅场效应晶体管及其制造方法 | |
| US6475870B1 (en) | P-type LDMOS device with buried layer to solve punch-through problems and process for its manufacture | |
| US8247869B2 (en) | LDMOS transistors with a split gate | |
| US8278710B2 (en) | Guard ring integrated LDMOS | |
| EP2338177B1 (en) | Insulated gate semiconductor device and method of manufacturing the same | |
| US20100013552A1 (en) | MOSFET Switch with Embedded Electrostatic Charge | |
| US20120187473A1 (en) | Edge Termination With Improved Breakdown Voltage | |
| CN101345259B (zh) | 垂直型mos晶体管及其方法 | |
| CN106887452A (zh) | 在半导体装置中的自调式隔离偏置 | |
| CN103189987A (zh) | 混合型有源-场间隙延伸漏极mos晶体管 | |
| US20070200184A1 (en) | Methods and apparatus for a stepped-drift MOSFET | |
| CN106972050A (zh) | 半导体装置中的局部自偏压隔离 | |
| WO2019060419A1 (en) | WELLBORNE COLLECTOR CONNECTION REGION FOR NARROW DEEPENERS | |
| US11081580B2 (en) | High-voltage semiconductor devices and methods for manufacturing the same | |
| EP3961722A1 (en) | Apparatus for extension of operation voltage | |
| US20080087949A1 (en) | Semiconductor device and method of manufacturing the same | |
| CN104143570B (zh) | 具有低导通电阻的金属氧化物半导体装置及其制造方法 | |
| CN113707715A (zh) | 半导体器件 | |
| KR20240048104A (ko) | Ldmos 반도체 소자 및 제조방법 | |
| CN101442073B (zh) | 半导体器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |