CN101179103A - 发光芯片封装体及其制造方法 - Google Patents

发光芯片封装体及其制造方法 Download PDF

Info

Publication number
CN101179103A
CN101179103A CNA200610146448XA CN200610146448A CN101179103A CN 101179103 A CN101179103 A CN 101179103A CN A200610146448X A CNA200610146448X A CN A200610146448XA CN 200610146448 A CN200610146448 A CN 200610146448A CN 101179103 A CN101179103 A CN 101179103A
Authority
CN
China
Prior art keywords
thin film
film layer
wiring thin
encapsulation body
sealing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA200610146448XA
Other languages
English (en)
Other versions
CN100585890C (zh
Inventor
潘玉堂
周世文
刘孟学
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chipmos Technologies Inc
Original Assignee
Chipmos Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chipmos Technologies Inc filed Critical Chipmos Technologies Inc
Priority to CN200610146448A priority Critical patent/CN100585890C/zh
Publication of CN101179103A publication Critical patent/CN101179103A/zh
Application granted granted Critical
Publication of CN100585890C publication Critical patent/CN100585890C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本发明公开了一种发光芯片封装体的制造方法。接合一图案化金属板与一基材,而图案化金属板包括至少一散热板与多个接点,其中散热板位于接点之间。接合一薄膜线路层与图案化金属板。形成多条导线,以连接薄膜线路层与接点之间。在基材上形成至少一第一封胶,以覆盖图案化金属板、导线与部分薄膜线路层。在第一封胶所暴露的薄膜线路层上配置至少一发光芯片,而发光芯片具有多个凸块,且发光芯片经由这些凸块与薄膜线路层电性连接。进行一切割制程,以形成至少一发光芯片封装体。移除基材。因此,此发光芯片封装体具有较佳的散热效率。

Description

发光芯片封装体及其制造方法
技术领域
本发明有关于一种光源模块,且特别有关于一种采用发光芯片封装体的光源模块。
背景技术
近年来,利用含氮化镓的化合物半导体,如氮化镓(GaN)、氮化铝镓(AlGaN)、氮化铟镓(InGaN)等的发光二极管(light emitting diode,LED)元件备受瞩目。三族氮化物为一宽频带能隙的材料,其发光波长可以从紫外光一直涵盖至红光,因此可说是几乎涵盖整个可见光的波段。此外,相较于传统灯泡,发光二极管具有绝对的优势,例如体积小、寿命长、低电压/电流驱动、不易破裂、不含水银(没有污染问题)以及发光效率佳(省电)等特性,因此发光二极管在产业上的应用非常广泛。
由于发光二极管的发光现象不属于热发光或放电发光,而是属于冷性发光,所以发光二极管装置在散热良好的情况下,寿命可长达十万小时以上,且无须暖灯时间(idling time)。此外,发光二极管装置具有反应速度快(约为10-9秒)、体积小、用电省、污染低(不含水银)、高可靠度、适合量产等优点,因此其应用的领域十分广泛。因此,发光二极管被视为21世纪最重要的光源。
然而,由于发光二极管运作时会产生大量的热能,且发光二极管的亮度及寿命都会受到温度的影响,因此当发光二极管的功率增加时,散热的需求也就逐渐增加。现有技术是使用复杂的散热系统,然而复杂的散热系统也会造成体积过大以及成本增加等问题。
发明内容
有鉴于此,本发明的目的是提供一种发光芯片封装体的制造方法,以制造具有较长使用寿命的发光芯片封装体。
此外,本发明的目的是提供一种发光芯片封装体,以提高散热效率。
为达上述或是其他目的,本发明提出一种发光芯片封装体的制造方法,其包括下列步骤。首先,接合一图案化金属板与一基材,而图案化金属板包括至少一散热板与多个接点,其中散热板位于接点之间。接合一薄膜线路层与图案化金属板。形成多条导线,以连接薄膜线路层与接点之间。在基材上形成一第一封胶,以覆盖图案化金属板、导线与部分薄膜线路层。在第一封胶所暴露的薄膜线路层上配置至少一发光芯片,而发光芯片具有多个凸块,且发光芯片经由这些凸块与薄膜线路层电性连接。进行一切割制程,以形成至少一发光芯片封装体。最后再移除该基材。
在本发明的一实施例中,在配置发光芯片之后,发光芯片封装体的制造方法还包括形成一底胶,以包覆该些凸块。
在本发明的一实施例中,在形成底胶之后,发光芯片封装体的制造方法还包括在第一封胶所暴露的薄膜线路层上形成一第二封胶,以包覆发光芯片。
在本发明的一实施例中,在配置发光芯片之后,发光芯片封装体的制造方法还包括在该第一封胶所暴露的薄膜线路层上形成一第二封胶,以包覆发光芯片。
在本发明的一实施例中,接合图案化金属板与基材的步骤包括接合一金属板与基材。对于金属板进行一图案化制程,以形成图案化金属板。
在本发明的一实施例中,接合薄膜线路层与图案化金属板的步骤包括在散热板上形成一绝缘胶层。通过绝缘胶层接合薄膜线路层与图案化金属板。
为达上述或其他目的,本发明提出一种发光芯片封装体,其包括一散热板、多个接点、一薄膜线路层、多条导线、一第一封胶与至少一发光芯片。其中,这些接点配置于散热板外侧。薄膜线路层配置于散热板上,并与散热板电性绝缘。这些导线连接薄膜线路层与接点之间。第一封胶配置于散热板上方,并覆盖导线、接点与部分薄膜线路层,且第一封胶具有一开口,暴露出部分薄膜线路层。发光芯片配置于开口所暴露的薄膜线路层上,而发光芯片具有多个凸块,且发光芯片通过凸块与薄膜线路层电性连接。
在本发明的一实施例中,薄膜线路层包括一图案化金属层与配置于图案化金属层上的一焊罩层。
在本发明的一实施例中,发光芯片封装体还包括一底胶,其配置于发光芯片与薄膜线路层之间,以包覆凸块,而发光芯片具有一主动表面与一背面,其中凸块配置于主动表面上,且底胶并暴露出发光芯片的背面。
在本发明的一实施例中,发光芯片封装体还包括一第二封胶,其配置于开口内,以包覆发光芯片与底胶。
在本发明的一实施例中,发光芯片封装体还包括一第二封胶,其配置于开口内,以包覆发光芯片。
在本发明的一实施例中,发光芯片封装体还包括一绝缘胶层,其配置于薄膜线路层与散热板之间。
在本发明的一实施例中,散热板与接点为共平面,并由相同材质所构成。
在本发明的一实施例中,第一封胶的边缘与接点的边缘切齐。
在本发明的一实施例中,开口的宽度自薄膜线路层往远离薄膜线路层的方向逐渐增加。
在本发明的一实施例中,发光芯片包括发光二极管或有机发光二极管。
基于上述,由于本发明将薄膜线路层与金属板接合,以承载发光芯片,因此本发明的发光芯片封装体具有较佳的散热效率与较长的使用寿命。
为让本发明的上述和其他目的、特征和优点能更明显易懂,下文特举较佳实施例,并配合附图作详细说明如下。
附图说明
图1A至图1H是依照本发明一实施例的一种发光芯片封装体的制造方法的剖面示意图。
图2依照本发明一实施例的一种发光芯片封装体的剖面图。
具体实施方式
图1A至图1H是依照本发明一实施例的一种发光芯片封装体的制造方法的剖面示意图。请参考图1A,首先,提供一金属板110与一基材210,而基材210可以是一可移除的暂时性承载体,例如是卷带或是其他易与金属板110分离的薄膜。此外,金属板110的材质可以是铜、铝、或其他具有高热传导系数的金属。然后,接合金属板110与基材210,而金属板110与基材210例如通过一胶层(未绘示)接合。
请参考图1B,对于金属板110进行一图案化制程,以形成图案化金属板110a。此图案化金属板110a包括多个散热板112与多个接点114,其中这些散热板112位于接点114之间。然而,本实施例并不限定散热板112与接点114的数量。举例而言,本实施例的散热板112的数量可以是1。此外,图案化制程包括光刻制程与蚀刻制程。虽然本实施例揭示图案化金属板110a的形成方式乃是先接合金属板110与基材210,然后才形成图案化金属板110a。然而,在另一实施例中,也可以直接提供一图案化金属板110a,并接合图案化金属板110a与基材210。
请参考图1C,提供一薄膜线路层120,并接合此薄膜线路层120与图案化金属板110a。在本实施例中,薄膜线路层120包括一图案化金属层122与配置于图案化金属层122上的一焊罩层124。然而,本实施例并不限定薄膜线路层120具有单层线路,而薄膜线路层120也可以是具有多层线路。此外,当薄膜线路层120的最底层为金属层时,接合薄膜线路层120与图案化金属板110a的步骤包括在散热板112上形成一绝缘胶层130。然后,通过绝缘胶层130接合薄膜线路层120与图案化金属板110a。再者,当薄膜线路层120的最底层为介电层时,薄膜线路层120也可以经由绝缘胶层130或直接与图案化金属板110a接合。
请参考图1D,进行一打线制程(wire bonding process),以形成多条导线140,而这些导线140连接薄膜线路层120与接点114之间。此外,导线140的材质可以是金、铜或其他金属。
请参考图1E,进行一封胶制程(molding process),以在基材210上形成一第一封胶150,而第一封胶150覆盖图案化金属板110a、导线140与部分薄膜线路层120及接点114。值得注意的是,第一封胶150的开口150a需暴露部分薄膜线路层120,以便于在随后的制程中配置发光芯片160(详述如后)。此外,在形成第一封胶150之后,也可以在开口150a的内壁上例如以蒸镀制程形成一金属反射层(未绘示),以提高第一封胶150的反射率。
请参考图1F,在第一封胶150所暴露的薄膜线路层120上配置多个发光芯片160,而各发光芯片160具有一主动表面160a、一背面160b与多个凸块162,其中凸块162配置于主动表面160a上,且这些发光芯片160经由这些凸块162与薄膜线路层120电性连接。
请参考图1G,为了更确保凸块162与薄膜线路层120之间电性连接,在配置发光芯片160之后,也可以形成一底胶170,以包覆凸块162,且底胶170可以暴露出发光芯片160的背面160b。此外,在形成底胶170之后,也可以在第一封胶150所暴露的薄膜线路层120上形成一第二封胶180,以包覆发光芯片160。或者,在配置发光芯片160之后,直接形成第二封胶180而不形成底胶170。
请参考图1H,对于上述制程所形成的结构体,进行一切割制程,以形成多个发光芯片封装体100。然后,移除基材210。至此,大致完成发光芯片封装体100的制造流程。值得注意的是,在配置发光芯片160之后,也可以直接进行切割制程。或者,在形成底胶170之后,进行切割制程。在配置发光芯片160与直接形成第二封胶180之后,进行切割制程。此外,有关于此发光芯片封装体100的结构将详述如后。
图2依照本发明一实施例的一种发光芯片封装体的剖面图。请参考图2,本实施例的发光芯片封装体100包括一散热板112、多个接点114、一薄膜线路层120、多条导线140、第一封胶150与至少一发光芯片160。其中,这些接点114配置于散热板112外侧。在本实施例中,由于散热板112与接点114由同一个金属板所形成,因此散热板112与接点114为共平面,并由相同材质所构成。然而,在另一实施例中,散热板112与接点114之间也可以具有一高度差。此外,在另一实施例中,散热板112与接点114更可以由不同材质构成。
薄膜线路层120配置于散热板114上,并与散热板114电性绝缘。在本实施例中,薄膜线路层120包括一图案化金属层122与配置于图案化金属层122上的一焊罩层124。然而,本实施例并不限定薄膜线路层120具有单层线路,而薄膜线路层120也可以是具有多层线路。
此外,当薄膜线路层120的最底层为金属层时,发光芯片封装体100还包括一绝缘胶层130,其配置于薄膜线路层120与散热板112之间。然而,当薄膜线路层120的最底层为介电层时,薄膜线路层120也可以经由绝缘胶层130或直接与散热板112接合。另外,绝缘胶层130也可以具有导热特性,以利传导发光芯片160所产生的热量。
请继续参考图2,这些导线140连接薄膜线路层120与接点114。此外,第一封胶150配置于散热板112上方,并覆盖导线140、接点114与部分薄膜线路层120。第一封胶150具有一开口150a,暴露出部分薄膜线路层120。在本实施例中,为了提高对于发光芯片160所发出的光线的使用率,开口150a的宽度自薄膜线路层120往远离薄膜线路层120的方向逐渐增加,以便于反射发光芯片160所发出的光线。另外,在开口150a的内壁上也可以形成一金属反射层(未绘示),以提高反射率。再者,由于第一封胶150与接点114经过切割,因此第一封胶150的边缘与接点114的边缘切齐。
发光芯片160配置于开口150a所暴露的薄膜线路层120上,而发光芯片160具有一主动表面160a、一背面160b与多个凸块162。其中凸块162配置于主动表面160a上,且发光芯片通过凸块162与薄膜线路层120电性连接。更详细而言,凸块162与薄膜线路层120的图案化金属层122电性连接。值得注意的是,虽然本实施例的发光芯片封装体100仅具有单一发光芯片160,然而在另一实施例中,发光芯片封装体100也可以包含多个发光芯片160。此外,发光芯片160包括发光二极管或有机发光二极管。
发光芯片封装体100也可以包括一底胶170及/或一第二封胶180,其中底胶170配置于发光芯片160与薄膜线路层120之间,以包覆凸块162,并暴露出发光芯片160的背面160b。再者,第二封胶180其配置于开口150a内,以包覆发光芯片160与底胶170。此外,第二封胶180为透明材质,因此发光芯片160所发出的光线能够穿透第二封胶180。
值得注意的是,第二封胶180也可以掺杂有荧光粉。
综上所述,本发明的发光芯片封装体及其制造方法至少具有下列优点:
一、本发明将薄膜线路层与具有高热传导性的基板接合,因此发光芯片运作时所产生的热能通过极短的路径传至外界,以提高发光芯片的使用寿命与发光效率。
二、本发明的发光芯片封装体的接点位于底部或侧面,因此此发光芯片封装体可以以表面黏着技术(SMT)或插拔方式与其他电子装置组装。
三、若选用适当材质的第二封胶与焊罩层,则发光芯片所发出的光线被吸收的比例将会下降。
四、由于发光芯片以覆晶接合方式与薄膜线路层电性连接,因此发光芯片所发出的光线较不易受其他构件的干扰。
虽然本发明已以较佳实施例揭示如上,然其并非用以限定本发明,任何本领域普通技术人员,在不脱离本发明的精神和范围内,当可作些许更动与润饰,因此本发明的保护范围当以权利要求所界定的为准。

Claims (16)

1.一种发光芯片封装体的制造方法,包括:
接合一图案化金属板与一基材,而该图案化金属板包括至少一散热板与多个接点,其中该散热板位于该些接点之间;
接合一薄膜线路层与该图案化金属板;
形成多条导线,以连接该薄膜线路层与该些接点;
在该基材上形成至少一第一封胶,以覆盖该图案化金属板、该些导线与部分该薄膜线路层;
在该第一封胶所暴露的该薄膜线路层上配置至少一个发光芯片,而该发光芯片具有多个凸块,且该发光芯片经由该些凸块与该薄膜线路层电性连接;
进行一切割制程,以形成至少一发光芯片封装体;以及
移除该基材。
2.如权利要求1所述的发光芯片封装体的制造方法,其特征在于,在配置该发光芯片之后,还包括形成一底胶,以包覆该些凸块。
3.如权利要求2所述的发光芯片封装体的制造方法,其特征在于,在形成该底胶之后,还包括在该第一封胶所暴露的该薄膜线路层上形成一第二封胶,以包覆该发光芯片。
4.如权利要求1所述的发光芯片封装体的制造方法,其特征在于,在配置该发光芯片之后,还包括在该第一封胶所暴露的该薄膜线路层上形成一第二封胶,以包覆该发光芯片。
5.如权利要求1所述的发光芯片封装体的制造方法,其特征在于,接合该图案化金属板与该基材包括:
接合一金属板与该基材;以及
对于该金属板进行一图案化制程,以形成该图案化金属板。
6.如权利要求1所述的发光芯片封装体的制造方法,其特征在于,接合该薄膜线路层与该图案化金属板包括:
在该些散热板上形成一绝缘胶层;以及
通过该绝缘胶层接合该薄膜线路层与该图案化金属板。
7.一种发光芯片封装体,包括:
一散热板;
多个接点,配置于该散热板外侧;
一薄膜线路层,配置于该散热板上,并与该散热板电性绝缘;
多条导线,连接该薄膜线路层与该些接点;
一第一封胶,配置于该散热板上方,并覆盖该些导线、该些接点与部分该薄膜线路层,而该第一封胶具有一开口,暴露出部分该薄膜线路层;以及
至少一发光芯片,配置于该开口所暴露的该薄膜线路层上,而该发光芯片具有多个凸块,且该发光芯片通过该些凸块与该薄膜线路层电性连接。
8.如权利要求1所述的发光芯片封装体,其特征在于,该薄膜线路层包括一图案化金属层与配置于该图案化金属层上的一焊罩层。
9.如权利要求7所述的发光芯片封装体,其特征在于,还包括一底胶,配置于该发光芯片与该薄膜线路层之间,以包覆该些凸块,而该发光芯片具有一主动表面与一背面,其中该些凸块配置于该主动表面上,且该底胶暴露出该背面。
10.如权利要求9所述的发光芯片封装体,其特征在于,还包括一第二封胶,配置于该开口内,以包覆该发光芯片与该底胶。
11.如权利要求7所述的发光芯片封装体,其特征在于,还包括一第二封胶,配置于该开口内,以包覆该发光芯片。
12.如权利要求7所述的发光芯片封装体,其特征在于,还包括一绝缘胶层,配置于该薄膜线路层与该散热板之间。
13.如权利要求7所述的发光芯片封装体,其特征在于,该散热板与该些接点为共平面,并由相同材质所构成。
14.如权利要求7所述的发光芯片封装体,其特征在于,该第一封胶的边缘与该些接点的边缘切齐。
15.如权利要求7所述的发光芯片封装体,其特征在于,该开口的宽度自该薄膜线路层往远离该薄膜线路层的方向逐渐增加。
16.如权利要求7所述的发光芯片封装体,其特征在于,该发光芯片包括发光二极管或有机发光二极管。
CN200610146448A 2006-11-06 2006-11-06 发光芯片封装体及其制造方法 Expired - Fee Related CN100585890C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN200610146448A CN100585890C (zh) 2006-11-06 2006-11-06 发光芯片封装体及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200610146448A CN100585890C (zh) 2006-11-06 2006-11-06 发光芯片封装体及其制造方法

Publications (2)

Publication Number Publication Date
CN101179103A true CN101179103A (zh) 2008-05-14
CN100585890C CN100585890C (zh) 2010-01-27

Family

ID=39405268

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200610146448A Expired - Fee Related CN100585890C (zh) 2006-11-06 2006-11-06 发光芯片封装体及其制造方法

Country Status (1)

Country Link
CN (1) CN100585890C (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101777542B (zh) * 2009-01-14 2011-08-17 南茂科技股份有限公司 芯片封装构造以及封装方法
CN102790140A (zh) * 2011-05-20 2012-11-21 旭德科技股份有限公司 封装结构及其制作方法
CN104124239A (zh) * 2013-04-29 2014-10-29 展晶科技(深圳)有限公司 发光二极管模组
CN104124237A (zh) * 2013-04-26 2014-10-29 光明半导体(天津)有限公司 发光二极管封装件及其制造方法
CN107078110A (zh) * 2017-01-22 2017-08-18 乐健科技(珠海)有限公司 Igbt模组及其制造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101777542B (zh) * 2009-01-14 2011-08-17 南茂科技股份有限公司 芯片封装构造以及封装方法
CN102790140A (zh) * 2011-05-20 2012-11-21 旭德科技股份有限公司 封装结构及其制作方法
CN102790140B (zh) * 2011-05-20 2015-04-01 旭德科技股份有限公司 封装结构及其制作方法
CN104124237A (zh) * 2013-04-26 2014-10-29 光明半导体(天津)有限公司 发光二极管封装件及其制造方法
CN104124239A (zh) * 2013-04-29 2014-10-29 展晶科技(深圳)有限公司 发光二极管模组
CN107078110A (zh) * 2017-01-22 2017-08-18 乐健科技(珠海)有限公司 Igbt模组及其制造方法
CN107078110B (zh) * 2017-01-22 2023-05-02 乐健科技(珠海)有限公司 Igbt模组及其制造方法

Also Published As

Publication number Publication date
CN100585890C (zh) 2010-01-27

Similar Documents

Publication Publication Date Title
US7510889B2 (en) Light emitting chip package and manufacturing method thereof
US7642137B2 (en) Manufacturing method of chip package
CN101533884B (zh) 发光二极管封装结构及其制作方法
US8872330B2 (en) Thin-film semiconductor component and component assembly
US8399904B2 (en) Light emitting device and lighting system having the same
US8362500B2 (en) Light emitting device, method of manufacturing the light emitting device, light emitting device package, and lighting system
JP4802304B2 (ja) 半導体発光モジュール、およびその製造方法
JP2008293966A (ja) 発光ダイオードランプ
GB2455489A (en) High thermal performance mounting arrangements for optoelectronic devices
CN102769076A (zh) 封装载板及其制作方法
KR101373710B1 (ko) 엘이디 금속기판 패키지 및 그 제조방법
CN100585890C (zh) 发光芯片封装体及其制造方法
US20110181182A1 (en) Top view light emitting device package and fabrication method thereof
CN102194801A (zh) 正向发光的发光二极管封装结构及其形成方法
US7459783B2 (en) Light emitting chip package and light source module
CN101231975B (zh) 晶片封装体及其制造方法
CN101207169B (zh) 发光芯片封装体与光源组件
US20100301365A1 (en) Light emitting diode module and manufacture method thereof
CN101546737B (zh) 化合物半导体元件的封装结构及其制造方法
CN101728370B (zh) 化合物半导体元件的封装模块结构及其制造方法
CN100511669C (zh) 光源组件与发光芯片封装体
KR101161408B1 (ko) 발광 다이오드 패키지 및 그의 제조 방법
CN100510522C (zh) 光源组件
CN101329043B (zh) 光源组件及用于此光源组件的调整亮度的方法
KR102024296B1 (ko) 발광소자 패키지

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100127

Termination date: 20201106

CF01 Termination of patent right due to non-payment of annual fee