CN101175373A - 印刷线路板、用于形成线路板电极的方法、以及硬盘装置 - Google Patents

印刷线路板、用于形成线路板电极的方法、以及硬盘装置 Download PDF

Info

Publication number
CN101175373A
CN101175373A CNA2007101669111A CN200710166911A CN101175373A CN 101175373 A CN101175373 A CN 101175373A CN A2007101669111 A CNA2007101669111 A CN A2007101669111A CN 200710166911 A CN200710166911 A CN 200710166911A CN 101175373 A CN101175373 A CN 101175373A
Authority
CN
China
Prior art keywords
electrode
line pattern
described extension
printed substrate
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007101669111A
Other languages
English (en)
Inventor
平元修二
青木慎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN101175373A publication Critical patent/CN101175373A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B21/00—Head arrangements not specific to the method of recording or reproducing
    • G11B21/02—Driving or moving of heads
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/48—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed
    • G11B5/4806—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed specially adapted for disk drive assemblies, e.g. assembly prior to operation, hard or flexible disk drives
    • G11B5/4846—Constructional details of the electrical connection between arm and support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09381—Shape of non-curved single flat metallic pad, land or exposed part thereof; Shape of electrode of leadless component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/0989—Coating free areas, e.g. areas other than pads or lands free of solder resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y10T29/49149—Assembling terminal to base by metal fusion bonding

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

本发明其中一个实施例提供的印刷线路板(11)，该印刷线路板(11)上线路图案其中由阻焊剂涂层膜(SR)所限定的暴露部(EX)形成倒装安装方式的半导体器件结合用电极(12)，其中该电极(12)包括在线路图案(12P)的线宽方向上展开用以形成该电极的扩展部(12a)。

Description

印刷线路板、用于形成线路板电极的方法、以及硬盘装置
技术领域
本发明其中一个实施例涉及一种具有要在其上采用倒装法结合半导体器件用的各电极的印刷线路板，每个电极均形成于由阻焊剂(solder resist)涂层膜所限定的线路图案的暴露部位。
背景技术
在便于携带的小尺寸的电子设备中，广泛使用通过倒装结合法将诸如裸芯片(barechip)这类半导体器件安装于设备内部的电路板上的技术。至于电路板中所用的印刷线路板，使用的是具有要用于倒装结合法的电极的印刷线路板，该印刷线路板中的各电极均形成于线路图案其中由阻焊剂涂层膜所限定的暴露部位。包覆有阻焊剂涂层膜的印刷线路板设有线路图案区域，其中有在预定方向上排列的多个线路图案暴露来形成倒装结合法用的电极形成部。需要的话，用作各电极的暴露的线路图案用诸如镍/金合金或者锡这类金属加上镀层。
这样形成的各暴露电极分别具有其短边与线宽相对应的长方形形状。因此，当IC芯片倒装结合到所设有的各电极分别呈长方形形状的印刷线路板上时，IC芯片其中呈例如球状形状的焊料凸起(solder bump)将会随电极的长方形形状变形为相应的长方形。该凸起的短边随线宽方向变形，其长边则沿线长方向拉长，从而线宽的形状相对小于(窄于)线长方向的形状。因而，焊料其线宽方向上的结合面积或沾湿扩展面积(wet-spreading area)将远远小于焊料其线长方向上的结合面积或沾湿扩展面积。换言之，IC芯片其钝化侧焊料的结合面积或沾湿扩展面积和印刷线路板其电极侧焊料的结合面积或沾湿扩展面积彼此间会有很大的差异。
总体而言，尽管IC芯片下面设有诸如孔型树脂(underfill resin)这类缓冲材料来加强结合部，但半导体器件的焊料结合部的长期结合可靠性会因坏境温度变化所造成的应力累积而降低。该应力随IC芯片的硅部和印刷线路板的树脂部两者间的热膨胀系数差异而产生。该应力的累积会导致焊料结合部出现裂纹。这种情况下，由于焊料凸起其形状在起到电极作用的线路其长度方向和宽度方向上有所不同，而且IC芯片其钝化侧焊料的结合面积或沾湿扩展面积和印刷线路板其电极侧焊料的结合面积或沾湿扩展面积彼此间有很大的差异，因而IC芯片其钝化侧的焊料凸起结合部附近相对于热应力变弱。
对于处理这样一种缺陷的技术，有一种用于形成印刷线路板的焊料盘(pad)从而焊料盘的中心部产生堆积这种技术。该项技术可应用于诸如QFP这类IC芯片包覆有模制树脂这种类型，但难以应用该技术来安装需要进行电极处理用于形成按微米级间距配置的各电极的裸芯片。举例来说，日本实开平5-28073号公报披露了这样一种技术。
如上所述，印刷电路板设有其上以倒装方式结合半导体器件的各电极。各电极形成于线路图案其中由阻焊剂涂层膜所限定的暴露部。由于IC芯片其钝化侧焊料沾湿扩展面积和印刷线路板其电极侧焊料沾湿扩展面积彼此间焊料凸起形状有所不同，因而其两者间的差异引起IC芯片的钝化膜和焊料凸起结合部附近相对于热应力变弱这种倒装结合法技术课题。
发明内容
本发明其目的在于提供一种解决由于电极形状造成焊料结合表面上焊料有所偏差这种不利，能够进行可靠的焊料结合，并提高其上面在线路图案其中由阻焊剂涂层膜所限定的暴露部形成以倒装方式结合半导体器件用的电极的印刷线路板其长期可靠性的印刷线路板。
本发明其中一个方面提供的一种印刷线路板，该印刷线路板上在线路图案其中由阻焊剂涂层膜所限定的暴露部形成有以倒装安装方式结合半导体器件用的各电极，其中各电极分别包括在线路图案的线宽方向上展开用以形成结合半导体器件的电极的扩展部。
本发明其中另一方面是一种用于形成印刷线路板电极的方法，该印刷线路板上在线路图案其中由阻焊剂涂层膜所限定的暴露部形成要以倒装安装方式结合半导体器件用的电极，该方法包括下列步骤：通过在电极处设置在线路图案的线宽方向上展开的扩展部，并通过包括扩展部，来形成半导体器件用的电极。
本发明其中另一方面是一种硬盘装置，包括记录介质；用以旋转驱动记录介质的驱动机构；用以将数据写入记录介质并从记录介质当中读出数据的磁头；用以对磁头进行位置控制的驱动机构；以及用以控制各个驱动机构的电路基板，该电路基板配置为其中包括其上安装有要进行倒装安装的半导体器件的部件安装单元，而且该部件安装单元的电极由线路图案其中由阻焊剂涂层膜所限定的暴露部形成，电极中包括在暴露部处通过在横跨所暴露的线路图案其长度方向的方向上突起所形成的扩展部。
本发明另外的目的和优势将在下面的说明中给出，其中一部分会由该说明变得显而易见，或者可通过本发明的实践来了解。可以利用下文中具体给出的手段和组合来实现本发明的目的和优势。
附图说明
结合并构成说明书其中一部分的附图图示本发明各实施例，与上面给出的总体说明和下面给出的对各实施例的具体说明一起用于说明本发明的原理。
图1是示出本发明实施例的印刷线路板其电极结构的平面图。
图2是图1所示的电极结构其中一部分的放大平面图。
图3是沿图2中所示的X-X线的侧向剖视图。
图4是沿图2中所示的Y-Y线的侧向剖视图。
图5是示出可适用于本发明实施例的另一电极形状的平面图。
图6是示出可适用于本发明实施例的又一电极形状的平面图。
图7是示出应用本发明结构的硬盘装置其配置的分解立体图。
具体实施方式
下面参照附图说明本发明的各个实施例。
下文将参照附图说明本发明一实施例。图7示出其上安装有采用本发明印刷线路板组成的电路板的硬盘装置的配置。
硬盘装置8配置为包括装置主体10和控制电路板11。
主体10其中包括：具有顶壁17a、底壁17b、以及侧壁17c的壳体17，和存放于壳体17中的磁盘21、主轴电动机22、磁头23、磁头致动器24、以及声音线圈电动机25等。
控制电路板11具有与从主体10的底壁17b所突出的突起部(未图示)相接合的接合孔h，并且在接合孔h与底壁17b的突起部接合的状态下安装于壳体17底面的外部。
控制电路板11容纳对壳体17中所存放的硬件进行控制的功能电路，利用磁头23将数据写入磁盘21中，并且从磁盘21当中读出数据。就该功能电路其中一个组成部分来说，裸芯片结构的半导体器件20以倒装方式安装以便设置于控制电路板11上规定的部件安装部PB上。
通过使用本发明其中一个实施例的印刷线路板来构成设置有部件安装部PB的控制电路板11。
图1至图4分别示出本发明其中一个实施例的印刷线路板的部件安装部PB中配置的焊料结合结构。
图1示出本发明实施例的图7所示的印刷线路板11中设置的部件安装部PB其中一部分在IC芯片20去除之后的放大图。
如图1所示，印刷线路板11具有暴露部EX，该暴露部EX中设置有多个要进行倒装安装的半导体器件(本例中为芯片20)结合用电极。电极12由部件安装面或部件安装部PB上的阻焊剂涂层膜SR所限定的暴露部EX中露出的线路图案部所形成。诸如图3、图4和图7所示具有裸芯片结构的IC芯片20这类半导体器件通过在电极12上焊接来结合。
图2示出部位PB其中在印刷线路板11上形成有3个电极12的部分PA的放大图。
如图2所示，每个电极12都有在线路板11上所形成的线路图案12P的线宽方向上扩展的扩展部12a，而且每个电极12在扩展部12a处配置作为IC芯片20用的结合电极。各电极12的扩展部12a分别具有在横跨线路图案12p其长度方向的方向上扩展的扩展部。
对电极12的形状进行确定，从而该电极12所具有的形状和面积如图3和图4所示与IC芯片20其下表面上形成的钝化膜20a的开口中所安装的下凸起金属(underbump metal)20b的形状和面积相对应。具体来说，应该对电极12的形状和面积确定为该电极12的形状和面积与填充至钝化膜20a的开口的下凸起金属相符合。这样，图1和图2中所示的每个电极12呈其中形成电极12的线路图案12p和圆形扩展部12a彼此组合的形状。这里如图2所示，扩展部12a具有的突出宽度W2几乎为线路图案12p的线宽W1的两倍之宽。具体来说，本实施例中，暴露的线路图案12p的长度L设定为140微米，而其线宽W1设定为40微米时，电极12的圆形扩展部12a所形成的宽度W2(直径)为80微米。
图3和图4分别示出IC芯片20通过经由凸起焊接到电极1 2上的安装状态。图3示出沿图2中X-X线的剖视图，而图4则示出沿图2中Y-Y线的剖视图。
如图3和图4所示，下凸起金属20b和电极12通过凸起30进行焊接结合，而钝化膜20a的开口安装的下凸起金属20b和凸起30的顶部两者间焊接结合的形状和面积与凸起30的下部和电极12的扩展部12a两者间焊接结合的形状和面积相符合。也就是说，凸起30的焊料在下凸起金属20b和凸起30两者间以及凸起30和电极12两者间的两个方向(X-X，Y-Y)上均匀地沾湿和分布，而下凸起金属20b填充半导体器件或者IC芯片20的钝化膜20a的开口。根据上面给出的具体例，由于W1的线宽只有40微米这样细，因而凸起30的焊料在直径为80微米的整个圆形部12a周围沾湿或分布。
因此，如图3和图4可知，焊料凸起30的形状在X-X剖面和Y-Y剖面两者间并没有特别大的差别，而且焊料凸起30其面向IC钝化膜20a一侧和面向印刷线路板11的电极12一侧的沾湿分布面积彼此几乎相同。由于与现有的印刷线路板相比，IC侧钝化膜20a以及电极12侧的焊料凸起结合部附近因热应力而产生的变形减小，所以针对诸如IC芯片20这类半导体器件的长期结合可靠性得到极大的提高。上述实施例中对电极12应用的电极形状极大地提高半导体器件的倒装安装部的焊料凸起其长期结合的可靠性。
根据上述实施例，尽管电极12的扩展部12a的形状形成为圆形来符合钝化膜的开口，但也可以采用多角形扩展部的扩展图案结构。举例来说，也可以将线路图案12p和六边形扩展部12b组合形成的如图5所示的图案形状、或者线路图案12p和八边形扩展部12c组合形成的如图6所示的图案形状用作结合的电极。
另外的优点和修改方案对本领域技术人员来说很容易。因此，本发明在其较宽的方面并不局限于本文给出并说明的具体细节和代表性的实施例。因而，可以在不背离所附的权利要求及其等同范围所限定的总体发明构思的实质或范围的情况下进行种种修改。

Claims (19)

1.一种印刷线路板，包括线路图案，该线路图案包括由阻焊剂涂层膜限定的暴露部用以形成以倒装安装方式结合半导体器件用的电极，其特征在于，该电极包括在该线路图案的线宽方向上展开用以形成该电极的扩展部。
2.如权利要求1所述的印刷线路板，其特征在于，通过使所述线路图案在横跨所述线路图案长度方向的方向上突起来形成所述扩展部。
3.如权利要求1所述的印刷线路板，其特征在于，包括所述扩展部的电极按照要通过与该电极焊接来结合的半导体器件其钝化膜的开口形状形成。
4.如权利要求1所述的印刷线路板，其特征在于，包括所述扩展部的电极按照要通过与该电极焊接来结合的半导体器件其钝化膜的开口面积形成。
5.如权利要求1所述的印刷线路板，其特征在于，包括所述扩展部的电极按照要通过与该电极焊接来结合的半导体器件其钝化膜的开口处所设置的下凸起金属的结合表面的形状和面积形成。
6.如权利要求1所述的印刷线路板，其特征在于，包括所述扩展部的电极通过将形成电极的线路图案的部分和圆形图案组合在一起来成形。
7.如权利要求1所述的印刷线路板，其特征在于，包括所述扩展部的电极通过将形成电极的线路图案的部分和多角形图案组合在一起来成形。
8.如权利要求1所述的印刷线路板，其特征在于，包括所述扩展部的电极，形成为从用以形成电极的线路图案其长度方向的延长线以及宽度方向的延长线所定义的扩展部的大致中心位置在径向方向上展开的圆形或者多角形图案的形状。
9.如权利要求1所述的印刷线路板，其特征在于，所述扩展部的扩展量由阻焊剂涂层膜中所暴露的用以形成电极的线路图案其线长以及线宽定义。
10.如权利要求2所述的印刷线路板，其特征在于，所述扩展部形成为具有接近形成电极的线路图案其线宽两倍的突出宽度。
11.如权利要求9所述的印刷线路板，其特征在于，当形成电极的线路图案其长度和线宽分别设定为140微米和40微米时，所述扩展部形成为具有80微米的宽度。
12.一种用于形成印刷线路板电极的方法，该印刷线路板上要以倒装安装方式结合半导体器件用的电极形成于线路图案其中由阻焊剂涂层膜所限定的暴露部，其特征在于，该方法包括下列步骤：通过在电极处设置在线路图案的线宽方向上展开的扩展部，在线路图案中形成半导体器件结合用电极。
13.如权利要求12所述的形成印刷线路板电极的方法，其特征在于，进一步包括下列步骤：通过使所述线路图案在横跨所述线路图案长度方向的方向上突起来形成所述扩展部。
14.如权利要求13所述的形成印刷线路板电极的方法，其特征在于，进一步包括下列步骤：形成包括所述扩展部的电极，该电极的形状与要通过与该电极焊接来结合的半导体器件其钝化膜的开口形状相对应。
15.如权利要求13所述的形成印刷线路板电极的方法，其特征在于，进一步包括下列步骤：形成包括所述扩展部的电极，该电极的面积与要通过与该电极焊接来结合的半导体器件其钝化膜的开口面积相对应。
16.如权利要求13所述的形成印刷线路板电极的方法，其特征在于，进一步包括下列步骤：形成包括所述扩展部的电极，该电极的形状和面积与要通过与该电极焊接来结合的半导体器件其钝化膜的开口处所设置的下凸起金属的结合表面的形状和面积相对应。
17.如权利要求13所述的形成印刷线路板电极的方法，其特征在于，进一步包括下列步骤：以形成电极的线路图案和圆形图案的组合形状形成包括所述扩展部的电极。
18.如权利要求13所述的形成印刷线路板电极的方法，其特征在于，进一步包括下列步骤：以形成电极的线路图案和多角形图案的组合形状形成包括所述扩展部的电极。
19.一种硬盘装置，包括记录介质；用于驱动该记录介质的第一驱动机构；用于驱动磁头将数据写入该记录介质、将数据从记录介质当中读出、并对磁头进行位置控制的第二驱动机构；以及用于分别控制第一和第二驱动机构的电路板，其特征在于，
该电路板配置为包括其上安装有要进行倒装安装的半导体器件的部件安装部，该部件安装部其中的电极形成于线路图案其中由阻焊剂涂层膜所限定的暴露部，该电极中包括在暴露部处通过在横跨该线路图案暴露部其长度方向的方向上突起所形成的扩展部。
CNA2007101669111A 2006-10-31 2007-10-26 印刷线路板、用于形成线路板电极的方法、以及硬盘装置 Pending CN101175373A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006296924 2006-10-31
JP2006296924A JP2008117805A (ja) 2006-10-31 2006-10-31 プリント配線板、プリント配線板の電極形成方法およびハードディスク装置

Publications (1)

Publication Number Publication Date
CN101175373A true CN101175373A (zh) 2008-05-07

Family

ID=39328769

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007101669111A Pending CN101175373A (zh) 2006-10-31 2007-10-26 印刷线路板、用于形成线路板电极的方法、以及硬盘装置

Country Status (3)

Country Link
US (1) US20080099235A1 (zh)
JP (1) JP2008117805A (zh)
CN (1) CN101175373A (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8743549B2 (en) 2011-03-22 2014-06-03 Amazon Technologies, Inc. Modular mass storage system
US9251097B1 (en) 2011-03-22 2016-02-02 Amazon Technologies, Inc. Redundant key management
US8908326B1 (en) * 2012-03-26 2014-12-09 Amazon Technologies, Inc. Hard disk drive mechanical modules with common controller
US8929024B1 (en) * 2012-03-26 2015-01-06 Amazon Technologies, Inc. Hard disk drive assembly with field-separable mechanical module and drive control
US9553040B2 (en) 2012-03-27 2017-01-24 Mediatek Inc. Semiconductor package
US9904788B2 (en) 2012-08-08 2018-02-27 Amazon Technologies, Inc. Redundant key management
US9141156B2 (en) 2013-08-02 2015-09-22 Amazon Technologies, Inc. Compute node cooling with air fed through backplane
US10222842B2 (en) 2013-08-02 2019-03-05 Amazon Technologies, Inc. System for compute node maintenance with continuous cooling
US10398060B1 (en) 2014-03-17 2019-08-27 Amazon Technologies, Inc. Discrete cooling module
CN107615599B (zh) 2015-05-12 2019-12-10 株式会社岛津制作所 被动q开关激光器及其动作优化方法
CN107770956A (zh) * 2016-08-16 2018-03-06 光宝电子(广州)有限公司 电路板结构

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3060896B2 (ja) * 1995-05-26 2000-07-10 日本電気株式会社 バンプ電極の構造
JP3534501B2 (ja) * 1995-08-25 2004-06-07 株式会社ルネサステクノロジ 半導体装置の製造方法
JP3420076B2 (ja) * 1998-08-31 2003-06-23 新光電気工業株式会社 フリップチップ実装基板の製造方法及びフリップチップ実装基板及びフリップチップ実装構造
JP3581111B2 (ja) * 2001-05-01 2004-10-27 新光電気工業株式会社 半導体素子の実装基板及び実装構造
JP3915765B2 (ja) * 2003-10-03 2007-05-16 松下電器産業株式会社 接合方法
JP3981089B2 (ja) * 2004-02-18 2007-09-26 株式会社東芝 半導体装置とその製造方法
JP4971769B2 (ja) * 2005-12-22 2012-07-11 新光電気工業株式会社 フリップチップ実装構造及びフリップチップ実装構造の製造方法

Also Published As

Publication number Publication date
JP2008117805A (ja) 2008-05-22
US20080099235A1 (en) 2008-05-01

Similar Documents

Publication Publication Date Title
CN101175373A (zh) 印刷线路板、用于形成线路板电极的方法、以及硬盘装置
US7239484B2 (en) Mounting method of magnetic head component, magnetic head device and manufacturing method of magnetic head device utilizing solder balls with nonmelting cores
JP3722209B2 (ja) 半導体装置
US6330132B1 (en) Magnetic head with high bonding strength of member for bonding head element and conductive pattern connected to external circuit
US5821494A (en) Method of electrical connection between head transducer and suspension by solder wire bumping at slider level and laser reflow
KR0172203B1 (ko) 반도체 패키지 및 그 제조 방법
JP3653460B2 (ja) 半導体モジュールおよびその製造方法
KR100336739B1 (ko) 변환기서스펜션시스템
US20140239425A1 (en) Semiconductor device and method of manufacturing semiconductor device
JP4243488B2 (ja) フリップ・チップ相互接続を備えたチップ・スケール・パッケージ
JP2008205232A (ja) 導体パターンの形成方法
JPS63113917A (ja) デ−タ記録ディスク・ファイルのためのスライダ−サスペンション組立体
JPH07320434A (ja) 電気的接続およびその方法、スライダ・サスペンション・アセンブリおよびその製造方法、並びに、情報記憶システム
KR20000064525A (ko) 슬라이더/서스펜션조립체및슬라이더와서스펜션사이의간격제어방법
JP2007267113A (ja) 圧電デバイス及びその製造方法
US6564988B1 (en) Manufacturing method of head suspension assembly with IC chip
US7682879B2 (en) Edge coating a microelectronic device
US7772697B2 (en) Semiconductor device and method for producing the same
US9721598B2 (en) Terminal pad of a flexure for a head suspension having a padding plating and method of forming the terminal pad
JP2006041239A (ja) 配線基板及び磁気ディスク装置
US6724574B2 (en) Head gimbal assembly having an encased drive IC chip
US6472734B2 (en) Stacked semiconductor device and method for manufacturing the same
JP2007073817A (ja) 半導体装置の製造方法
US9978408B1 (en) Thin-film piezoelectric material element having a solder regulating part formed on a pad surface being a surface of an electrode pad
JP3332555B2 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20080507