CN101174598A - 电子器件及其制造方法 - Google Patents

电子器件及其制造方法 Download PDF

Info

Publication number
CN101174598A
CN101174598A CNA200710166866XA CN200710166866A CN101174598A CN 101174598 A CN101174598 A CN 101174598A CN A200710166866X A CNA200710166866X A CN A200710166866XA CN 200710166866 A CN200710166866 A CN 200710166866A CN 101174598 A CN101174598 A CN 101174598A
Authority
CN
China
Prior art keywords
resin molding
electronic component
equal
resin
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA200710166866XA
Other languages
English (en)
Other versions
CN100559572C (zh
Inventor
角田雄二
水谷浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN101174598A publication Critical patent/CN101174598A/zh
Application granted granted Critical
Publication of CN100559572C publication Critical patent/CN100559572C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01055—Cesium [Cs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

本发明提供了一种电子器件，其在不引起生产效率降低的同时支持获得基板与电子元件之间的空间的优异的中空结构和精密的气密性。电子器件包括安装基板、安装在安装基板上的电子元件以及设置在整个安装基板上从而覆盖电子元件的树脂膜。树脂膜具有等于或大于100kPa·s并且等于或小于1000kPa·s的剪切粘度以及等于或大于100μm并且等于或小于1500μm的流动长度。

Description

电子器件及其制造方法
本发明以日本专利申请No.2006-287635为基准，其内容通过引用在这里被并入本文。
技术领域
本发明涉及一种电子器件，以及涉及一种制造该器件的方法。
背景技术
对于半导体器件的更高性能、更高质量、更小尺寸以及更低成本的无止境的需求使得不但改善半导体器件自身是非常关键的，而且覆盖器件的外壳也尤为重要。具体地，在超过20GHz的微波波段，很难既实现外壳的足够的电气性能和气密性，又实现其更小的尺寸和低装配成本，由此，期待实现由廉价树脂材料制成的、但在微波波段提供足够的使用质量及性能的外壳成为显著地扩大应用领域的真正突破。
通常，更高频率的电磁波在物质中传播时遭受更大的能量衰减。因此，在诸如BS/CS广播设备、微波通信设备或雷达设备等高频设备中，通常的处理方法是使用将半导体器件的电极以及从电极引出的引线接合部分气密地密封在真空中的外壳。为以精细的尺寸产生这样的真空部分，器件被倒装在安装基板上，其中器件的电极部分与安装基板相对。此外，已经提出整体地包括外壳和芯片的器件，以使用廉价的材料确保气密性。合成树脂膜被覆盖在已经被倒装的整个半导体器件上，并且在高温和高压下固化。
图6是在JP-A No.2005-505939中公开的电子器件的横断面视图。为了制造该电子器件，首先在倒装安装在基板101上的电子元件102的背面上层压树脂膜103。然后从电子元件102周围的封闭条形区去除树脂膜103。在该工艺中，选择条形区和电子元件102之间的间距，以便确保在其间保留层压树脂的边缘部分，从而使得树脂膜103在该位置上被连接到基板101。在随后的步骤中，配置流态化的合成树脂，以便形成树脂层104。
与本发明相关的现有技术除了JP-A No.2005-505939之外还包括JP-A No.2003-234633。
[专利文献1]JP-A No.2005-505939
[专利文献2]JP-A No.2003-234633
然而，在诸如BS/CS广播设备、微波通信设备或雷达设备等高频设备中，大多数芯片(电子元件)具有诸如0.3mm□的精细尺寸。因此，需要高度精确的微加工以从电子元件102周围的封闭条形区中去除树脂膜103，同时确保层压树脂的边缘部分保留在电子元件102的周围，如同图6中所示的电子器件的情况。
此外，在诸如BS广播设备等面向消费者的产品的情况下，年产量高达几亿件，因此，从生产效率和经济优势的角度来看，必须大量地共同执行器件的装配。部分地去除曾经层压到基板上的树脂膜需要额外的工艺以及专门的加工仪器，这引起与产量成比例的大量投资。然而，在图6示出的电子器件中，去除条形图案中的膜是必不可少的，因为否则就不能实现另外涂覆的合成树脂材料和支撑基板之间的紧密接触，这导致不能提供防止潮湿和污物的完全的密封效果。
发明内容
在一个实施例中，提供了一种电子器件，其包括：基板；安装在基板上的电子元件；以及设置在整个基板上以便覆盖电子元件的树脂膜；其中树脂膜在50摄氏度下具有等于或大于100kPa·s并且等于或小于1000kPa·s的剪切粘度，以及在50摄氏度下具有等于或大于100μm并且等于或小于1500μm的流动长度。
在另一实施例中，提供了一种制造电子器件的方法，其包括：在基板上安装电子元件；在整个基板上设置树脂膜以便覆盖电子元件；其中设置树脂膜的步骤包括使用在50摄氏度下具有等于或大于100kPa·s并且等于或小于1000kPa·s的剪切粘度、以及在50摄氏度下具有等于或大于100μm并且等于或小于1500μm的流动长度的树脂膜。
在由此构造的电子器件中，在整个基板上设置覆盖电子元件的树脂膜。这样的结构消除了为部分的去除树脂膜而执行微加工的需要。此外，树脂膜在50摄氏度下具有等于或大于100kPa·s并且等于或小于1000kPa·s的剪切粘度，以及在50摄氏度下具有等于或大于100μm并且等于或小于1500μm的流动长度。使用这种树脂支持实现优异的中空结构以及在基板和电子元件之间空间的精密的气密性。
因此，本发明提供一种电子器件，其在不引起生产效率降低的同时支持获得优异的中空结构以及基板与电子元件之间的空间的精密的气密性，以及本发明提供一种制造这样的电子器件的方法。
附图说明
结合附图以及下述对某些优选实施例的描述，本发明的上述及其它目标、优势及特性将更为明显，其中：
图1是根据本发明实施例的电子器件的横断面视图；
图2A至2C是顺序地示出根据本发明实施例的制造电子器件的方法的横断面视图；
图3A和3B是顺序地示出根据实施例的制造电子器件的方法的横断面视图；
图4是示出其上安装多个电子元件的共用基板的平面图；
图5是示出树脂膜的剪切粘度和流动长度的期望范围的曲线图；
图6是常规电子器件的横断面视图；
图7是另一个常规电子器件的横断面视图。
具体实施方式
现在将在此参考示例性的实施例描述本发明。本领域的技术人员将认识到采用本发明的教示可以实现很多替代的实施例并且本发明不限于用于说明目的所示出的实施例。
在下文，将参考附图来描述根据本发明的电子器件及其制造方法的示例性实施例。在所有的附图中，相同的组成部分采用相同的标记，并且将不重复其描述。
图1是根据本发明实施例的电子器件的横断面视图。电子器件10包括安装基板11、安装在安装基板11上的电子元件13，以及设置在整个安装基板11上的树脂膜15，以覆盖电子元件13。树脂膜15在温度为摄氏50度时具有等于或大于100kPa·s并且等于或小于1000kPa·s的剪切粘度，并且在温度为摄氏50度时具有等于或大于100μm并且等于或小于1500μm的流动长度，以及更优选的，在温度为摄氏50度时，具有等于或大于150kPa·s并且等于或小于600kPa·s的剪切粘度，并且在温度为摄氏50度时，具有等于或大于100μm并且等于或小于1200μm的流动长度。在树脂膜15上，设置外部涂层树脂17(树脂层)。树脂膜15包括突出部分(在对应于电子元件13的位置上)，同时外部涂层树脂17具有平坦的上表面。
更为详细的，在电子器件10中，安装基板11具有暴露在它的其中一个表面11a上的连接电极；电子元件13具有在它的其中一个表面13a上的导体图案，并且其朝向使得具有导体图案的表面13a与安装基板11的表面11a相对，并且使得导体图案被电气地连接并机械地耦合至安装基板11的连接电极12；以及树脂膜15粘附在安装基板11上，以便覆盖电子元件13和安装基板11，并且实现与如下区域的紧密接触，所述区域是与安装基板11相对的电子元件13的表面13b的区域，以及电子元件13周围的安装基板11的表面11a的区域。另外在树脂膜15上，设置具有平坦的上表面的外部涂层树脂17，以便覆盖树脂膜15。
安装基板11可由诸如氧化铝陶瓷或LTCC的介电材料、诸如Teflon或玻璃环氧树脂材料或者高弹性材料制成。安装基板11具有例如200μm的厚度。电子元件13可以是GaAs FET、振荡器或者高频电路，但是不限于那些电子元件。如已经陈述过的，通过面向下的接合方法将电子元件13安装在安装基板11上，以使得具有导体图案的表面13a与安装基板11相对。电子元件13的其中一个表面13a与安装基板11的其中一个表面11a限定了空间16。
与安装基板11相对的电子元件13的表面13b被树脂膜15没有间隙地覆盖。安装基板11的表面11a在电子元件13周围的区域也被树脂膜15没有间隙地覆盖。树脂膜15封装整个电子元件13，包括与电子元件13的导体图案的电连接点和安装基板11的连接电极。
树脂膜15可由诸如环氧树脂(环氧/苯酚/硅石/丙烯酸酯)的热固性树脂构成。例如，树脂膜15具有150μm的厚度，并且在50℃时流动长度不大于1,200μm。外部涂层树脂17可由诸如环氧树脂的热固性树脂构成。外部涂层树脂17具有例如400μm的厚度。
参考图2A至3B，将描述制造电子器件10的方法，作为根据本发明制造电子器件的方法的实施例。简而言之，制造方法包括将电子元件13安装到安装基板11上的步骤，以及在整个基板11上设置树脂膜15以便覆盖电子元件13的步骤。
更为详细的，制造方法包括首先紧靠着共用基板11c放置电子元件13的步骤，所述共用基板11c包括被分为每个安装基板11中的多个部分，以便使电子元件13的其中一个表面13a与安装基板11的表面11a相对，然后将电子元件13的导体图案电气地和机械地连接至安装基板11的连接电极(图2A)  以及放置树脂膜15以便覆盖电子元件13和安装基板11，并实现与安装基板11相对的电子元件13的表面13b以及与在电子元件13周围的安装基板11的表面11a的区域的紧密接触，以及将树脂膜15接合至安装基板11(图2B和2C)的步骤。
图4是共用基板11c的平面图。在共用基板11c上安装多个电子元件13，并且设置树脂膜15以共同地覆盖多个电子元件13。在放置每个电子元件13的区域周围，共用基板11c包括多个孔31。可将孔31设置在横跨电子元件13的两个相对的位置上，或者设置在电子元件13的四个侧面外侧的四个位置上。可利用诸如金的金属导体填充孔31。利用安置在具有平坦上表面的支撑元件上的共用基板11c来执行前述的工艺。
通过根据本实施例的制造方法，可将树脂膜15加热到例如大约50℃以便软化树脂膜15，并且可改变树脂膜15的形状以便覆盖电子元件13和安装基板11，实现树脂膜15与安装基板11相对的电子元件13的表面13b的均匀地紧密接触，以及实现树脂膜15与安装基板11的表面11a在电子元件13周围的区域的均匀地紧密接触。在这个工艺中，可在不超过50Pa的负压下设置树脂膜15与安装基板11之间的空间，以便降低该空间中的气体压力，并且可使用由橡胶等制成的弹性挤压工具在0.5Mpa压力下从上面的方向向着包括电子元件13的安装基板11挤压整个树脂膜15，以便使树脂膜15与安装基板11和电子元件13紧密接触。保持当前的压力和温度直到树脂膜15恢复到足够的粘度，然后返回到正常的温度和压力。
然后可将树脂膜15加热到例如约170℃用于固化，以便将树脂膜15接合到安装基板11上并且固定树脂膜15的形状。当树脂膜15被固化时，产生收缩力。树脂膜15的收缩力作用在向着安装基板11挤压电子元件13的方向上。这个工艺进一步确保电子元件13的导体图案和安装基板11的连接电极的机械粘附。此外，树脂膜15的收缩导致树脂膜15与电子元件13以及安装基板11更为紧密的接触。
在树脂膜15在室温下足够有弹性的情况下，可在室温下改变树脂膜15的形状以固定其形状，然后可加热树脂膜15用于固化。
可替代的，在不超过玻璃转变温度的温度下，可软化并定形树脂膜15，以及在不超过玻璃化转变温度的温度下，在相当长一段时间内逐渐地固化树脂膜15。
在树脂膜15由可采用紫外线软化的树脂制成的情况下，可采用紫外线照射树脂膜代替加热用于软化。而且，可对树脂膜15既进行加热也采用紫外线照射用于软化。
同样地，在树脂膜15由可采用紫外线固化的树脂制成的情况下，可采用紫外线照射树脂膜15代替加热树脂膜用于固化。而且，可对树脂膜15既进行加热也采用紫外线照射用于固化。
如果必要，在固化工艺后可将树脂膜15重新加热到150℃，以及可在树脂膜15上设置环氧树脂并且采用平坦化工具从上面的方向向着树脂膜15挤压该环氧树脂，然后热固化以形成外部涂层树脂17，以便增强整体的机械强度并且平坦化电子元件13的突出，从而有助于通过自动安装设备执行的安装工艺(图3A)。最后，采用切割锯或激光切割机来切割共用基板11c，以便将多个电子元件13彼此分开。通过前述工艺，可得到如图1示出的电子器件10。
本实施例提供了下述的有利效果。由于在树脂膜15与安装基板11之间的增强的紧密接触，不再需要去除在条纹图案中曾经粘附的树脂膜的微加工，而这是图6示出的电子器件的缺点。现有的层压技术没有注重膜与基板之间的粘附强度，而是固化位于膜上的合成树脂流体，从而稳固地固定膜和基板，其中该膜包括其上在条纹中去除膜的部分的暴露的基板表面。然而，在本实施例中，只在必要时设置覆盖树脂膜15的上表面的外部涂层树脂17，以调整电子元件10的形状并且增加其机械强度，以及树脂膜15本身已经以足够的强度紧密接合到安装基板11上。为了确保足够的强度，已经指定了树脂膜15的材料的性质及厚度，以及在向着安装基板11挤压树脂膜15时所采用的压力和温度。
在此，将描述关于树脂膜15的特性与电子元件10的中空度和气密性的关系。关于树脂膜的性质，通过对诸如玻璃转变点、触变指数及粘度等各种物理常数与封装形成性能的关系的调查，已经发现，在从膜经由流态化的状态到热固化树脂的状态转变中，控制“剪切粘度”及“流动长度”是有效的。“剪切粘度”表示在两个平板间保持膜并且在其中一个平板上施加动量时产生的树脂膜的旋转剪切应力的测量值。当剪切粘度越高时，膜越不易于熔化以便流进电子元件与基板之间的空间内，这有助于稳定地形成中空的空间。然而，在剪切粘度过高的情况下，一旦膜熔化并且粘附在基板上，那么很难将树脂从基板上分离，从而降低了粘附的紧密程度。这是由于，除非膜的粘度低于某个水平，否则可能产生微小的间隙从而降低封装的气密性。
指定上限的指数是“流动长度”。流动长度表示，当预定尺寸的膜被保持在平板之间并被挤压因此变形时，已经从其初始形状膨胀出的膜部分的长度的测量值。我们了解，在形成中空的空间之后具有更短的流动长度的膜提供了较差的封装气密性。通过在具体的流体中浸渍封装并且观察流体的侵入来评估气密性。根据通过荧光X射线照射被浸渍的封装而进行的评估，已经发现当流动长度在100μm或更长时，可获得足够的气密性。因此，为了确保完全的中空状态以及足够的封装强度，需要使用在50摄氏度的温度下具有等于或大于100kPa·s并且等于或小于1000kPa·s的剪切粘度、以及在50摄氏度的温度下具有等于或大于100μm并且等于或小于1500μm的流动长度的树脂膜，以及更优选地使用在50摄氏度的温度下具有等于或大于150kPa·s并且等于或小于600kPa·s的剪切粘度、以及在50摄氏度的温度下具有等于或大于100μm并且等于或小于1200μm的流动长度的树脂膜。在图5中示出了在50摄氏度的温度下，剪切粘度以及流动长度的合适的范围。
参考树脂膜15的厚度，在树脂膜15太厚的情况下，当电子元件13之间的间距较窄或者当电子元件13相对较厚时，很难适当地覆盖电子元件13。相反，在树脂膜15太薄的情况下，树脂膜15易于被撕裂。因此，当电子元件13具有例如约0.5至1mm的厚度时，优选地，树脂膜15具有约0.15mm的厚度。
同时，如图7所示的在专利文献2中公开的电子器件中，利用凸起202、通过倒装技术将电子元件203安装到基板201上。在基板201上的凸起202的周围，设置树脂层204。此外，设置树脂层205以覆盖电子元件203和树脂层204。树脂层205的粘度低于树脂层204的粘度。在这种电子器件中，具有相对较高粘度的树脂层204作为壁，该壁气密地密封了电子元件203的电极和基板201之间的空间206。树脂层204的存在防止了随后应用的较低粘度的树脂(构成树脂层205的树脂)侵入空间206，从而获得气密性。
代替膜形合成树脂，包括用作为了确保气密性的壁的具有相对高粘度的树脂层204的这种结构，不需要特定的微处理以及用于涂覆树脂的特定加工设备。然而，为了气密地密封空间206，需要树脂层204同时具有阻止对空间206的侵入的适当的硬度以及允许实现紧密接触从而确保完全的密封效果的适当的软度。这种条件主要取决于树脂层204的特性以及其施加条件，因此非常难以确定允许稳定地实现气密密封效果的条件。此外，在装配工艺中使用具有不同特性的两种类型的热固性树脂导致了相对更长的每片处理时间以及需要严格温度控制的固化操作数目的增加，从而在加工中引起更大的麻烦。
在本实施例中，通过指定膜厚度和材料的性质以及向着基板挤压膜时的压力和温度，消除了如下缺点，所述缺点是由稳定地确保芯片和基板之间的气密性密封空间的难度以及利用具有不同粘度的两种类型的热固性树脂所引起的。通常，膜与安装基板之间的粘附强度以及关于芯片与基板之间的空间的气密密封性能在设置制造条件时是相互矛盾的要求。利用足够软的膜以实现更紧密接触可能导致树脂侵入到空间，但是利用过硬的膜可能导致不足的粘附强度。因此，本实施例通过材料及加工方法提供最优性条件。
如上所述，通过以单片绝缘膜覆盖所述电子器件，前述实施例支持以更低的成本以及在更短的时间内的多个气密密封的电子器件的大量生产。而且，前述实施例提供了可稳定地实现气密密封效果的树脂材料的特性和形状以及装配条件。
显然，本发明不限于上述实施例，并且在不背离本发明的保护范围和主旨下可进行修改和改变。

Claims (9)

1.一种电子器件，其包括：
基板；
安装在所述基板上的电子元件；以及
设置在整个所述基板上以覆盖所述电子元件的树脂膜；
其中，所述树脂膜在50摄氏度的温度下具有等于或大于100kPa·s并且等于或小于1000kPa·s的剪切粘度，以及在50摄氏度的温度下具有等于或大于100μm并且等于或小于1500μm的流动长度。
2.如权利要求1所述的电子器件，
其中，多个所述电子元件被安装在所述基板上；以及
所述树脂膜共同地覆盖所述多个所述电子元件。
3.如权利要求1所述的电子器件，
其中，在对应于所述电子元件的位置，所述树脂膜的上表面包括突出部分。
4.如权利要求1所述的电子器件，其进一步包括：
设置在所述树脂膜上的树脂层。
5.如权利要求4所述的电子器件，
其中，所述树脂层的上表面是平坦的。
6.一种制造电子器件的方法，包括：
在基板上安装电子元件；
在整个所述基板上设置树脂膜，从而覆盖所述电子元件；
其中，所述设置的树脂膜包括使用如下的树脂膜，所述树脂膜在50摄氏度的温度下具有等于或大于100kPa·s并且等于或小于1000kPa·s的剪切粘度、以及在50摄氏度的温度下具有等于或大于100μm并且等于或小于1500μm的流动长度。
7.如权利要求6所述的方法，
其中，所述安装电子元件的步骤包括在所述基板上安装多个所述电子元件；以及
所述设置树脂膜的步骤包括设置所述树脂膜，从而共同地覆盖所述多个所述电子元件。
8.如权利要求7所述的方法，其进一步包括：
在所述设置树脂膜的步骤之后，切割所述基板从而将所述多个所述电子元件彼此分开。
9.如权利要求6所述的方法，其进一步包括：
在所述树脂膜上形成树脂层。
CNB200710166866XA 2006-10-23 2007-10-23 电子器件及其制造方法 Expired - Fee Related CN100559572C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006287635 2006-10-23
JP2006287635A JP2008108782A (ja) 2006-10-23 2006-10-23 電子装置およびその製造方法

Publications (2)

Publication Number Publication Date
CN101174598A true CN101174598A (zh) 2008-05-07
CN100559572C CN100559572C (zh) 2009-11-11

Family

ID=39027247

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB200710166866XA Expired - Fee Related CN100559572C (zh) 2006-10-23 2007-10-23 电子器件及其制造方法

Country Status (6)

Country Link
US (1) US20080094815A1 (zh)
EP (1) EP1916711A2 (zh)
JP (1) JP2008108782A (zh)
KR (1) KR100909198B1 (zh)
CN (1) CN100559572C (zh)
TW (1) TW200820395A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105023883A (zh) * 2014-04-29 2015-11-04 清华大学 一种塑料封装及其制备方法
CN106684057A (zh) * 2016-12-30 2017-05-17 华为技术有限公司 芯片封装结构及其制造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6379051B2 (ja) * 2015-01-23 2018-08-22 日東電工株式会社 中空型電子デバイス封止用シート
US10283428B2 (en) * 2017-06-30 2019-05-07 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package and method manufacturing the same

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000004139A (ja) * 1998-06-16 2000-01-07 Oki Electric Ind Co Ltd 弾性表面波デバイスの封止構造及びその封止方法
JP3645197B2 (ja) * 2001-06-12 2005-05-11 日東電工株式会社 半導体装置およびそれに用いる半導体封止用エポキシ樹脂組成物
JP2003101383A (ja) * 2001-07-16 2003-04-04 Toshiba Corp 弾性表面波装置及び電子部品装置
JP4007818B2 (ja) * 2002-02-06 2007-11-14 富士通メディアデバイス株式会社 弾性表面波素子の実装方法及びこれを用いた弾性表面波装置
JP3870825B2 (ja) 2002-02-27 2007-01-24 日立化成工業株式会社 封止用エポキシ樹脂成形材料及び電子部品装置
JP2004135191A (ja) * 2002-10-11 2004-04-30 Toyo Commun Equip Co Ltd 表面実装型ｓａｗデバイス、及びその製造方法
JP4417122B2 (ja) 2004-01-21 2010-02-17 日東電工株式会社 シート状半導体封止用樹脂組成物
JP4872587B2 (ja) * 2006-10-12 2012-02-08 日立化成工業株式会社 封止フィルム、及びこれを用いた半導体装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105023883A (zh) * 2014-04-29 2015-11-04 清华大学 一种塑料封装及其制备方法
CN106684057A (zh) * 2016-12-30 2017-05-17 华为技术有限公司 芯片封装结构及其制造方法
TWI663695B (zh) * 2016-12-30 2019-06-21 大陸商華為技術有限公司 晶片封裝結構及其製造方法
CN106684057B (zh) * 2016-12-30 2019-10-22 华为技术有限公司 芯片封装结构及其制造方法
US10903135B2 (en) 2016-12-30 2021-01-26 Huawei Technologies Co., Ltd. Chip package structure and manufacturing method thereof

Also Published As

Publication number Publication date
EP1916711A2 (en) 2008-04-30
KR100909198B1 (ko) 2009-07-23
CN100559572C (zh) 2009-11-11
KR20080036524A (ko) 2008-04-28
US20080094815A1 (en) 2008-04-24
TW200820395A (en) 2008-05-01
JP2008108782A (ja) 2008-05-08

Similar Documents

Publication Publication Date Title
KR930011453B1 (ko) 반도체장치의 수지봉입방법
US8472197B2 (en) Resin-sealed electronic control device and method of fabricating the same
JPS62198139A (ja) 電力用半導体モジユ−ル及びこのモジユ−ルの製造方法
KR20050072421A (ko) 표면실장형 탄성표면파 소자의 제조방법
KR20040091772A (ko) 탄성 표면파 소자의 실장 방법 및 수지 밀봉된 탄성표면파 소자를 갖는 탄성 표면파 장치
CN101587871A (zh) 电子器件以及制造电子器件的方法
CN100559572C (zh) 电子器件及其制造方法
CN105190876A (zh) 半导体装置及其制造方法
CN104051382A (zh) 叠层封装结构及其形成方法
JP7300382B2 (ja) 絶縁金属基板及びその製造方法
JP2002368028A (ja) 半導体パッケージ及びその製造方法
JP2004273882A (ja) モールド金型及びそれを用いた半導体装置の製造方法
US9691697B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP2010050323A (ja) 電子装置およびその製造方法
JP7374613B2 (ja) 樹脂モールド回路体、金型、製造方法、及び回路基板
CA2232523C (en) Plug-in type electronic control unit, structure of connection of wiring board with plug member, unit of connection of electronic part with wiring board, and process for mounting electronic part
TWM577178U (zh) 絕緣金屬基板
JP2008181922A (ja) 熱伝導基板、その製造方法および熱伝導基板を用いた半導体装置
KR20080083024A (ko) 통기 공간을 갖는 컴플라이언트 단자 탑재부 및 그 제조방법
JP5879866B2 (ja) 中空封止構造の製造方法
US7022554B2 (en) Method for fabricating circuit module
CN217134363U (zh) 一种具有芯片密封结构的功率半导体模块
JPH1131704A (ja) 半導体装置の製造方法
JP2009010942A (ja) 圧電部品及びその製造方法
JP2000040759A (ja) 半導体装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: RENESAS ELECTRONICS CORPORATION

Free format text: FORMER NAME: NEC CORP.

CP01 Change in the name or title of a patent holder

Address after: Kanagawa, Japan

Patentee after: Renesas Electronics Corporation

Address before: Kanagawa, Japan

Patentee before: NEC Corp.

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20091111

Termination date: 20131023