CN101164222A - 逆变器及其驱动方法、以及使用了它的发光装置和液晶电视 - Google Patents
逆变器及其驱动方法、以及使用了它的发光装置和液晶电视 Download PDFInfo
- Publication number
- CN101164222A CN101164222A CN 200680013163 CN200680013163A CN101164222A CN 101164222 A CN101164222 A CN 101164222A CN 200680013163 CN200680013163 CN 200680013163 CN 200680013163 A CN200680013163 A CN 200680013163A CN 101164222 A CN101164222 A CN 101164222A
- Authority
- CN
- China
- Prior art keywords
- mentioned
- side transistor
- voltage
- conducting
- during
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- Y02B20/202—
Abstract
在逆变器中灵活地设定开关的时刻。基于三角波信号(Vosc)和误差电压(Verr)控制H桥电路。此时,在至三角波信号到达误差电压的第1期间使第1高侧晶体管(MH1)和第2低侧晶体管(ML2)导通。在至三角波信号到达边沿峰值的第2期间使第1高侧晶体管(MH1)导通。在至三角波信号到达边沿底值的第3期间使第2高侧晶体管(MH2)导通。在至三角波信号再次到达误差电压的第4期间使第1低侧晶体管(ML1)和第2高侧晶体管(MH2)导通。在至三角波信号再次到达边沿峰值的第5期间使第2高侧晶体管(MH2)导通。在至三角波信号再次到达边沿底值的第6期间使第1高侧晶体管(MH1)导通。
Description
技术领域
本发明涉及对荧光灯等提供驱动电压的逆变器,特别涉及逆变器的驱动方式。
背景技术
近年来,能够实现薄型、大型化的液晶电视正取代阴极射线管电视而逐渐普及。液晶电视在显示影像的液晶屏的背面配置多根冷阴极荧光灯(Cold Cathode Fluorescent Lamp,以下称CCFL)或外部电极荧光灯(External Electrode Fluorescent Lamp,以下称EEFL),使之作为背光灯发光。
为进行CCFL或EEFL的驱动,使用将例如12V左右的直流电压升压,作为交流电压进行输出的逆变器(DC/AC转换器)。逆变器将流过CCFL的电流转换成电压反馈给控制电路,基于该反馈的电压来控制开关元件的接通、断开。例如,专利文献1中公开了这样的基于逆变器的荧光灯驱动技术。
专利文献1:特开2003-323994号公报
发明内容
〔发明所要解决的课题〕
为生成由逆变器升压后的交流电压,需要对变压器的一次线圈间歇地提供开关电压,蓄积能量。为对变压器的一次线圈施加开关电压,有时采用将四个开关晶体管配置成被称作H桥电路或全桥(full bridge)电路的结构,并对一次线圈的两端施加开关电压的方法。
1.在使用这样的H桥电路生成开关电压时,各开关晶体管导通、截止的时刻会对逆变器的效率产生很大影响。另外,在构成H桥电路的开关晶体管中,串联连接在输入电压和接地间的一对晶体管若同时导通则会流过贯通电流,所以需要设置停滞时间(dead time)进行开关控制。
2.另外,为切换晶体管的导通、截止,需要使MOSFET的栅极电位或双极型晶体管的基极电流变化。在MOSFET的情况下,为使栅极电位转变,需要对栅极电容进行充放电,所以若晶体管的尺寸较大,则栅极电位的转变所需要的时间变长。结果,在对某晶体管指示截止后,至实际栅极电位转变变成截止,有时会产生某种程度的延迟时间。若晶体管的导通、截止的时刻发生延迟,则构成H桥电路的开关晶体管中被串联连接的一对晶体管就有可能同时导通,流过贯通电流。
本发明是鉴于这样的课题设计的,其目的之一在于提供一种能灵活地设定使用了H桥电路的逆变器的开关晶体管的导通、截止时间的逆变器。
另外,本发明的其他目的在于提供一种能防止在使用了H桥电路的逆变器中产生贯通电流的逆变器。
〔用于解决课题的手段〕
1.本发明一个方案的逆变器包括:变压器;第1高侧晶体管,其一端与被施加输入电压的输入端子相连,另一端与变压器的一次线圈的第1端子相连;第1低侧晶体管,其一端与电位被固定了的电位固定端子相连,另一端与一次线圈的第1端子相连;第2高侧晶体管,其一端与输入端子相连,另一端与一次线圈的第2端子相连;第2低侧晶体管,其一端与上述电位固定端子相连,另一端与一次线圈的第2端子相连;电流电压变换部,将变压器的二次线圈的电流变换成电压,作为检测电压输出;三角波信号生成部,生成三角波信号;误差放大器,输出与检测电压和预定的基准电压的误差相应的误差电压;逻辑控制部,基于从误差放大器输出的误差电压和由三角波信号生成部生成的三角波信号,控制第1、第2高侧晶体管以及第1、第2低侧晶体管的导通和截止。逻辑控制部在三角波信号从边沿底值到达误差电压的第1期间使第1高侧晶体管和第2低侧晶体管导通,在接下来的至三角波信号到达边沿峰值的第2期间使第1高侧晶体管导通,在接下来的至三角波信号到达边沿底值的第3期间使第2高侧晶体管导通,在接下来的至三角波信号再次到达误差电压的第4期间使第1低侧晶体管和第2高侧晶体管导通,在接下来的至三角波信号再次到达边沿峰值的第5期间使第2高侧晶体管导通,在接下来的至三角波信号再次到达边沿底值的第6期间使第1高侧晶体管导通。
在该方案中,通过监视流过变压器的二次线圈的电流,并与三角波信号进行比较,来驱动构成H桥电路的第1、第2高侧晶体管和第1、第2低侧晶体管。结果,通过调节三角波信号的形状,能够调节各晶体管的导通、截止的时刻。
逻辑控制部可以在第5期间中,在三角波信号到达误差电压起至经过预定的第1截止时间的期间内,使第1高侧晶体管截止,在经过第1截止时间后,使第1高侧晶体管导通。
若在第5期间中继续使第1高侧晶体管截止,则电流会流过第1高侧晶体管的体二极管(寄生二极管),所以会产生正向电压Vf量的电压降,功率损耗会变大。因此,在第5期间中,经过预定的第1截止时间后使第1高侧晶体管导通,由此能够使流过体二极管的电流流过第1高侧晶体管,从而能够降低功率损耗。另外,通过适当设定第1截止时间,能够防止第1高侧晶体管和第1低侧晶体管同时导通而流过贯通电流。
逻辑控制部可以在第2期间中,在三角波信号到达误差电压起至经过预定的第2截止时间的期间内,使第2高侧晶体管截止,在经过第2截止时间后,使第2高侧晶体管导通。
若在第2期间中继续使第2高侧晶体管截止,则电流会流过体二极管,功率损耗会变大。因此,在经过预定的第2截止时间后使第2高侧晶体管切换成导通,由此能够降低功率损耗。另外,通过适当设定第2截止时间,能够防止第2高侧晶体管和第2低侧晶体管同时导通而流过贯通电流。
可以将三角波信号从边沿底值到边沿峰值的转变时间设定在从边沿峰值到边沿底值的转变时间的2倍至100倍范围内,优选设定在5倍至15倍范围内。此时,能够很好地设定针对一次线圈的通电时间和非通电时间的停滞时间的分配。
逻辑控制部可以使边沿峰值和边沿底值反转,来控制第1、第2高侧晶体管以及第1、第2低侧晶体管的导通、截止。另外,可以用MOSFET构成第1、第2高侧晶体管以及第1、第2低侧晶体管。
可以将三角波信号生成部、误差放大器、逻辑控制部一体集成在一个半导体衬底上。所谓“一体集成”,包括电路的所有结构要件都形成在半导体衬底上的情况,以及电路的主要结构要件被一体集成的情况,也可以为调节电路常数而将一部分电阻、电容等设置在半导体衬底的外部。通过将这些电路元件集成为一个LSI,能够减少电路面积。
本发明的另一方案是发光装置。该发光装置包括:荧光灯;对荧光灯提供驱动电压的上述逆变器。逆变器可以有两个,分别设置在荧光灯的两端,提供彼此反相的驱动电压。另外,荧光灯可以是冷阴极管荧光灯,也可以是外部电极荧光灯。
通过该方案,因为能够调节逆变器的效率和荧光灯的发光效率,所以能够改善装置整体的效率。
本发明的再一个方案是液晶电视。该液晶电视包括:液晶屏;配置在液晶屏的背面的多个上述发光装置。
2.本发明另一方案的逆变器包括:变压器;第1高侧晶体管,其一端与被施加输入电压的输入端子相连,另一端与变压器的一次线圈的第1端子相连;第1低侧晶体管,其一端与电位被固定了的电位固定端子相连,另一端与一次线圈的第1端子相连;第2高侧晶体管,其一端与输入端子相连,另一端与一次线圈的第2端子相连;第2低侧晶体管,其一端与电位固定端子相连,另一端与一次线圈的第2端子相连;脉冲宽度调制器,监视变压器的二次线圈的电流,生成利用反馈调节脉冲宽度的脉冲宽度调制信号,使得该二次线圈的电流接近预定的电流值;逻辑控制部,基于由脉冲宽度调制器生成的脉冲宽度调制信号,控制第1、第2高侧晶体管以及第1、第2低侧晶体管的导通和截止。逻辑控制部包括:时间控制部,输出指示第1、第2高侧晶体管以及第1、第2低侧晶体管各自的导通、截止的控制信号;第1比较器,对一次线圈的第1端子所呈现的第1开关电压与预定的第1阈值电压进行比较,输出在第1开关电压高于第1阈值电压时变成预定电平的第1比较信号;预驱动器,基于由时间控制部生成的控制信号和从第1比较器输出的第1比较信号,控制第1、第2高侧晶体管以及第1、第2低侧晶体管的导通、截止。预驱动器将由时间控制部生成的控制信号和从第1比较器输出的第1比较信号进行逻辑合成,在被指示使第1高侧晶体管导通,且第1比较信号是预定电平时,使第1高侧晶体管导通。
当第1低侧晶体管截止后,第1开关电压会从接地电位附近上跳到输入电压附近。因此,监视第1开关电压,在变得高于预定的第1阈值电压后,指示第1高侧晶体管导通,由此能够防止第1高侧晶体管和第1低侧晶体管同时导通,能够防止贯通电流的发生。
时间控制部可以在输出指示第1低侧晶体管截止的控制信号起经过预定的第1截止时间后,输出指示第1高侧晶体管导通的控制信号。
逻辑控制部可以还包括第2比较器,该第2比较器对一次线圈的第2端子所呈现的第2开关电压与预定的第2阈值电压进行比较,输出在第2开关电压高于第2阈值电压时变成预定电平的第2比较信号。时间控制部可以在输出指示第2低侧晶体管截止的控制信号起经过预定的第2截止时间后,输出指示第2高侧晶体管导通的控制信号,预驱动器在被指示使第2高侧晶体管导通,且第2比较信号为预定电平时,使第2高侧晶体管导通。
当第2低侧晶体管截止后,第2开关电压会从接地电位附近上跳到输入电压附近。因此,监视第2开关电压,在变得高于预定的第2阈值电压后,指示第2高侧晶体管导通,由此能够防止第2高侧晶体管和第2低侧晶体管同时导通,能够防止贯通电流的发生。
时间控制部在输出指示第2低侧晶体管截止的控制信号起经过预定的第2截止时间后,输出指示第2高侧晶体管导通的控制信号。
脉冲宽度调制器可以包括:误差放大器,输出与检测电压和预定的基准电压的误差相应的误差电压,所述检测电压是与变压器的二次线圈的电流相应的检测电压;三角波信号生成部,生成三角波信号;脉冲宽度调制比较器,对三角波信号和误差电压进行比较,输出脉冲宽度调制信号。时间控制部可以在三角波信号从边沿底值到达误差电压的期间,输出指示第1高侧晶体管和第2低侧晶体管导通的控制信号,接着在至经过第2截止时间的期间,输出指示第1高侧晶体管导通的控制信号,接着在至三角波信号到达边沿峰值的期间,输出指示第1高侧晶体管和第2高侧晶体管导通的控制信号,接着在至三角波信号到达边沿底值的期间,输出指示第2高侧晶体管导通的控制信号,接着在至三角波信号再次到达误差电压的期间,输出指示第1低侧晶体管和第2高侧晶体管导通的控制信号,接着在至经过第1截止时间的期间,输出指示第2高侧晶体管导通的控制信号,接着在至三角波信号再次到达边沿峰值的期间,输出指示第1高侧晶体管和第2高侧晶体管导通的控制信号,接着在至三角波信号再次到达边沿底值的期间,输出指示第1高侧晶体管导通的控制信号,如此反复。
可以将三角波信号从边沿底值至边沿峰值的转变时间设定在从边沿峰值至边沿底值的转变时间的2倍至100倍范围内,优选设定在5倍至15倍范围内。此时,能够很好地设定针对一次线圈的通电时间和非通电时间的停滞时间的分配。
逻辑控制部的时间控制部可以使边沿峰值和上述边沿底值反转,来输出控制信号。另外,可以用MOSFET构成第1、第2高侧晶体管以及第1、第2低侧晶体管。
可以将脉冲宽度调制器和逻辑控制部一体集成在一个半导体衬底上。通过将这些电路集成为一个LSI,能够减小电路面积。
本发明的另一方案是发光装置。该发光装置包括:荧光灯;对荧光灯提供驱动电压的上述逆变器。逆变器可以有两个,分别设置在荧光灯的两端,提供彼此反相的驱动电压。另外,荧光灯可以是冷阴极荧光灯,也可以是外部电极荧光灯。
本发明的再一个方案是液晶电视。该液晶电视包括:液晶屏;配置在液晶屏的背面的多个上述发光装置。
在上述逆变器中,由于抑制了贯通电流的发生,所以能够提高发光装置、液晶电视的可靠性。
另外,将以上构成要素的任意组合、本发明的构成要素以及表达方式在方法、装置、系统等之间相互置换的方案,作为本发明的实施方式也是有效的。
〔发明效果〕
通过本发明的一个方案的逆变器,能灵活地设定使用了H桥电路的逆变器的开关晶体管的导通、截止时间,或者能防止产生贯通电流。
附图说明
图1是表示第1实施方式的发光装置的结构的电路图。
图2是表示安装图1、图8的发光装置的液晶电视的结构的框图。
图3是表示第1实施方式的控制电路的结构的电路图。
图4是表示三角波信号生成部的结构例的电路图。
图5的(a)~(h)是表示图1的逆变器的动作状态的时序图。
图6的(a)~(f)是表示图1的逆变器的H桥电路的电流流向的电路图。
图7是表示变形例的逆变器的动作状态的时序图。
图8是表示第2实施方式的发光装置的结构的电路图。
图9是表示第2实施方式的控制电路的结构的电路图。
图10的(a)~(i)是表示逆变器的动作状态的时序图。
图11的(a)~(f)是表示图8的逆变器的H桥电路的电流流向的电路图。
图12的(a)~(e)是延迟时间较短时的图8的逆变器的时序图。
图13的(a)~(e)是延迟时间较长时的图8的逆变器的时序图。
具体实施方式
以下,基于优选的实施方式,参照附图说明本发明。对于各附图中所示的相同或等同的构成要素、部件、处理标注相同的标号,并适当省略重复的说明。另外,实施方式只是例示,并非限定本发明,实施方式中所记述的所有特征及其组合不一定就是本发明的本质特征。
(第1实施方式)
在第1实施方式中,说明能灵活地设定使用了H桥电路的逆变器的开关晶体管的导通、截止时间的逆变器及其控制电路。
图1是表示本发明实施方式的发光装置200的结构的电路图。图2是表示安装图1的发光装置200的液晶电视300的结构的框图。液晶电视300与天线310相连接。天线310接收广播波,向接收部304输出接收信号。接收部304对接收信号进行检波、放大,输出给信号处理部306。信号处理部306将对被调制了的数据进行解调所得到的图像数据输出到液晶驱动器308。液晶驱动器308将图像数据按各扫描线输出给液晶屏302,显示视频、图像。在液晶屏302的背面,作为背光灯,安装有多个发光装置200。本实施方式的发光装置200能够很合适地作为这样的液晶屏302的背光灯来使用。以下,回到图1,详细说明发光装置200的结构和动作。
本实施方式的发光装置200包括EEFL210、第1逆变器100a、第2逆变器100b。EEFL210配置在液晶屏302的背面。第1逆变器100a、第2逆变器100b是DC/AC转换器,将从直流电源输出的输入电压Vin变换成交流电压进行升压,分别向EEFL210的第1端子212、第2端子214提供第1驱动电压Vdrv1、第2驱动电压Vdrv2。第1驱动电压Vdrv1、第2驱动电压Vdrv2是彼此反相的交流电压。
在图1中,表示了一个EEFL210,但也可以并联配置多个。以下,说明实施方式的第1逆变器100a、第2逆变器100b的结构。第1逆变器100a、第2逆变器100b是同样的结构,所以下面将二者不作区分地统称为逆变器100进行说明。
逆变器100包括H桥电路10、变压器12、电流电压变换部14、控制电路20、电容C10。
H桥电路10包括第1高侧晶体管(high side transistor)MH1、第1低侧晶体管(low side transistor)ML1、第2高侧晶体管MH2、第2低侧晶体管ML2这四个功率晶体管(power transistor)。
第1高侧晶体管MH1一端与被施加输入电压的输入端子102相连接,另一端与变压器12的一次线圈12a的第1端子相连接。第1低侧晶体管ML1一端与电位被固定了的接地端子相连接,另一端与一次线圈12a的第1端子相连接。第2高侧晶体管MH2一端与输入端子102相连接,另一端经由用于阻止直流的电容C10与一次线圈的第2端子相连接。第2低侧晶体管ML2一端与接地端子相连接,另一端经由用于阻止直流的电容C10与一次线圈12a的第2端子相连接。
电流电压变换部14被设置在变压器12的二次线圈12b与接地之间。电流电压变换部14将流过二次线圈12b的电流、即流过EEFL210的电流变换成电压,作为检测电压Vdet’输出。电流电压变换部14包括整流电路16、滤波器18。
整流电路16包括第1二极管D1、第2二极管D2、电阻R1。第1二极管D1阳极接地,阴极与二次线圈12b的一端相连。第2二极管D2的阳极与第1二极管D1的阴极相连。电阻R1被设置在第2二极管D2的阴极与接地之间。流过二次线圈12b的交流电流被第1二极管D1、第2二极管D2半波整流,流向电阻R1。电阻R1上产生与流过二次线圈12b的电流成比例的电压降。整流电路16将电阻R1上产生的电压降作为检测电压Vdet输出。
滤波器18是包括电阻R2、电容C1的低通滤波器。滤波器18将除去了检测电压Vdet的高频成分的检测电压Vdet’反馈给控制电路20。
控制电路20基于所反馈的检测电压Vdet’,控制H桥电路10的第1高侧晶体管MH1、第1低侧晶体管ML1、第2高侧晶体管MH2、第2低侧晶体管ML2的导通、截止。通过H桥电路10的控制,向变压器12的一次线圈12a提供开关电压。其结果,用变压器12进行能量转换,向与二次线圈12b相连的EEFL210提供第1驱动电压Vdrv1。
下面说明控制电路20的结构。图3是表示第1实施方式的控制电路20的结构的电路图。控制电路20包括误差放大器22、PWM比较器24、三角波信号生成部30、逻辑控制部40,是被一体集成在一个半导体衬底上的功能IC。
误差放大器22的非反相输入端子被输入从电流电压变换部14反馈来的检测电压Vdet’,反相输入端子被输入预定的基准电压Vref。基准电压Vref根据EEFL210的发光亮度来决定。误差放大器22输出与检测电压Vdet’和基准电压Vref的误差相应的误差电压Verr。
三角波信号生成部30生成预定频率的三角波状的三角波信号Vosc。图4是表示三角波信号生成部30的结构例的电路图。三角波信号生成部30包括第1比较器32、第2比较器34、RS触发器36、第1恒电流源38a、第2恒电流源38b、电容C2。
该三角波信号生成部30是一般的结构,所以只简单说明其结构和动作。第1恒电流源38a是用于对一端接地的电容C2充电的电流源,第2恒电流源38b是用于使电容C2放电的电流源。电容C2所呈现的电压被作为三角波信号Vosc输出。
第1比较器32对三角波信号Vosc的电位和设定应输出的三角波信号的峰值的最大电压Vmax进行比较。第1比较器32在Vosc>Vmax时输出高电平。另外,第2比较器34将三角波信号Vosc的电位与设定应输出的三角波信号的底值的最小电压Vmin进行比较。第2比较器34在Vosc<Vmin时输出高电平。
第1比较器32、第2比较器34的输出信号分别被输入到RS触发器36的置位端子、复位端子。RS触发器36的输出信号Vq被输出到第1恒电流源38a,反相输出信号*Vq被输出到第2恒电流源38b。第1恒电流源38a在输出信号Vq为高电平时接通,通过恒电流Ic1对电容C2充电。另外,第2恒电流源38b在反相输出信号*Vq为高电平时接通,通过恒电流Ic2使电容C2放电。
从以上这样构成的三角波信号生成部30输出峰值电压被设定成Vmax、底值电压被设定成Vmin的三角波信号Vosc。另外,RS触发器36的输出信号Vq作为周期信号被输出到逻辑控制部40。另外,三角波信号生成部30也可以使用迟滞比较器来构成。
回到图3。PWM比较器24对从误差放大器22输出的误差电压Verr和从三角波信号生成部30输出的三角波信号Vosc进行比较,生成在Verr<Vosc时变成高电平、在Verr>Vosc时变成低电平的脉冲宽度调制信号(以下称PWM信号)Vpwm。该PWM信号Vpwm与三角波信号Vosc、周期信号Vq一起被输入到逻辑控制部40。
逻辑控制部40基于PWM信号Vpwm、三角波信号Vosc、周期信号Vq,控制H桥电路10的第1高侧晶体管MH1、第1低侧晶体管ML1、第2高侧晶体管MH2、第2低侧晶体管ML2的导通、截止。下面说明逻辑控制部40。
逻辑控制部40以从三角波信号生成部30输出的三角波信号Vosc的两周期为1个循环地控制H桥电路10。具体来说,是将三角波信号Vosc的两周期分成第1~第6的六个期间,进行开关控制。图5的(a)~(h)是表示逆变器100的动作状态的时序图。图5的(a)表示误差电压Verr和三角波信号Vosc,该图的(b)表示PWM信号Vpwm,该图的(c)表示周期信号Vq,该图的(d)~(g)分别表示第1高侧晶体管MH1、第2高侧晶体管MH2、第1低侧晶体管ML1、第2低侧晶体管ML2的状态,该图的(h)表示变压器12的一次线圈12a的第1端子的电位Vsw。在该图的(d)~(g)中,高电平表示晶体管导通的状态,低电平表示晶体管截止的状态。另外,在该图中,纵轴和横轴为说明方便而被适当放大、缩小了。
首先,说明第1期间φ1至第6期间φ6的分割。逻辑控制部40将三角波信号Vosc从其边沿底值(bottom edge)起至达到误差电压Verr的期间作为第1期间φ1。将接下来至三角波信号Vosc到达边沿峰值的期间作为第2期间φ2。将接下来至三角波信号Vosc到达边沿底值的期间作为第3期间φ3。将接下来至三角波信号Vosc再次到达误差电压Verr的期间作为第4期间φ4。将接下来至三角波信号Vosc再次到达边沿峰值的期间作为第5期间φ5。将接下来至三角波信号Vosc再次到达边沿底值的期间作为第6期间φ6。该分割可以基于PWM信号Vpwm和周期信号Vq,用一般的逻辑电路来构成。
接下来,说明从第1期间φ1至第6期间φ6,H桥电路10的晶体管的导通、截止状态。
逻辑控制部40在第1期间φ1中使第1高侧晶体管MH1和第2低侧晶体管ML2导通,使其他晶体管截止。在接下来的第2期间φ2中,使第1高侧晶体管MH1导通,使其他晶体管截止。在接下来的第3期间φ3中,使第2高侧晶体管MH2导通,使其他晶体管截止。在接下来的第4期间φ4中,使第1低侧晶体管ML1和第2高侧晶体管MH2导通,使其他晶体管截止。在接下来的第5期间φ5中,使第2高侧晶体管MH2导通,使其他晶体管截止。在接下来的第6期间φ6中,使第1高侧晶体管MH1导通,使其他晶体管截止。然后,返回到第1期间φ1。
下面说明如上那样构成的本实施方式的逆变器100的动作。图6的(a)到(f)是表示本实施方式的逆变器100的H桥电路10的电流流向的电路图。图6的(a)到(f)分别表示第1期间φ1~第6期间φ6的各晶体管的导通、截止状态和线圈电流Isw的状态。
如图6的(a)所示,在第1期间φ1中,第1高侧晶体管MH1、第2低侧晶体管ML2导通。其结果,线圈电流Isw流过第1高侧晶体管MH1、一次线圈12a、第2低侧晶体管ML2的路径。此时的开关电压Vsw成为与输入电压Vin几乎相等的电压。在第1期间φ1内,线圈电流Isw慢慢变大。
在接下来的第2期间φ2中,如图6的(b)所示,第2低侧晶体管ML2被截止,仅第1高侧晶体管MH1导通。其结果,基于积蓄在一次线圈1 2a中的能量,第2高侧晶体管MH2的体二极管(body diode)中流过再生电流。这期间,开关电压Vsw维持与输入电压几乎相等的电压。
接下来在第3期间φ3中,如图6的(c)所示,第2高侧晶体管MH2被切换成导通,第1高侧晶体管MH1被截止。此时,在第2期间φ2中从第1高侧晶体管MH1提供的线圈电流Isw,成为经由第1低侧晶体管ML1的体二极管从接地提供。第3期间φ3的开关电压Vsw成为比接地电位(0V)低第1低侧晶体管ML1的体二极管的正向电压Vf的负值。另外,在第1期间φ1积蓄在一次线圈12a中的能量,在第3期间φ3中全部被传送到二次线圈12b,线圈电流Isw成为0。
在接下来的第4期间φ4中,如图6的(d)所示,在第2高侧晶体管MH2维持导通的状态下,第1低侧晶体管ML1被切换为导通。此时,开关电压Vsw被固定在接地电位附近。另外,线圈电流Isw按第2高侧晶体管MH2、一次线圈12a、第1低侧晶体管ML1的路径,从一次线圈12a的右侧向左流。在第4期间φ4,线圈电流Isw慢慢变大。
在接下来的第5期间φ5中,如图6的(e)所示,维持第2高侧晶体管MH2导通地、将第1低侧晶体管ML1切换为截止。结果,在第4期间φ4中流过第1低侧晶体管ML1的线圈电流Isw变成流过第1高侧晶体管MH1的体二极管。此时的开关电压Vsw成为比输入电压Vin高体二极管的正向电压Vf的电压。
在接下来的第6期间φ6中,如图6的(f)所示,第1高侧晶体管MH1被切换为导通,第2高侧晶体管MH2被截止。此时,在第5期间φ5中从第2高侧晶体管MH2提供的线圈电流Isw,变成经由第2低侧晶体管ML2的体二极管从接地提供。第6期间φ6的开关电压Vsw变成与输入电压Vin几乎相等。在第4期间φ4蓄积在一次线圈12a中的能量,在第6期间φ6中全部被传送到二次线圈12b,线圈电流Isw成为0。
根据本实施方式的逆变器100,通过监视变压器12的二次线圈12b中流过的电流,并与三角波信号Vosc进行比较,来驱动构成H桥电路10的晶体管。因此,通过调节三角波信号Vosc的形状,能够灵活地调节各晶体管的导通、截止的时刻。
例如,在本实施方式中,第1期间φ1、第4期间φ4的长度取决于从三角波信号Vosc的边沿底值转变为边沿峰值时的倾斜度。该倾斜度可以通过在图4的三角波信号生成部30中调节恒电流Ic1来使之变化。
另外,在本实施方式中,从三角波信号Vosc的边沿峰值到边沿底值的转变期间为第3期间φ3和第6期间φ6。对于第3期间φ3和第6期间φ6的长度,在图4的三角波信号生成部30中可以通过调节恒电流Ic2来使之变化。
这里,积蓄在一次线圈12a中的能量取决于第1期间φ1、第4期间φ4的长度。另外,在第1期间φ1、第4期间φ4中所积蓄的能量,在第3期间φ3和第6期间φ6中被传送到二次线圈12b。因此,通过根据变压器12的特性和作为驱动对象的EEFL210的特性来调节三角波信号Vosc的形状和周期,能够进行高效的驱动。
另外,优选将三角波信号Vosc从边沿底值到边沿峰值的转变时间设定为从边沿峰值到边沿底值的转变时间的2倍~100倍范围,更加优选设定为5倍~15倍范围。至于设定成哪个值,根据三角波的频率和变压器的特性等决定即可。通过在该范围内设计三角波信号Vosc,能够进行高效率的驱动。
实施方式是个例示,可以对各构成要素和各处理过程的组合进行各种变形,本领域技术人员能够理解这些变形例也处于本发明的范围内。
例如,作为基于逻辑控制部40的H桥电路10的控制,考虑有以下变形例。
在本变形例中,逻辑控制部40在第5期间φ25中,在三角波信号Vosc达到误差电压Verr起至经过预定的第1截止时间Toff1的期间内,使第1高侧晶体管MH1截止,在经过第1截止时间Toff1后使第1高侧晶体管MH1导通。
进而,逻辑控制部40在第2期间φ2中也是在三角波信号Vosc达到误差电压Verr起,至经过预定的第2截止时间Toff2的期间内使第2高侧晶体管MH2截止,经过第2截止时间Toff2后使第2高侧晶体管MH2导通。对于第1截止时间Toff1、第2截止时间Toff2,可以根据三角波信号Vosc的周期,在50ns到200ns程度内设定。
图7的(a)~(e)是表示变形例的逆变器100的动作状态的时序图。图7的(a)表示第1高侧晶体管MH1的导通截止状态,图7的(b)表示第2高侧晶体管MH2的导通截止状态,图7的(c)表示第1低侧晶体管ML1的导通截止状态,图7的(d)表示第2低侧晶体管ML2的导通截止状态,图7的(e)表示开关电压Vsw。
若在第5期间φ5中第2高侧晶体管MH2继续截止,则线圈电流Isw流过第2高侧晶体管MH2的体二极管(寄生二极管),所以产生正向电压Vf大小的电压降,功率损耗变大。因此,在本变形例中,在第5期间φ5内经过预定的第1截止时间Toff1后使第1高侧晶体管MH1导通。其结果,如图7的(e)所示,开关电压Vsw在经过第1截止时间Toff1后下降到输入电压Vin。此时,流过第1高侧晶体管MH1的体二极管的线圈电流Isw流过第1高侧晶体管MH1,所以能够减少功率损耗。另外,通过适当设定第1截止时间Toff1,能够防止第1高侧晶体管MH1和第1低侧晶体管ML1同时导通而流过贯通电流。
同样地,在第2期间φ2中也是,若第2高侧晶体管MH2继续截止,则由于其体二极管流过电流而导致功率损耗变大。因此,通过在经过预定的第2截止时间Toff2后使第2高侧晶体管MH2导通,来使第2高侧晶体管MH2中流过电流,由此能够减少功率损耗。
第1截止时间Toff1和第2截止时间Toff2根据变压器12的特性决定即可,优选在30ns到150ns程度的范围内设定。更优选的是在50ns到100ns的范围内设定,这样能降低功率损耗。
在本实施方式中,控制电路20可以全部一体集成,或者也可以是其一部分由分立部件或芯片部件构成。另外,控制电路20可以包含H桥电路10地被集成。至于哪个部分进行什么程度的集成,根据逆变器100的规格、成本、所占面积等决定即可。
在本实施方式中,逻辑电路的高电平、低电平的逻辑值的设定仅是一例,可以通过利用反相器等进行适当反转来自由变更。例如,逻辑控制部40可以将边沿峰值和边沿底值反转,来控制H桥电路10的晶体管的导通、截止。
在实施方式中,说明了将构成H桥电路10的晶体管中的高侧的晶体管用N沟道MOSFET构成的情况,但也可以使用P沟道MOSFET。
在实施方式中,说明了在发光装置200中,在EEFL210的两端连接逆变器100,以反相的驱动电压进行驱动的情况,但不限于此。另外,驱动对象的萤光管也不限于EEFL,可以是CCFL等其他萤光管。另外,由本实施方式的逆变器100驱动的负载不限于萤光管,可以适用于其他需要交流高电压的各种器件的驱动。
(第2实施方式)
在第2实施方式中,说明用于在使用了H桥电路的逆变器中防止贯通电流的技术。
图8是表示本发明第2实施方式的发光装置200的结构的电路图。图8的发光装置200同图1的发光装置一样,被安装于图2的液晶电视300中。
图8所示的第2实施方式的发光装置200包括EEFL210、第1逆变器100a、第2逆变器100b。EEFL210配置在液晶屏302的背面。第1逆变器100a、第2逆变器100b是DC/AC转换器,将从直流电源输出的输入电压Vin变换成交流电压进行升压,分别向EEFL210的第1端子212、第2端子214提供第1驱动电压Vdrv1、第2驱动电压Vdrv2。第1驱动电压Vdrv1、第2驱动电压Vdrv2是彼此反相的交流电压。
在图8中,表示了一个EEFL210,但也可以并联配置多个。以下,说明实施方式的第1逆变器100a、第2逆变器100b的结构。第1逆变器100a、第2逆变器100b是同样的结构,所以下面将二者不作区分地统称为逆变器100进行说明。
逆变器100包括H桥电路10、变压器12、电流电压变换部14、控制电路20、电容C10。
H桥电路10包括第1高侧晶体管MH1、第1低侧晶体管ML1、第2高侧晶体管MH2、第2低侧晶体管ML2这四个功率晶体管(powertransistor)。
第1高侧晶体管MH1一端与被施加输入电压的输入端子102相连接,另一端与变压器12的一次线圈12a的第1端子相连接。第1低侧晶体管ML1一端与电位被固定了的接地端子相连接,另一端与一次线圈12a的第1端子相连接。第2高侧晶体管MH2一端与输入端子102相连接,另一端经由用于阻止直流的电容C10与一次线圈的第2端子相连接。第2低侧晶体管ML2一端与接地端子相连接,另一端经由用于阻止直流的电容C10与一次线圈12a的第2端子相连接。
以下,将变压器12的一次线圈12a的第1端子的电压称作第1开关电压Vsw1,将第2端子的电压称作第2开关电压Vsw2。
电流电压变换部14被设置在变压器12的二次线圈12b与接地之间。电流电压变换部14将流过二次线圈12b的电流、即流过EEFL210的电流变换成电压,作为检测电压Vdet’输出。电流电压变换部14包括整流电路16、滤波器18。
整流电路16包括第1二极管D1、第2二极管D2、电阻R1。第1二极管D1阳极接地,阴极与二次线圈12b的一端相连。第2二极管D2的阳极与第1二极管D1的阴极相连。电阻R1被设置在第2二极管D2的阴极与接地之间。流过二次线圈12b的交流电流被第1二极管D1、第2二极管D2半波整流,流向电阻R1。电阻R1上产生与流过二次线圈12b的电流成比例的电压降。整流电路16将电阻R1上产生的电压降作为检测电压Vdet输出。
滤波器18是包括电阻R2、电容C1的低通滤波器。滤波器18将除去了检测电压Vdet的高频成分的电压Vdet’反馈给控制电路20。
控制电路20基于所反馈的检测电压Vdet’、第1开关电压Vsw1、第2开关电压Vsw2,控制H桥电路10的第1高侧晶体管MH1、第1低侧晶体管ML1、第2高侧晶体管MH2、第2低侧晶体管ML2的导通、截止。H桥电路10的控制结果,向变压器12的一次线圈12a提供开关电压。结果,用变压器12进行能量转换,向与二次线圈12b相连的EEFL210提供第1驱动电压Vdrv1。
下面说明控制电路20的结构。图9是表示本实施方式的控制电路20的结构的电路图。控制电路20包括脉冲宽度调制器60、逻辑控制部40,是被一体集成在一个半导体衬底上的功能IC。
脉冲宽度调制器60监视检测电压Vdet’、即变压器12的二次线圈12b的电流,生成利用反馈来调节脉冲宽度的脉冲宽度调制信号(以下称PWM信号Vpwm),使得该二次线圈的电流接近预定的电流值。
逻辑控制部40基于由脉冲宽度调制器60生成的PWM信号Vpwm,控制第1高侧晶体管MH1、第2高侧晶体管MH2、第1低侧晶体管ML1、第2低侧晶体管ML2的导通、截止。
脉冲宽度调制器60包括误差放大器22、PWM比较器24、三角波信号生成部30。
误差放大器22的非反相输入端子被输入从电流电压变换部14反馈来的检测电压Vdet’,反相输入端子被输入预定的基准电压Vref。基准电压Vref根据EEFL210的发光亮度来决定。误差放大器22输出与检测电压Vdet’和基准电压Vref的误差相应的误差电压Verr。
三角波信号生成部30生成预定频率的三角波状的三角波信号Vosc。图4是表示三角波信号生成部30的结构例的电路图。三角波信号生成部30包括比较器32、比较器34、RS触发器36、第1恒电流源38a、第2恒电流源38b、电容C2。
该三角波信号生成部30是一般的结构,所以只简单说明其结构和动作。第1恒电流源38a是用于对一端接地的电容C2充电的电流源,第2恒电流源38b是用于使电容C2放电的电流源。电容C2所呈现的电压被作为三角波信号Vosc输出。
比较器32对三角波信号Vosc的电位和设定应输出的三角波信号的峰值的最大电压Vmax进行比较。比较器32在Vosc>Vmax时输出高电平。另外,比较器34将三角波信号Vosc的电位与设定应输出的三角波信号的底值的最小电压Vmin进行比较。比较器34在Vosc<Vmin时输出高电平。
比较器32、34的输出信号分别被输入到RS触发器36的置位端子、复位端子。RS触发器36的输出信号Vq被输出到第1恒电流源38a,反相输出信号*Vq被输出到第2恒电流源38b。第1恒电流源38a在输出信号Vq为高电平时接通,通过恒电流Ic1对电容C2进行充电。另外,第2恒电流源38b在反相输出信号*Vq为高电平时接通,通过恒电流Ic2使电容C2放电。
从以上这样构成的三角波信号生成部30输出峰值电压被设定成Vmax、底值电压被设定成Vmin的三角波信号Vosc。另外,RS触发器36的输出信号Vq作为周期信号被输出到逻辑控制部40。另外,三角波信号生成部30也可以用迟滞比较器来构成。
回到图9。PWM比较器24对从误差放大器22输出的误差电压Verr和从三角波信号生成部30输出的三角波信号Vosc进行比较,生成在Verr<Vosc时变成高电平、在Verr>Vosc时变成低电平的PWM信号Vpwm。该PWM信号Vpwm与三角波信号Vosc、周期信号Vq一起被输入到逻辑控制部40。
逻辑控制部40基于PWM信号Vpwm、三角波信号Vosc、周期信号Vq,控制H桥电路10的第1高侧晶体管MH1、第1低侧晶体管ML1、第2高侧晶体管MH2、第2低侧晶体管ML2的导通、截止。下面说明逻辑控制部40。
逻辑控制部40包括时间控制部42、第1比较器44、第2比较器46、预驱动器(pre-driver)48。
时间控制部42输出指示第1高侧晶体管MH1、第2高侧晶体管MH2、第1低侧晶体管ML1、第2低侧晶体管ML2导通或截止的控制信号SH1、SH2、SL1、SL2。
第1比较器44对变压器12的一次线圈12a的第1端子所呈现的第1开关电压Vsw1与预定的第1阈值电压Vth1进行比较。第1比较器44输出当第1开关电压Vsw1高于第1阈值电压Vth1时变成高电平的第1比较信号Vcmp1。
另外,第2比较器46对变压器12的一次线圈12a的第2端子所呈现的第2开关电压Vsw2与预定的第2阈值电压Vth2进行比较。第2比较器46输出当第2开关电压Vsw2高于第2阈值电压Vth2时变成高电平的第2比较信号Vcmp2。
预驱动器48基于从时间控制部42输出的控制信号SH1、SH2、SL1、SL2,和从第1比较器44输出的第1比较信号Vcmp1,以及从第2比较器46输出的第2比较信号Vcmp2,控制H桥电路10的各晶体管的导通、截止。
预驱动器48包括“与”门70、72,向H桥电路10的各晶体管的栅极输出驱动信号DH1、DH2、DL1、DL2。“与”门70将控制信号SH1与第1比较信号Vcmp1的逻辑积作为驱动信号DH1输出。另外,“与”门72将控制信号SH2与第2比较信号Vcmp2的逻辑积作为驱动信号DH2输出。驱动信号DL1的逻辑值与控制信号SL1相同,驱动信号DL2的逻辑值与控制信号SL2相同。驱动信号DH1、DH2、DL1、DL2根据需要由未图示的缓冲器放大,输出到H桥电路10。
接下来,对时间控制部42中的控制信号SH1、SH2、SL1、SL2的生成进行说明。时间控制部42以从三角波信号生成部30输出的三角波信号Vosc的两周期为1循环生成用于控制H桥电路10的控制信号。更具体来说,将三角波信号Vosc的两周期分成第1期间φ1至第8期间φ8的八个期间,进行开关控制。
图10的(a)~(i)是表示逆变器100的动作状态的时序图。图10的(a)表示误差电压Verr和三角波信号Vosc,该图的(b)表示PWM信号Vpwm,该图的(c)表示周期信号Vq,该图的(d)~(g)分别表示控制信号SH1、SH2、SL1、SL2。该图的(h)、(i)分别表示第1开关电压Vsw1、第2开关电压Vsw2。
在该图的(d)~(g)中,假定控制信号SH1、SH2、SL1、SL2的高电平对应于晶体管的导通,低电平对应于晶体管的截止。在该图中,纵轴和横轴为说明方便而被适当放大、缩小了。
首先,说明第1期间φ1至第6期间φ6的分割。逻辑控制部40将三角波信号Vosc从其边沿底值起至达到误差电压Verr的期间作为第1期间φ1。将接下来至三角波信号Vosc到达边沿峰值的期间作为第2期间φ2。将接下来至三角波信号Vosc到达边沿底值的期间作为第3期间φ3。将接下来至三角波信号Vosc再次到达误差电压Verr的期间作为第4期间φ4。将接下来至三角波信号Vosc再次到达边沿峰值的期间作为第5期间φ5。将接下来至三角波信号Vosc再次到达边沿底值的期间作为第6期间φ6。
以上各期间的分割可以基于PWM信号Vpwm、周期信号Vq、第1截止时间Toff1、以及第2截止时间Toff2,用一般的逻辑电路构成。第1截止时间Toff1、第2截止时间Toff2可以根据三角波信号Vosc的周期在50ns至200ns程度内设定。接下来,说明从第1期间φ1至第8期间φ8中的晶体管MH1、MH2、ML1、ML2的导通、截止控制。
在第1期间φ1中,指示第1高侧晶体管MH1和第2低侧晶体管ML2导通。接下来在第2期间φ2中,指示第1高侧晶体管MH1导通。接下来在第3期间φ3中,指示第1高侧晶体管MH1、第2高侧晶体管MH2导通。接下来在第4期间φ4中,指示第2高侧晶体管MH2导通。接下来在第5期间φ5中,指示第1低侧晶体管ML1和第2高侧晶体管MH2导通。接下来在第6期间φ6中,指示第2高侧晶体管MH2导通。接下来在第7期间φ7中,指示第1高侧晶体管MH1、第2高侧晶体管MH2导通。接下来在第8期间φ8中,指示第1高侧晶体管MH1导通。然后,回到第1期间φ1。图10的(d)~(g)所示的控制信号SH1、SH2、SL1、SL2对应于以上控制地被生成。
随着晶体管MH1、MH2、ML1、ML2的导通、截止动作,变压器12的一次线圈12a的第1、第2端子分别被如图10的(h)和(i)那样反相地施加第1开关电压Vsw1、第2开关电压Vsw2。另外,在图10的(a)~(i)中,为便于理解,H桥电路10的各晶体管是作为相对于驱动信号无延迟地导通、截止的理想状态来表示的。
下面说明如上那样构成的本实施方式的逆变器100的动作。图11的(a)~(f)是表示本实施方式的逆变器100的H桥电路10的电流流向的电路图。图11的(a)表示第1期间φ1的各晶体管的导通、截止状态和线圈电流Isw的状态;图11的(b)表示第2期间φ2和第3期间φ3的各晶体管的导通、截止状态和线圈电流Isw的状态;图11的(c)表示第4期间φ4的各晶体管的导通、截止状态和线圈电流Isw的状态;图11的(d)表示第5期间φ5的各晶体管的导通、截止状态和线圈电流Isw的状态;图11的(e)表示第6期间φ6和第7期间φ7的各晶体管的导通、截止状态和线圈电流Isw的状态;图11的(f)表示第8期间φ8的各晶体管的导通、截止状态和线圈电流Isw的状态。
如图11的(a)所示,在第1期间φ1中第1高侧晶体管MH1、第2低侧晶体管ML2成为导通。结果,线圈电流Isw流过第1高侧晶体管MH1、一次线圈12a、第2低侧晶体管ML2的路径。此时的第1开关电压Vsw1成为与输入电压Vin几乎相等的电压。在第1期间φ1中,线圈电流Isw慢慢变大。
在接下来的第2期间φ2中,如图11的(b)中实线所示,第2低侧晶体管ML2被截止,只有第1高侧晶体管MH1导通。结果,通过蓄积在一次线圈12a中的能量,在第2高侧晶体管MH2的体二极管中流过再生电流。这期间,第1开关电压Vsw1维持与输入电压几乎相等的电压。在接下来的第3期间φ3中,如该图的(b)中虚线所示,第2高侧晶体管MH2被导通,电流路径从体二极管切换为第2高侧晶体管MH2。
在接下来的第4期间φ4中,如图11的(c)所示,第2高侧晶体管MH2被切换成导通,第1高侧晶体管MH1被截止。此时,在第2期间φ2中从第1高侧晶体管MH1提供的线圈电流Isw成为经由第1低侧晶体管ML1的体二极管从接地提供。第3期间φ3的第1开关电压Vsw1成为比接地电位(0V)低第1低侧晶体管ML 1的体二极管的正向电压Vf的值。另外,在第1期间φ1中积蓄在一次线圈12a中的能量,在第3期间φ3中被全部传送到二次线圈12b中,线圈电流Isw成为0。
在接下来的第5期间φ5中,如图11的(d)所示,在第2高侧晶体管MH2维持导通的状态下,第1低侧晶体管ML1被切换成导通。此时,第1开关电压Vsw1被固定在接地电位附近。另外,线圈电流Isw按第2高侧晶体管MH2、一次线圈12a、第1低侧晶体管ML1的路径,从一次线圈12a的第2端子流向第1端子。在第5期间φ5中线圈电流Isw慢慢变大。
在接下来的第6期间φ6中,如图11的(e)中实线所示,维持第2高侧晶体管MH2的导通地将第1低侧晶体管ML1切换成截止。结果,在第5期间φ5中流过第1低侧晶体管ML1的线圈电流Isw成为流过第1高侧晶体管MH1的体二极管。此时的第1开关电压Vsw1成为比输入电压Vin高体二极管的正向电压Vf的电压。在接下来的第7期间φ7中,如该图的(e)中虚线所示,第1高侧晶体管MH1被导通,电流路径被从体二极管切换成第1高侧晶体管MH1。
在接下来的第8期间φ8中,如图11的(f)所示,第1高侧晶体管MH1被切换成导通,第2高侧晶体管MH2被截止。此时,在第7期间φ7中从第2高侧晶体管MH2提供的线圈电流Isw成为经由第2低侧晶体管ML2的体二极管从接地提供。第8期间φ8的第1开关电压Vsw1变得与输入电压Vin几乎相等。在第5期间φ5中积蓄在一次线圈12a中的能量,在第8期间φ8中被全部传送至二次线圈12b,线圈电流Isw成为0。
在图10的(a)~(i)中,H桥电路10的晶体管MH1、MH2、ML1、ML2是被假定为相对于驱动信号DH1、DH2、DL1、DL2无延迟地导通、截止的,但实际中由于栅极电容等寄生电容、寄生电阻等的影响,会产生延迟τ。若延迟时间τ变得大于第1截止时间Toff1,则有可能在第1低侧晶体管ML1截止之前第1高侧晶体管MH1导通,两个晶体管路径中流过贯通电流。下面,参照图12的(a)~(e)、图13的(a)~(e),说明本实施方式的逆变器100的贯通电流防止机构。
首先,参照图12的(a)~(e)说明延迟时间τ比第1截止时间Toff1短时的动作。图12的(a)、(b)表示控制信号SH1、SL1,该图的(c)表示第1开关电压Vsw1,该图的(d)表示第1比较信号Vcmp1,该图的(e)表示驱动信号DH1。
在时刻t0,图12的(b)所示的控制信号SL1成为低电平,指示第1低侧晶体管ML1截止。然后,在经过延迟时间τ1后的时刻t1,第1低侧晶体管ML1截止。第1低侧晶体管ML1截止后,如该图的(b)所示第1开关电压Vsw1上升到电压值(Vin+Vf)附近。在时刻t1,第1比较信号Vcmp1也成为高电平。
在从时刻t0经过第1截止时间Toff1后的时刻t2,该图的(a)所示的控制信号SH1成为高电平。驱动信号DH1是第1比较信号Vcmp1与控制信号SH1的逻辑积,所以在时刻t1成为高电平。结果,在时刻t1指示第1高侧晶体管MH1导通。在图12的情况下,控制信号SH1和驱动信号DH1成为相同的信号。
接下来参照图13的(a)~(e)说明延迟时间τ比第1截止时间Toff1长时的动作。在时刻t0,图13的(b)所示的控制信号SL1成为低电平,指示第1低侧晶体管ML1截止。然后,在经过延迟时间τ2后的时刻t3,第1低侧晶体管ML1截止。
第1低侧晶体管ML1截止后,第1开关电压Vsw1上升,所以第1比较信号Vcmp1也成为高电平。
在从时刻t0经过第1截止时间Toff1后的时刻t2,该图的(a)所示的控制信号SH1成为高电平。驱动信号DH1是第1比较信号Vcmp1与控制信号SH1的逻辑积,所以在时刻t3成为高电平。结果,在时刻t3指示第1高侧晶体管MH1导通。
以上,说明了本实施方式的逆变器100的结构和动作。通过本实施方式的逆变器100,监视第1开关电压Vsw1,在其变得高于第1阈值电压Vth1后、即第1低侧晶体管ML1截止后,指示第1高侧晶体管MH1导通。结果,能够防止第1高侧晶体管MH1和第1低侧晶体管ML1同时导通,能够防止贯通电流的产生。
同样地,通过用第2比较器46监视第2开关电压Vsw2,能够防止第2高侧晶体管MH2和第1低侧晶体管ML1同时导通、流过贯通电流。
另外,根据本实施方式的逆变器100,通过监视变压器12的二次线圈12b中流过的电流,并与三角波信号Vosc进行比较,来驱动构成H桥电路10的晶体管。因此,通过调节三角波信号Vosc的形状,能够灵活地调节各晶体管的导通、截止的时刻。
例如,在本实施方式中,第1期间φ1、第5期间φ5的长度取决于三角波信号Vosc的从边沿底值转变到边沿峰值时的倾斜度。该倾斜度可以通过在图4的三角波信号生成部30中调节恒电流Ic1来使之变化。
另外,在本实施方式中,三角波信号Vosc的从边沿峰值转变到边沿底值的转变期间被设定成第4期间φ4和第8期间φ8。第4期间φ4、第8期间φ8的长度可以通过在图4的三角波信号生成部30中调节恒电流Ic2来使之变化。
这里,积蓄在一次线圈12a中的能量取决于第1期间φ1、第5期间φ5的长度。另外,在第1期间φ1、第5期间φ5中积蓄的能量在第4期间φ4、第8期间φ8中被传送到二次线圈12b。因此,通过根据变压器12的特性、作为驱动对象的EEFL210的特性来调节三角波信号Vosc的形状、周期,能够高效率地进行驱动。
另外,优选将三角波信号Vosc从边沿底值到边沿峰值的转变时间设定为从边沿峰值到边沿底值的转变时间的2倍~100倍范围内,更加优选设定为5倍~15倍范围内。至于设定成哪个值,根据三角波的频率和变压器的特性等决定即可。通过在该范围内设计三角波信号Vosc,能够进行高效率的驱动。
另外,若在第1期间φ1后使第2高侧晶体管MH2继续截止,则线圈电流Isw流过第2高侧晶体管MH2的体二极管(寄生二极管),所以会产生正向电压Vf量的电压降,功率损耗变大。因此,在本实施方式中,在使第2低侧晶体管ML2截止起经过第2截止时间Toff2后,转移到第3期间φ3,使第2高侧晶体管MH2导通。
结果,如图10的(h)所示,第1开关电压Vsw1在经过第1截止时间Toff1后下降到输入电压Vin。此时,第2高侧晶体管MH2的体二极管中流过的线圈电流Isw流过第2高侧晶体管MH2,所以能够降低功率损耗。
同样地,在第6期间φ6中也是,若第1高侧晶体管MH1继续截止,则因其体二极管流过电流而使功率损耗变大。因此,通过在经过预定的第2截止时间Toff2后使第1高侧晶体管MH1导通,使第1高侧晶体管MH1中流过电流,从而能够降低功率损耗。
实施方式是个例示,可以对其各构成要素及各处理过程的组合进行各种变形,本领域技术人员能够理解这些变形例也处于本发明的范围内。
在本实施方式中,控制电路20可以全部一体集成,或者也可以是其一部分由分立部件或芯片部件构成。另外,控制电路20可以包含H桥电路10地被集成。至于哪个部分进行什么程度的集成,根据逆变器100的规格、成本、所占面积等决定即可。
在本实施方式中,逻辑电路的高电平、低电平的逻辑值的设定仅是一例,可以通过用反相器等进行适当的逻辑反转而自由改变。例如,逻辑控制部40可以使边沿峰值和边沿底值反转地进行第1期间φ1至第8期间φ8的设定。
在实施方式中,说明了将构成H桥电路10的晶体管中的高侧的晶体管用N沟道MOSFET来构成的情况,但也可以使用P沟道MOSFET。
在实施方式中,说明了在发光装置200中,在EEFL210的两端连接逆变器100,以反相的驱动电压进行驱动的情况,但不限于此。另外,驱动对象的萤光管也不限于EEFL,可以是CCFL等其他萤光管。另外,由本实施方式的逆变器100驱动的负载不限于萤光管,可以适用于其他需要交流高电压的各种器件的驱动。
〔工业可利用性〕
本发明能够应用于从直流电压生成交流电压的逆变器。
Claims (27)
1.一种逆变器,其特征在于,包括:
变压器,
第1高侧晶体管,其一端与被施加输入电压的输入端子相连,另一端与上述变压器的一次线圈的第1端子相连,
第1低侧晶体管,其一端与电位被固定了的电位固定端子相连,另一端与上述一次线圈的第1端子相连,
第2高侧晶体管,其一端与上述输入端子相连,另一端与上述一次线圈的第2端子相连,
第2低侧晶体管,其一端与上述电位固定端子相连,另一端与上述一次线圈的第2端子相连,
电流电压变换部,将上述变压器的二次线圈的电流变换成电压,作为检测电压输出,
三角波信号生成部,生成三角波信号,
误差放大器,输出与上述检测电压和预定的基准电压的误差相应的误差电压,以及
逻辑控制部,基于从上述误差放大器输出的上述误差电压和由上述三角波信号生成部生成的上述三角波信号,控制上述第1高侧晶体管、第2高侧晶体管以及上述第1低侧晶体管、第2低侧晶体管的导通和截止;
其中,上述逻辑控制部
在上述三角波信号从边沿底值到达上述误差电压的第1期间使上述第1高侧晶体管和上述第2低侧晶体管导通,
在接下来的上述三角波信号到达边沿峰值的第2期间使上述第1高侧晶体管导通,
在接下来的上述三角波信号到达边沿底值的第3期间使上述第2高侧晶体管导通,
在接下来的上述三角波信号再次到达上述误差电压的第4期间使上述第1低侧晶体管和上述第2高侧晶体管导通,
在接下来的上述三角波信号再次到达边沿峰值的第5期间使上述第2高侧晶体管导通,
在接下来的上述三角波信号再次到达边沿底值的第6期间使上述第1高侧晶体管导通。
2.根据权利要求1所述的逆变器,其特征在于:
上述逻辑控制部在上述第5期间中,在上述三角波信号到达上述误差电压起至经过预定的第1截止时间的期间内,使上述第1高侧晶体管截止,在经过上述第1截止时间后,使上述第1高侧晶体管导通。
3.根据权利要求1或2所述的逆变器,其特征在于:
上述逻辑控制部在上述第2期间中,在上述三角波信号到达上述误差电压起至经过预定的第2截止时间的期间内,使上述第2高侧晶体管截止,在经过上述第2截止时间后,使上述第2高侧晶体管导通。
4.根据权利要求1或2所述的逆变器,其特征在于:
将上述三角波信号从边沿底值到边沿峰值的转变时间设定为从边沿峰值到边沿底值的转变时间的2倍至100倍范围。
5.根据权利要求1或2所述的逆变器,其特征在于:
上述逻辑控制部反转上述边沿峰值和上述边沿底值地控制上述第1高侧晶体管、第2高侧晶体管以及上述第1低侧晶体管、第2低侧晶体管的导通、截止。
6.根据权利要求1或2所述的逆变器,其特征在于:
用MOSFET构成上述第1高侧晶体管、第2高侧晶体管以及上述第1低侧晶体管、第2低侧晶体管。
7.根据权利要求1或2所述的逆变器,其特征在于:
上述三角波信号生成部、上述误差放大器、上述逻辑控制部被一体集成在一个半导体衬底上。
8.一种发光装置,其特征在于,包括:
荧光灯;和
对上述荧光灯提供驱动电压的权利要求1或2所述的逆变器。
9.根据权利要求8所述的发光装置,其特征在于:
上述逆变器有两个,分别设置在上述荧光灯的两端,提供彼此反相的驱动电压。
10.根据权利要求8所述的发光装置,其特征在于:
上述荧光灯是冷阴极管荧光灯。
11.根据权利要求8所述的发光装置,其特征在于:
上述荧光灯是外部电极荧光灯。
12.一种液晶电视,其特征在于,包括:
液晶屏;和
配置在上述液晶屏的背面的多个权利要求8所述的发光装置。
13.一种逆变器的驱动方法,其特征在于,包括:
将变压器的二次线圈的电流变换成电压,转换成检测电压的步骤,
生成与上述检测电压和预定的基准电压的误差相应的误差电压的步骤,以及
基于上述误差电压和三角波信号,控制构成H桥电路的第1高侧晶体管、第2高侧晶体管以及第1低侧晶体管、第2低侧晶体管的导通、截止的控制步骤;
其中,在上述控制步骤中,
在上述三角波信号从边沿底值到达上述误差电压的第1期间使上述第1高侧晶体管和上述第2低侧晶体管导通,
在接下来的上述三角波信号到达边沿峰值的第2期间使上述第1高侧晶体管导通,
在接下来的上述三角波信号到达边沿底值的第3期间使上述第2高侧晶体管导通,
在接下来的上述三角波信号再次到达上述误差电压的第4期间使上述第1低侧晶体管和上述第2高侧晶体管导通,
在接下来的上述三角波信号再次到达边沿峰值的第5期间使上述第2高侧晶体管导通,
在接下来的上述三角波信号再次到达边沿底值的第6期间使上述第1高侧晶体管导通。
14.一种逆变器,其特征在于,包括:
变压器,
第1高侧晶体管,其一端与被施加输入电压的输入端子相连,另一端与上述变压器的一次线圈的第1端子相连,
第1低侧晶体管,其一端与电位被固定了的电位固定端子相连,另一端与上述一次线圈的第1端子相连,
第2高侧晶体管,其一端与上述输入端子相连,另一端与上述一次线圈的第2端子相连,
第2低侧晶体管,其一端与上述电位固定端子相连,另一端与上述一次线圈的第2端子相连,
脉冲宽度调制器,监视上述变压器的二次线圈的电流,生成利用反馈调节脉冲宽度的脉冲宽度调制信号,使得该二次线圈的电流接近预定的电流值,以及
逻辑控制部,基于由上述脉冲宽度调制器生成的上述脉冲宽度调制信号,控制上述第1高侧晶体管、第2高侧晶体管以及上述第1低侧晶体管、第2低侧晶体管的导通和截止;
其中,上述逻辑控制部包括
时间控制部,输出指示上述第1高侧晶体管、第2高侧晶体管以及上述第1低侧晶体管、第2低侧晶体管各自的导通、截止的控制信号,
第1比较器,对上述一次线圈的第1端子所呈现的第1开关电压与预定的第1阈值电压进行比较,输出在上述第1开关电压高于上述第1阈值电压时变成预定电平的第1比较信号,以及
预驱动器,基于从上述时间控制部输出的上述控制信号和从上述第1比较器输出的第1比较信号,控制上述第1高侧晶体管、第2高侧晶体管以及上述第1低侧晶体管、第2低侧晶体管的导通、截止;
其中,上述预驱动器将从上述时间控制部输出的上述控制信号和从上述第1比较器输出的上述第1比较信号进行逻辑合成,在被指示使上述第1高侧晶体管导通、且上述第1比较信号是上述预定电平时,使上述第1高侧晶体管导通。
15.根据权利要求14所述的逆变器,其特征在于:
上述时间控制部在输出指示上述第1低侧晶体管截止的控制信号起经过预定的第1截止时间后,输出指示上述第1高侧晶体管导通的控制信号。
16.根据权利要求15所述的逆变器,其特征在于:
上述逻辑控制部还包括第2比较器,该第2比较器对上述一次线圈的第2端子所呈现的第2开关电压和预定的第2阈值电压进行比较,输出在上述第2开关电压高于上述第2阈值电压时变成预定电平的第2比较信号;
上述时间控制部在输出指示上述第2低侧晶体管截止的控制信号起经过预定的第2截止时间后,输出指示上述第2高侧晶体管导通的控制信号;
上述预驱动器在被指示使上述第2高侧晶体管导通,且上述第2比较信号是上述预定电平时,使上述第2高侧晶体管导通。
17.根据权利要求16所述的逆变器,其特征在于:
上述时间控制部在输出指示上述第2低侧晶体管截止的控制信号起经过预定的第2截止时间后,输出指示上述第2高侧晶体管导通的控制信号。
18.根据权利要求17所述的逆变器,其特征在于:
上述脉冲宽度调制器包括
误差放大器,输出与检测电压和预定的基准电压的误差相应的误差电压,所述检测电压是与上述变压器的二次线圈的电流相应的检测电压,
三角波信号生成部,生成三角波信号,以及
脉冲宽度调制比较器,对上述三角波信号和上述误差电压进行比较,输出上述脉冲宽度调制信号;
上述时间控制部反复输出指示
在上述三角波信号从边沿底值到达上述误差电压的期间使上述第1高侧晶体管和上述第2低侧晶体管导通,
在接着的至经过上述第2截止时间的期间使上述第1高侧晶体管导通,
在接着的至上述三角波信号到达边沿峰值的期间使上述第1高侧晶体管和上述第2高侧晶体管导通,
在接着的至上述三角波信号到达边沿底值的期间使上述第2高侧晶体管导通,
在接着的至上述三角波信号再次到达上述误差电压的期间使上述第1低侧晶体管和上述第2高侧晶体管导通,
在接着的至经过上述第1截止时间的期间使上述第2高侧晶体管导通,
在接着的至上述三角波信号再次到达边沿峰值的期间使上述第1高侧晶体管和上述第2高侧晶体管导通,
在接着的至上述三角波信号再次到达边沿底值的期间使上述第1高侧晶体管导通
的控制信号。
19.根据权利要求18所述的逆变器,其特征在于:
将上述三角波信号从边沿底值至边沿峰值的转变时间设定为从边沿峰值至边沿底值的转变时间的2倍至100倍范围。
20.根据权利要求18所述的逆变器,其特征在于:
上述逻辑控制部的上述时间控制部反转上述边沿峰值和上述边沿底值地输出上述控制信号。
21.根据权利要求14或15所述的逆变器,其特征在于:
用MOSFET(Metal Oxide Semiconductor Field Effect Transistor:金属氧化物半导体场效应晶体管)构成上述第1高侧晶体管、第2高侧晶体管以及上述第1低侧晶体管、第2低侧晶体管。
22.根据权利要求14或15所述的逆变器,其特征在于:
上述脉冲宽度调制器和上述逻辑控制部被一体集成在一个半导体衬底上。
23.一种发光装置,其特征在于,包括:
荧光灯;和
对上述荧光灯提供驱动电压的权利要求14或15所述的逆变器。
24.根据权利要求23所述的发光装置,其特征在于:
上述逆变器有两个,分别设置在上述荧光灯的两端,提供彼此反相的驱动电压。
25.根据权利要求24所述的发光装置,其特征在于:
上述荧光灯是冷阴极荧光灯。
26.根据权利要求24所述的发光装置,其特征在于:
上述荧光灯是外部电极荧光灯。
27.一种液晶电视,其特征在于,包括:
液晶屏;和
配置在上述液晶屏的背面的多个权利要求23所述的发光装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP332207/2005 | 2005-11-16 | ||
JP332199/2005 | 2005-11-16 | ||
JP2005332199A JP4823650B2 (ja) | 2005-11-16 | 2005-11-16 | インバータおよびその駆動方法、ならびにそれを用いた発光装置および液晶テレビ |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101164222A true CN101164222A (zh) | 2008-04-16 |
CN100574079C CN100574079C (zh) | 2009-12-23 |
Family
ID=38205455
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 200680013163 Expired - Fee Related CN100574079C (zh) | 2005-11-16 | 2006-11-15 | 逆变器及其驱动方法、以及使用了它的发光装置和液晶电视 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP4823650B2 (zh) |
CN (1) | CN100574079C (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009048836A (ja) * | 2007-08-17 | 2009-03-05 | Sanken Electric Co Ltd | 放電管点灯装置 |
EP2246968B1 (en) * | 2008-02-19 | 2017-05-17 | Shima Seiki Manufacturing., Ltd. | Drive circuit for inductive load |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4267883B2 (ja) * | 2001-09-21 | 2009-05-27 | ミネベア株式会社 | 液晶表示ユニット |
JP4168660B2 (ja) * | 2002-05-07 | 2008-10-22 | 松下電器産業株式会社 | 放電灯点灯装置 |
JP2004166445A (ja) * | 2002-11-15 | 2004-06-10 | Rohm Co Ltd | 直流−交流変換装置、及びそのコントローラic |
JP2004241136A (ja) * | 2003-02-03 | 2004-08-26 | Tdk Corp | 放電灯点灯装置及びその放電灯点灯装置を備えた表示装置 |
JP2005123008A (ja) * | 2003-10-16 | 2005-05-12 | Harison Toshiba Lighting Corp | 誘電体バリア型低圧放電ランプの駆動装置 |
-
2005
- 2005-11-16 JP JP2005332199A patent/JP4823650B2/ja active Active
-
2006
- 2006-11-15 CN CN 200680013163 patent/CN100574079C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN100574079C (zh) | 2009-12-23 |
JP2007143261A (ja) | 2007-06-07 |
JP4823650B2 (ja) | 2011-11-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6969958B2 (en) | Square wave drive system | |
CN102298907B (zh) | 负荷驱动电路和采用该电路的发光装置及显示装置 | |
CN100442115C (zh) | 用于液晶显示屏的电源拓扑结构 | |
US7825605B2 (en) | DA/AC convert for driving cold cathode fluorescent lamp | |
US7064497B1 (en) | Dead-time-modulated synchronous PWM controller for dimmable CCFL royer inverter | |
CN100555829C (zh) | 开关模式电源变换器及其操作的方法 | |
CN101103528B (zh) | 三角波发生电路及使用了它的逆变器、发光装置、液晶电视 | |
CN100539382C (zh) | 逆变器及使用它的发光装置和图像显示装置、电源装置 | |
CN101335485A (zh) | 软启动电路和包括软启动电路的电源 | |
CN102740545A (zh) | 恒压可调光led驱动电源 | |
CN102243850A (zh) | 背光源驱动电路及其驱动方法、液晶电视机 | |
CN101356733A (zh) | 三角波发生电路、发生方法、以及使用了它的逆变器、发光装置、液晶电视 | |
CN102065600A (zh) | 一种led调光驱动系统 | |
US20080304299A1 (en) | Low voltage LED drive from 120VAC line | |
CN1620747A (zh) | 直流-交流变换装置及其控制器ic | |
KR20160105480A (ko) | 플라이백 타입 승압회로, led 백라이트 구동회로 및 액정 디스플레이 장치 | |
US20010038540A1 (en) | Switching circuit of power conversion apparatus | |
CN100574079C (zh) | 逆变器及其驱动方法、以及使用了它的发光装置和液晶电视 | |
KR20100045170A (ko) | 인버터 시스템 및 그의 동작방법 | |
US20080303447A1 (en) | Inverter apparatus | |
CN101521462B (zh) | 开关电源电路 | |
US7859197B2 (en) | Inverter using PWM method | |
JP4707343B2 (ja) | 照明装置 | |
US7173829B2 (en) | Pulse transition time modulation power converter | |
JPH1126181A (ja) | 冷陰極管点灯装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20091223 Termination date: 20121115 |