CN101150307A - 一种数控十路精密延时器 - Google Patents
一种数控十路精密延时器 Download PDFInfo
- Publication number
- CN101150307A CN101150307A CN 200710047966 CN200710047966A CN101150307A CN 101150307 A CN101150307 A CN 101150307A CN 200710047966 CN200710047966 CN 200710047966 CN 200710047966 A CN200710047966 A CN 200710047966A CN 101150307 A CN101150307 A CN 101150307A
- Authority
- CN
- China
- Prior art keywords
- circuit
- delay
- time
- delayer
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Optical Communication System (AREA)
Abstract
本发明涉及一种数控十路精密延时器,该延时器包括逻辑电平转换电路、延时电路、整形电路、单片机控制电路、和输入输出部分,其中延时电路由可编程延时器及其外围电路组成,与可编程延时器连接的外围电路包括电源退耦电路、延时精度RC时间常数设置电路、量程切换电路、输出匹配电路,其优点是,能够对十路信号分别进行精密的延时,十路之间互不干扰,可以分别进行调节,延时的精度可以达到10ps,而且可以变换量程,以不同的精度步进,操作界面简洁,使用方便。
Description
技术领域
本发明涉及量子保密通信类,具体讲的是能够提供多路电路延时,保证光路和电路的时钟和数据位对齐,实现保密通信。
背景技术
基于单光子方案的保密通信,核心探测器件APD工作在门控模式下,门控信号开启的时间直接影响着单光子探测器的量子效率,所以需要对门控脉冲的开启时间进行非常精确的控制,在波分复用系统中,不同波段的光在光纤中的延时不同,所以对每一路的延时都必须精密控制。延时一般分为软件延时和硬件延时,由于软件延时是用处理器指令的周期作为计数单位,延时精度不高;硬件延时的精度明显高于软件延时,一般的硬件延时方法有计数器延时和锁相环延时,传输线延时等,但计数器延时和锁相环延时都需要高频的晶阵,目前情况下,高频的晶阵很难找到,而传输线由一段或数段延时线组成,很难实现数控可调,所以以上的方法很难实现保密通信系统的需求,必须寻找合适的延时电路或器件来实现高精度的延时。
发明内容
本发明的目的是针对上述现有技术的不足之处,提供一种数控十路精密延时器,采用可编程延时器作为核心延时器件,外部单片机控制,能够实现十路、多量程、高精度的数控延时。
本发明目的实现由以下技术方案完成:
一种数控十路精密延时器,其特征在于该延时器包括逻辑电平转换电路、延时电路、整形电路、单片机控制电路和输入输出部分,其中输入的信号经过逻辑电平转换电路转成ECL电平标准后进入延时电路进行延时,然后由整形电路整成一定的脉冲宽度,转换成TTL电平输出,延时的量由单片机控制电路控制,输入输出部分将外部命令输入到单片机,同时将延时通道、延时量等电路状态输出显示,所述延时电路由可编程延时器及其外围电路组成。
与可编程延时器连接的外围电路包括电源退耦电路、延时精度RC时间常数设置电路、量程切换电路、输出匹配电路。
本发明的优点是,能够对十路信号分别进行精密的延时,十路之间互不干扰,可以分别进行调节,延时的精度可以达到10ps,而且可以变换量程,以不同的精度步进,操作界面简洁,使用方便。
附图说明
附图1为本发明的电路框图;
附图2为本发明逻辑电平转换电路、延时电路、整形电路的电路原理图(十路延时部分只画出其中一路,其余完全相同);
附图3为本发明单片机控制电路、和输入输出部分的电路原理图;
附图4为本发明实施例应用在量子通信中的原理框图;
具体实施方式
以下结合附图通过实施例对本发明特征及其它相关特征作进一步详细说明,以便于同行业技术人员的理解:
如图1-4所示:本实施例由逻辑电平转换电路、延时电路、整形电路、单片机控制电路、和输入输出部分构成,其中电平转换电路是将输入的TTL信号转换成ECL信号送入延时电路,然后将延时后的ECL信号转换成TTL并驱动后输出。整形电路的目的是将信号整形成一定宽度的脉冲。延时电路主要由可编程延时器AD9500及其外围电路构成,AD9500是8位数字可编程延时器,采用高性能双极型工艺,专为高速数字和模拟电路设计,最小延时精度可达10ps,正负5V电源供电,满度延时范围是2.5~10us。单片机控制电路核心采用philips P89C58X2单片机,外围控制12864-1点阵液晶屏作为显示界面,zlg7289控制键盘作为输入界面,通过锁存器74LS373扩展IO分别控制AD9500的并行数据口和继电器,完成数字控制和量程的切换。
如图4所示,本实施例还包括一些外围设施,包括同心双方Alice和Bob、数据处理系统、激光器、BB84通信协议的光路部分、长距离光纤、单光子探测器等等。通信过程基于BB84协议。其中数据处理系统包括Alice和Bob两端时钟信号和数据的获取和筛选处理;激光器包括驱动电路、激光管和衰减器;BB84通信协议的光路部分包括偏振和分光器件。
上述的系统的发送端Alice产生一个随机数样本,通过数据处理系统触发激光器,经过衰减后在长距离光纤中传输,在接收端单光子探测器探测到光子后输出光子计数的数字信号交由Bob端的数据处理系统处理。以上为光通信的量子通道。
经典通道一部分作为BB84协议中的握手部分,另一部分传输同步时钟,经过光纤传输后在Bob端恢复为电信号时钟作为数据处理的同步信号和单光子探测器的触发信号。根据单光子探测器的工作原理可以知道,门脉冲开启的时间应与光子到达的时间精确同步,但是由于电路的延时不同和传输信道的不同,两路的时钟存在或大或小的延时,必须进行精确的延时。在实际操作中通过调整光纤长度使光子到达的时间落后于同步时钟,将同步时钟分成四路分别输入本实施例电路延时模块的四个通道,调节延时使四路时钟分别与四路光子到达时间同步,在延时范围比较大时,可以使用延时通道串联的方法,例如将时钟通过CH1延时后,输入到CH2进行延时,这样相当于原来延时范围扩大到两倍,需要更大量程的可调延时,可以用更多的通道串联,就可以使单光子探测器进行准确的探测,完成整个通信过程。
下面对电路原理进行详细说明:本实施例的输入为TTL电平,兼容高阻和50欧姆阻抗,TTL信号在输入端由两个二极管1N4148进行限幅处理后,经过转换器MC100EPT24D转换为差分的ECL信号,送入可编程延时器AD9500进行延时,AD9500输出的延时信号经过MC10198单稳态电路进行整形,再由转换器MC10ELT25D转成TTL信号,经过MC74AC245DW提高带动能力输出。
控制部分核心采用Philips P89c58x2单片机,外部通过D锁存器SN74LS373拓展IO,并连接E2PROM存贮设置。对AD9500采用并行控制,单片机P1双向口和8根并行控制线相连;延时量程由Rs和Cs决定,通过继电器切换连接在Rs端电阻的大小可以改变量程。
输入设备为键盘,控制芯片为Zlg7289,通过扫描的方式将键值通过串行口返回。输出设备为12864-1点阵液晶屏,由单片机并行输入数据显示。
输入电平转换部分:C29,C30,C15,C16,C17,C18为退耦滤波电容,接在正负电源和地之间;D1,D2为限幅二极管,R22为匹配电阻,R21为息放电阻,MC100EPT24D为TTL到ECL转换器,R18,R19为下拉电阻。
延时电路:AD9500的正负TRIG端分别和MC100EPT24D的正负差分输出端相连,延时控制D0-D7口和单片机的P1口相连,C19、C20、C21、C22为电源退耦滤波电容,R14调整最小传输延时,C23和R22或R23决定延时的量程和精度,R22、R23由继电器K6决定,其中Q1和R12用来驱动继电器,由继电器来选择R22或者R23接入电路从而选择量程,R15、R16为匹配电阻,使AD9500输出标准的ECL电平。
整形电路:MC10198为整形电路的核心,它的TRIG端和AD9500的正输出端相连。R108和C110决定了输出脉冲的宽度,R109和D3提供了所需的-0.7V,C111和C112为退耦滤波电容,R110和R111为下拉电阻。
输入电平转换电路:正负输入端和单稳态电路芯片MC10198的正负输出端相连,C24、C25、C26为退耦滤波电容,接在正负电源和地之间。输出端通过三态的收发器MC74AC245DW转成50欧姆阻抗输出。
控制电路:P89c58x2的P0口和SN74LS373相连,控制其中八路AD9500的锁存端,通过片选复用为液晶屏的并行控制端;P1口和全部AD9500的控制端相连,复用为八路继电器的选择控制(和SN74LS373相连)和E2PROM的操作;P2和P3位其余两路的锁存,继电器控制和片选信号,其中P3.0-P3.3控制键盘芯片;C1、C2、Y1组成为单片机的工作时钟,C3、R1、R2组成复位电路;C4、C5、C8、C9、C10、C11、C12、C13为退耦滤波电容。
输入电路:控制芯片为ZLG7289,CK1、CK2、YK1组成工作时钟;R6、C14组成复位电;C12、C1 3为退耦滤波电容;R9、R10、R11、RK1和K1-K5组成了键盘矩阵。
输出电路:C6、C6为退耦滤波电容;R30,R4用来调节液晶屏的背光亮度;R3为限流电阻,调节显示亮度。
存储器:采用的ATMEL的M93C46WBN3。
Claims (2)
1.一种数控十路精密延时器,其特征在于该延时器包括逻辑电平转换电路、延时电路、整形电路、单片机控制电路和输入输出部分,其中输入的信号经过逻辑电平转换电路转成ECL电平标准后进入延时电路进行延时,然后由整形电路整成一定的脉冲宽度,转换成TTL电平输出,延时的量由单片机控制电路控制,输入输出部分将外部命令输入到单片机,同时将延时通道、延时量的电路状态输出显示,所述延时电路由可编程延时器及其外围电路组成。
2.根据权利要求1所述的一种数控十路精密延时器,其特征在于与可编程延时器连接的外围电路包括电源退耦电路、延时精度RC时间常数设置电路、量程切换电路、输出匹配电路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200710047966 CN101150307A (zh) | 2007-11-08 | 2007-11-08 | 一种数控十路精密延时器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200710047966 CN101150307A (zh) | 2007-11-08 | 2007-11-08 | 一种数控十路精密延时器 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN101150307A true CN101150307A (zh) | 2008-03-26 |
Family
ID=39250682
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 200710047966 Pending CN101150307A (zh) | 2007-11-08 | 2007-11-08 | 一种数控十路精密延时器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101150307A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106374727A (zh) * | 2016-10-08 | 2017-02-01 | 北京精密机电控制设备研究所 | 一种高可靠性igbt并联控制装置 |
CN107390106A (zh) * | 2017-07-25 | 2017-11-24 | 国网四川省电力公司电力科学研究院 | 一种空心电抗器故障定位电路 |
-
2007
- 2007-11-08 CN CN 200710047966 patent/CN101150307A/zh active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106374727A (zh) * | 2016-10-08 | 2017-02-01 | 北京精密机电控制设备研究所 | 一种高可靠性igbt并联控制装置 |
CN107390106A (zh) * | 2017-07-25 | 2017-11-24 | 国网四川省电力公司电力科学研究院 | 一种空心电抗器故障定位电路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104113740B (zh) | 一种混合格式信号光纤传输装置 | |
CN205320075U (zh) | 一种基于光纤以太网的多业务数字光端机 | |
CN102761396B (zh) | 基于fpga的高速串行接口 | |
TWI698123B (zh) | 顯示裝置 | |
WO2008043223A1 (fr) | Procédé de multiplication pour vitesse de paquet de données tout optique ultra-rapide à auto-adaptation du type compatible multidébit de données | |
CN102263594B (zh) | 在光网络单元以rs232和rs485两种通讯模式实现信息交互的方法 | |
CN106549706A (zh) | 一种电口模块 | |
Wang et al. | A holistic modeling and analysis of optical–electrical interfaces for inter/intra-chip interconnects | |
CN101150307A (zh) | 一种数控十路精密延时器 | |
CN101547054B (zh) | 基于可编程器件的并行光互连系统的数据接收装置和数据处理方法 | |
CN208924260U (zh) | 一种mdi-qkd网络通信系统 | |
CN103248578A (zh) | 一种面向胖树型拓扑结构的8×8光交换阵列 | |
CN103200398A (zh) | 多通道光汇聚视频传输器 | |
CN101179337B (zh) | 一种单环结构串口调制解调器信号转发的方法 | |
CN107579797B (zh) | 一种多速率sdh光接口复用电路、fpga芯片及设备 | |
CN1595845A (zh) | 一种40g光传输系统误码率检测方法和装置 | |
CN102970078A (zh) | 一种光纤网络系统及采用该系统进行异步通信数据传输的方法 | |
CN100521656C (zh) | 基于地址控制的光选路装置 | |
CN101882962A (zh) | 光传输设备及光传输方法 | |
CN209028205U (zh) | 一种声呐水下多通道高速低延时数据传输装置 | |
CN201360259Y (zh) | 1550/1550nm单波长单纤双向组件 | |
CN202103684U (zh) | 实现stm-64帧同步的数字电路 | |
CN201142686Y (zh) | 一种串口光纤调制解调器 | |
CN107561651B (zh) | 一种可切换通路的光波导通信装置 | |
Sun et al. | Design of ethernet-VLC data conversion system based on FPGA |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Open date: 20080326 |