CN101128981A - 使用低密度奇偶校验矩阵的编码和解码方法 - Google Patents

使用低密度奇偶校验矩阵的编码和解码方法 Download PDF

Info

Publication number
CN101128981A
CN101128981A CNA2005800270512A CN200580027051A CN101128981A CN 101128981 A CN101128981 A CN 101128981A CN A2005800270512 A CNA2005800270512 A CN A2005800270512A CN 200580027051 A CN200580027051 A CN 200580027051A CN 101128981 A CN101128981 A CN 101128981A
Authority
CN
China
Prior art keywords
row
parity check
weight
check matrix
submatrixs
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005800270512A
Other languages
English (en)
Other versions
CN101128981B (zh
Inventor
吴旼锡
丁奎赫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Electronics Inc
Original Assignee
LG Electronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Electronics Inc filed Critical LG Electronics Inc
Publication of CN101128981A publication Critical patent/CN101128981A/zh
Application granted granted Critical
Publication of CN101128981B publication Critical patent/CN101128981B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/118—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure
    • H03M13/1185—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure wherein the parity-check matrix comprises a part with a double-diagonal
    • H03M13/1188—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure wherein the parity-check matrix comprises a part with a double-diagonal wherein in the part with the double-diagonal at least one column has an odd column weight equal or greater than three
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/033—Theoretical methods to calculate these checking codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/118—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure
    • H03M13/1185—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure wherein the parity-check matrix comprises a part with a double-diagonal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
    • H03M13/618—Shortening and extension of codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/635—Error control coding in combination with rate matching
    • H03M13/6362—Error control coding in combination with rate matching by puncturing
    • H03M13/6368—Error control coding in combination with rate matching by puncturing using rate compatible puncturing or complementary puncturing
    • H03M13/6393—Rate compatible low-density parity check [LDPC] codes

Landscapes

  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)

Abstract

公开了一种使用LDPC码编码和解码的方法，通过其可以增强编码和解码性能，并且其可以有效地适用于采用可变数据速率的通信系统。在使用奇偶校验矩阵H编码或者解码输入数据方面，本发明的特征在于该奇偶校验矩阵H具有H＝[Hd|Hp]的结构(H是(n－k)×n维，k是输入数据的比特数，并且n是代码字的比特数)，其中该奇偶校验矩阵H包括具有列权重wc的第一部分，和具有列权重wc+wa(wa、wc≠0)的第二部分。

Description

使用低密度奇偶校验矩阵的编码和解码方法
技术领域
本发明涉及编码和解码的方法，特别涉及使用低密度奇偶校验(在下文中简写为LDPC)码的编码和解码的方法。虽然本发明适用于宽的应用范围，其尤其适用于使用LDPC码增强编码方法的性能，且适合应用于采用可变数据速率的通信系统。
背景技术
通常地，编码是不管由信号失真、信号损失等等所引起的误差，当发送侧经由通信信道发送数据时，发送侧对于接收侧执行数据处理以恢复原始数据的处理过程。并且，解码是接收侧将编码的发送数据恢复为原始数据的处理过程。
近来，很多的注意力放在使用LPDC码的编码方法上。该LDPC码是具有低密度的线性块码，因为奇偶校验矩阵H的大部分元素是零，该LDPC码是由加拉格(Gallager)在1962年提出的。由于技术困难，在当时很难实现其是非常复杂的LDPC码。但是，该LDPC码被在1995年被重新考虑，使得其优越性能被验证。因此，进行了许多的努力去研究和开发LPDC码。(引用：[1]Robert G.Gallager，“Low-DensityParity-Check Codes”，MIT印刷，1963年9月15日。[2]D.J.C.Mackay，Good error-correcting codes based on very sparse matrices(基于非常稀疏的矩阵的好的纠错码)，IEEE trans.Inform.theory，IT-45，pp.399-431(1999))。
该LDPC码的奇偶校验矩阵是包括“0”和“1”的二进制矩阵。由于LDPC码的奇偶校验矩阵的“1”的数目是非常少的，在大规模矩阵的情况下，允许经由重复解码来解码LDPC的奇偶校验矩阵。如果矩阵规模是非常大的，该LDPC码的奇偶校验矩阵示出接近于类似turbo码的香农(Shannon)的信道容量限制的性能。
该LDPC码可以通过(n-k)×n维的奇偶校验矩阵H来解释。并且，对应于奇偶校验矩阵H的生成矩阵G可以通过等式1找到。
[等式1]
H·G＝0
在使用LDPC码的编码/解码方法中，发送侧通过等式2使用具有等式1与奇偶校验矩阵H关系式的生成矩阵G来编码输入数据。
[等式2]
c＝G·u，这里“c”是代码字，并且“u”是数据帧。
但是，现在通常使用利用奇偶校验矩阵H，而不是利用生成矩阵G的输入数据编码方法。因此，如以上解释所述，在利用LDPC码的编码/解码方法中，该奇偶校验矩阵H是最重要的因素。由于奇偶校验矩阵H具有极大的规模，对于相应的编码和解码过程需要的许多的操作。并且，奇偶校验矩阵H的实现是非常复杂的。此外，该奇偶校验矩阵H需要很大的存储空间。
在将许多的权重增加给包括“0”和“1”(即，增加“1”的数目)的二进制矩阵的奇偶校验矩阵H的过程中，更多的变量被增加给奇偶校验等式。因此，在使用LDPC码的编码和解码方法中可以示出更好的性能。
但是，如果更多的权重被增加给奇偶校验矩阵H，可以从整个奇偶校验矩阵中产生4圈(4-cycle)或者6圈(6-cycle)。因此，使用LDPC码的编码和解码方法的性能可能被恶化。
此外，移动通信系统、无线因特网系统等等按照信道状态或者要传送的数据量经常地采用可变数据速率。但是，使用LDPC的相关技术编码方法难以适用于采用可变数据速率的系统。
发明内容
因此，本发明提出了一种使用低密度奇偶校验(LDPC)码编码和解码的方法，其基本上消除了一个或多个由于相关技术的限制和缺点的问题。
本发明的一个目的是提供一种使用LDPC码的编码和解码的方法，通过其可以增强编码和解码性能。
本发明的另一个目的是提供一种使用LDPC码编码和解码的方法，其可以有效地应用于采用可变数据速率的通信系统。
本发明的附加的特点和优点将在随后的描述中阐述，并且从该描述中在某种程度上将是显而易见的，或者可以通过实践本发明获悉。通过尤其在著述的说明书及其权利要求以及所附的附图中指出的结构，可以实现和获得本发明的目的和其它的优点。
为了实现这些和其它的优点，以及按照本发明的目的，如在此处实施和广泛地描述的，在使用奇偶校验矩阵H编码或者解码输入数据方面，一种按照本发明的使用LDPC(低密度奇偶校验)码编码或者解码的方法，其特征在于：该奇偶校验矩阵H具有H＝[Hd|Hp]的结构(Hd是(n-k)×k维，Hp是(n-k)×(n-k)维，k是输入数据的比特数，并且n是代码字的比特数)，其中Hd包括具有列权重wc的第一部分，和具有列权重wc+wa(wa、wc≠0)的第二部分。
为了进一步实现这些和其它的优点，以及按照本发明的目的，在使用奇偶校验矩阵H编码或者解码输入数据方面，一种使用LDPC(低密度奇偶校验)码编码或者解码的方法，其特征在于：该奇偶校验矩阵具有H＝[Hd|Hp](H是(n-k)×k维，k是输入数据的比特数，并且n是代码字比特数)的结构，其中该奇偶校验矩阵H包括具有列权重wc的第一部分，和具有列权重wc+wa(wa、wc≠0)的第二部分。
优选的，如果奇偶校验矩阵H包括具有(n-k)×(n-k)/m维的多个第二子矩阵，则具有列权重wc+wa的第二部分包括在多个第二子矩阵的至少一个中。
优选的，如果奇偶校验矩阵H包括具有(n-k)×(n-k)/m维的多个第二子矩阵，具有列权重wc+wa的第二部分配置多个第二子矩阵每个的一部分。
进一步优选的，具有列权重wc+wa的第二部分对应于多个第二子矩阵的至少一个的规定的列，或者对应于多个第二子矩阵的至少一个的整列。
进一步优选的，具有列权重wc+wa的第二部分对应于多个第二子矩阵每个的规定的列。
进一步优选的，如果奇偶校验矩阵H包括具有(n-k)/m×(n-k)/m维的多个第一子矩阵，在具有列权重wc的第一部分中的多个第一子矩阵每个的行权重和列权重具有预定的规律性。进一步优选的，在具有列权重wc的第一部分中的多个第一子矩阵的每个的行权重和列权重是0或者1。
优选的，整个Hd的任意二个行在至少二个列上不同时具有1。进一步优选的，所有使从整个Hd的任意三行中选择出来的二行在相同的列上具有1的组合的情况等于或者小于预置的临界值(Cmax)。
优选的，整个奇偶校验矩阵H的二个随机行在至少二个行上不同时具有1。进一步优选的，所有使从奇偶校验矩阵H的三个随机行中选择出来的二行在相同的列上具有1的组合的情况等于或者小于预置的临界值(Cmax)。
应该理解，上文的概述和下面的详细说明是示例性和说明性的，并且作为权利要求意欲对本发明提供进一步的说明。
附图说明
该伴随的附图被包括以提供对本发明进一步的理解，并且被结合进和构成本说明书的一部分，其举例说明本发明的实施例，并且与该说明书一起可以起解释本发明原理的作用。
在附图中：
图1是解释本发明的一个优选实施例的通信系统的方框图；
图2是一个示例的用于解释H＝[Hd|Hp]关系式的示意图；
图3是一个示例的双对角线矩阵的示意图；
图4是大体上使用奇偶校验矩阵H实现编码过程的编码器的方框图；
图5是用于解释按照本发明的奇偶校验矩阵结构的示意图；
图6是用于解释按照本发明一个优选实施例情况的示意图，具有列权重wc+wa的部分被包括在多个第二子矩阵之中的一个第二子矩阵中；
图7是用于解释按照本发明一个优选实施例情况的示意图，具有列权重wc+wa的部分被包括在多个第二子矩阵的每个中；
图8是一个用于解释情况示例的示意图，所有组合使从奇偶校验矩阵H的三个随机行中选择出来的二行分别地在相同的点上具有“1”；
图9是作为由奇偶校验矩阵H的不同表示的两部图(bipartitegraph)；
图10是一个情况示例的示意图，奇偶校验矩阵H的二行同时地在二个点上分别地具有“1”；
图11和图12是用于解释在本发明的一个优选实施例中降低奇偶位结构的示意图；
图13和图14是用于解释在本发明的一个优选实施例中降低系统位的情况的示意图；
图15是用于解释在本发明的一个优选实施例中降低奇偶校验和系统位情况的示意图；和
图16A和图16B是用于按照本发明的生成奇偶校验矩阵H过程的流程图。
具体实施方式
现在将详细地介绍按照本发明的优选实施例的使用LDPC(低密度奇偶校验)码编码和解码的方法，其中例子是在伴随的附图中举例说明的。
图1是解释本发明一个优选实施例的通信系统的方框图，其中本发明的技术特点适用于例如无线通信系统。
参考图1，发射机10和接收机30使用无线信道20作为介质互相通信。在发射机10中，从数据源11输出的k比特源数据u在LDPC编码模块13中通过LDPC编码被转换为n比特代码字c。由调制模块15无线调制的该代码字c被经由天线17传送，并且然后由接收机30的另一个天线31接收。在接收机30中，原始数据被经由与发射机10相反的处理过程恢复。即，源数据u可以最后通过解调模块33的解调和LDPC解码模块35的解码来获得。
以上解释的数据传送/接收过程是在用于解释本发明的特点需要的最小范围内描述的。因此，对于那些本领域普通技术人员来说相应的过程需要更多的用于数据传输/接收的步骤是显而易见的。
在等式1中，第一奇偶校验矩阵H可以由H＝[Hd|Hp](Hd是(n-k)×k维，Hp是(n-k)×(n-k)维)来表示。图2是一个示例的用于解释H＝[Hd|Hp]关系式的示意图。该“k”是输入给LDPC编码模块13的源数据的长度(比特单位)，并且“n”指的是编码的代码字c的长度(比特单位)。
通过等式1和H＝[Hd|Hp]的关系式，可以知道， G = [ I | ( H p - 1 H d ) t ] t . 因此，该LDPC编码模块13以通过等式2将输入数据u乘以“ G = [ I | ( H p - 1 H d ) t ] t ”的方式执行编码。因此，等式2可以由等式4替换。尤其是，k比特输入源数据S1×k被通过等式2编码为n比特代码字x1×k。代码字x具有x＝[sp]＝[s0，s1，...，sk-1，p0，p1，...，pm-1]的结构，这里(p0，p1，...，pm-1)是奇偶校验位，并且(s0，s1，...，sk-1)是系统位(systematicbits)。
[公式3]
c = [ I | ( H p - 1 H d ) t ] t · u
但是，使用生成矩阵G的该编码方案是非常复杂的。为了降低上述的复杂度，优选的，输入的源数据被使用奇偶校验矩阵H直接编码。即，由于x＝[s p]，如果使用H·x＝0的特征，则H·x＝H·[s p]＝0。从该等式中，可以获得奇偶校验位p以最终发现代码字x＝[sp]。
优选的，(n-k)×(n-k)维的双对角线矩阵可以被用作Hp。该双对角线矩阵指的是其中主对角线和直接在主对角线下方或者上方的对角线点被设置为“1”，并且其中其余点被分别地设置为零的矩阵。并且，图3示出一个示例的帮助理解双对角线矩阵的示意图。
图4是大体上使用奇偶校验矩阵H实现编码过程的编码器的方框图。
参考图4，输入数据u通过Hd部分和Hp -1部分编码为编码的代码字c。在图4示出的Hp -1部分是大体上在将双对角线矩阵作为Hp使用时实现Hp -1的结构的例子。
本发明的特征在于具有[Hd|Hp]结构的奇偶校验矩阵H，并且在于配置奇偶校验矩阵H的Hd的数据结构。按照本发明的Hd的特征大体上在以下的说明书中解释。在以下的说明书中解释的按照本发明的Hd的特点可以以同样的方式适用于整个奇偶校验矩阵H。
该Hd的特征在于在列和行的权重方面具有预定的规律性。该规律性可以以下面的方式获得。首先，Hd被分成具有(n-k)×(n-k)维的r/(1-r)矩阵H(i) d，[这里r＝k/n，并且i＝1，2，...，r/(1-r)]，随机H(i) d被分成具有(n-k)/m×(n-k)/m维的m×m子矩阵，并且配置Hd的第一随机子矩阵的行或者列权重被设置为1。此外，该Hd被配置为使得该奇偶校验矩阵H的任意随机的二行在至少二个点上不同时地具有1。优选的，配置去包括在奇偶校验矩阵H中包括的随机的“1”的6圈的数目被设置小于预置的临界值(Cmax)。
尤其是，该Hd按照编码率(r＝k/n)可以包括至少一个H(i) d，[这里i＝1，2，...，r/(1-r)]。该编码率r是源数据长度k与编码数据长度n的比，并且通常使用r＝1/2、2/3、3/4、4/5等等。该H(i) d是一个具有(n-k)×(n-k)维的矩阵，并且具有Hd＝[H(1) d |H(2) d|...|H(r/(1-r)) d]的关系式。在每个H(i) d包括具有(n-k)/m×(n-k)/m维的m×m子矩阵的情况下，其能够以将配置Hd的随机子矩阵的行或者列权重设置为1的方式对整个Hd的行和列权重给出规律性。该“m”是一个正整数，并且对应于该Hd的分辨因子(resolution factor)。优选的，该“m”是从提供最好性能的4～12中选择出来的。
图5是用于解释按照本发明的奇偶校验矩阵结构的示意图。
参考图5，奇偶校验矩阵H具有[Hd|Hp]的结构，并且Hd具有Hd＝[H(1) d|H(2) d|H(3) d|H(4) d|]的结构。在图5的例子中，在m＝5的情况下，每个H(i) d包括25(5×5)个第一子矩阵。每个第一子矩阵的行或者列权重是1的事实指的是“1”存在于每个第一子矩阵的随机行或者列之中，并且随机行或者列的其余值分别地是零。优选的，该“m”是从4～12中选择出来的以提供最好的性能。
可选择的，配置Hd的第一随机子矩阵的行或者列权重可以是0或者1。即，配置H(i) d的第一子矩阵的一些可以分别地具有0或者1的行或者列权重。在这种情况下，优选的，对于存在的随机H(i) d具有0的行或者列权重的子矩阵沿着H(i) d的行或者列的方向具有相同的数目。
优选的，(n-k)×(n-k)维的双对角线矩阵被用作Hp。该双对角线矩阵指的是其中主对角线和直接在主对角线下方或者上方的对角线点被设置为“1”，并且其中该其余的点被分别地设置为零的矩阵。
在以上的描述中，其解释配置Hd的行或者列权重是0或者1。但是，在整个奇偶校验矩阵H包括具有(n-k)/m×(n-k)/m维的多个第一子矩阵的情况下，第一子矩阵的任意一个的行或者列权重被设置为1是可能的。即，对于配置奇偶校验矩阵H的Hd，配置Hd的第一子矩阵的行或者列权重是0或者1，或者对于整个奇偶校验矩阵H，配置整个奇偶校验矩阵H的第一子矩阵的行或者列权重是0或者1。
按照本发明的另一个优选实施例，该Hd可以包括具有列权重wc的一个部分和具有列权重wc+wa的另一个部分(wc或者wa是非零的常数)。即，总计wa的列权重被另外地部分地增加给Hd。没有增加给其的wa部分可以继续保持前述的规律性。优选的，该Hd的大部分具有列权重wc，并且该Hd部分地具有大于wc的列权重wc+wa。优选的，该wa可以选择在wc的10-110％的范围内。
同时，在Hd被分成具有(n-k)×(n-k)/m维的多个第二子矩阵的情况下，具有列权重wc+wa的部分可以包括在多个第二子矩阵的至少一个中，或者可以部分地配置多个第二子矩阵的每个。
图6是用于解释按照本发明一个优选实施例情况的示意图，具有列权重wc+wa的部分被包括在多个第二子矩阵之中的一个第二子矩阵中。
参考图6，Hd包括八个具有(n-k)×(n-k)/m维的第二子矩阵，并且第二子矩阵的每个包括四个具有(n-k)/m×(n-k)/m维的第一子矩阵。如在先前的描述中提及的，由于第一子矩阵的列权重彼此相等为1，第二子矩阵的列权重彼此相等为wc＝4。但是，通过将wa增加给由阴影部分表示的最初的第二子矩阵的列权重，最初的第二子矩阵的相应的列权重大于另一个第二子矩阵。在图6中，最初的第二子矩阵在列权重方面被做成比另一个第二子矩阵更大。但是，将wa增加给另一个第二子矩阵以及增加给最初的第二子矩阵也是可能的。此外，有可能将wa增加给一个第二子矩阵的一部分，以及增加给相应的第二子矩阵的整个部分。此外，具有列权重wc+wa的部分可以包括在多个第二子矩阵的至少二个中。例如，其能够同时地将列权重wa增加给最初的第二子矩阵的整个部分，和其次的第二子矩阵的一部分。
使用LDPC码的解码方法被按照在配置奇偶校验矩阵H的行之间的信道状态以重复交换概率信息判断的方式执行。如果奇偶校验矩阵H的一部分列权重被做成比另一部分更大，在解码过程中的会聚速度被加快以提高解码性能。
图7是用于解释按照本发明一个优选实施例情况的示意图，具有列权重wc+wa的部分被包括在多个第二子矩阵的每个中。
参考图7，wa被增加给多个第二子矩阵每个的一部分(阴影部分)，以使一个列权重比多个第二子矩阵每个的另一部分更大。在这种情况下，优选的，该增加的列权重被做成等于wc，使得具有增加于此的wa的部分是两倍于另一个没有增加wa的部分。类似于图7的配置，该Hd对采用可变数据速率的系统简化其应用。
优选的，6圈(6-cycles)的数目等于或者小于预置的临界值(Cmax)，6圈的每个包括在配置以具有以上特征的Ha的奇偶校验矩阵H中包括的任意的1，并且该奇偶校验矩阵H的任意二个随机的行在二个列上不同时地具有1。即使在奇偶校验矩阵H中存在6圈，优选的，该临界值Cmax被确定是在可以使用奇偶校验矩阵H避免编码和解码的性能退化的范围内。进一步优选的，该临界值Cmax通过测量和比较由于存在于奇偶校验矩阵H中的6圈的降低而造成的性能增强结果，和为共同地降低6圈所必需的计算负荷被确定在合理的范围内。作为模拟的结果，可以在10-500之间的临界值Cmax的范围内获得令人满意的性能。并且，在10-100的范围内较好的性能是期望的。但是，该临界值Cmax不局限于以上所述的范围。
图8示出一个示例的情况，所有组合使从奇偶校验矩阵H的三个随机行中选择出来的二行分别地在相同的点上具有“1”。换句话说，所有组合使从第i个、第j个和第K个行中选择出来的二行，即，第i个和第j个行、第j个和第K个行，或者第K个和第i个行在相同的点上具有“1”。在图8中，如果圆圈闭合的六个点是连接的，形成一圈。并且，这圈被称作6圈。图9是作为奇偶校验矩阵H的不同的表示的两部图，其指的是6行9列奇偶校验矩阵。由图9中的粗线表示的部分配置6圈。因此，6圈(其每个被配置包括在奇偶校验矩阵H中包括的任意的1)的数目等于或者小于预置的临界值(Cmax)的情况指的是，包括任意的1的6圈通过将包括在奇偶校验矩阵H的任意的1作为参考等于或者小于临界值(Cmax)。
图10示出一个示例的情况，该奇偶校验矩阵H的二行在二列上同时地具有“1”。
参考图10，由第i个行的二个闭合的圆圈表示的二个点和由第j个行的二个闭合的圆圈表示的二个点被设置为“1”。奇偶校验矩阵H应该避免在图10中示出的情况，以允许使用LDPC码的编码或者解码方法去提供良好性能。该奇偶校验矩阵H的二行的二个点同时地具有“1”的情况被称作4圈。因此，该奇偶校验矩阵H的任何二个随机行在至少二个点上不同时地具有“1”的事实指的是，没有整体经由奇偶校验矩阵H形成4圈。
如在先前的描述中提及的，使用LDPC码的编码方法被按照在配置奇偶校验矩阵H的行之间的信道状态以重复交换概率信息判断的方式执行。在不能满足有关4和6圈条件的奇偶校验矩阵H中，由于每行的概率信息被传送给另一行一次，然后返回不充分的重复，不能期望良好的性能。
在编码和解码的过程中使用具有本发明技术特征的奇偶校验矩阵H的情况下，如果编码率是按照信道状态等等来变化，通过减少或者增加第一子矩阵，尽管改变了奇偶校验矩阵H的大小，但该奇偶校验矩阵H的特征被维持。因此，该奇偶校验矩阵H便于适用于采用可变编码率的系统。
在降低奇偶校验位的情况下，如图11所示，第一随机子矩阵是由第一子矩阵单元在列方向从配置Hp的第一子矩阵中减少的，并且第一随机子矩阵是由第一子矩阵单元在行方向从配置Hd和Hp的第一子矩阵中减少的。在图11中的阴影部分是被减少的部分。
图12是一个用于解释仅仅通过删除子矩阵(1，4)、(2，1)、(2，2)、(2，3)和(2，4)以第一子矩阵(1，1)，(1，2)和(1，3)配置奇偶校验矩阵H，以减少用于基本上以八个第一子矩阵配置的奇偶校验矩阵H的奇偶校验位例子的示意图。
参考图12，第一子矩阵(1，1)和(1，2)配置Hd，并且子矩阵(1，3)配置Hp，从而编码率r＝2/3。在图11中，通过删除第一子矩阵(1，3)、(2，1)、(2，2)、(2，3)和(2，4)，其也能够减少奇偶校验位。由于配置Hd的第一子矩阵的每行或者列权重是0或者1，在删除几个第一子矩阵之后，其能够使Hd保持基本特征，即，其余矩阵的任意行和列的权重是0或者1。
[表1]
  编码率(R)   Ncw(位)   Ninfo(位)   Nparity(位)
  R＝4/5   1440   1152   288
  R＝3/4   1536   1152   384
  R＝2/3   1728   1152   576
  R＝1/2   2304   1152   1152
  R＝1/3   3456   1152   2304
表1示出一个通过改变奇偶校验位Nparity来改变编码率R的例子。即，如图11和图12所示，如果该奇偶校验矩阵H的第一子矩阵的一些被删除，其能够减少奇偶校验位Nparity以相应地提高编码率R。
在减少系统位的情况下，如图13所示，第一子矩阵被在列方向由第一子矩阵单元从配置该Hd的整个第一子矩阵中随机地删除。在图13中的阴影部分将被删除。
图14是用于解释删除第一子矩阵(1，1)和(2，1)以减少用于基本上以八个第一子矩阵配置的奇偶校验矩阵H的系统位情况的示意图。
参考图14，系统位可以通过删除第一子矩阵(1，2)和(2，2)而不是删除第一子矩阵(1，1)和(2，1)来减少。
[表2]
  编码率(R)   Ncw(位)   Ninfo(位)   Nparity(位)
  R＝4/5   1920   1536   384
  R＝3/4   1536   1152   384
  R＝2/3   1152   768   384
  R＝1/2   768   384   384
  R＝1/3   576   192   384
表2示出一个通过改变系统位Ninfo来改变编码率R的例子。即，如图13和图14所示，如果该奇偶校验矩阵H的第一子矩阵的一些被删除，其能够增加系统位Ninfo以相应地提高编码率R。
在同时地减少奇偶校验位和系统位两者的情况下，如图15所示，第一子矩阵被在列和行方向由第一子矩阵单元从配置该Hp和Hd的整个第一子矩阵中随机地删除。在图15中的阴影部分将被删除。
图16A和图16B是用于按照本发明的生成奇偶校验矩阵H过程的流程图。在下面解释的方法仅仅是示例的，并且具有前述的特点的奇偶校验矩阵H可以以不同的方法产生。
参考图16A和图16B，“i”是奇偶校验矩阵H的任意行的标志(index)，“j”是奇偶校验矩阵X的任意列的标志，“k”是wa被增加给其的列的标志，和Cw表示任意列j或者k的当前权重数目。
首先，权重开始被增加给没有权重(Cw＝0)的第一列(j＝1)(S17，S18)。在这种情况下，该权重增加指的是一个对应于任意列的任意行的元素被设置为“1”。
权重被临时地增加给第一列的任意的第i个候选行(S19)。该临时的权重增加指的是，增加给相应的行的权重不是最后的，而是可以通过后续的步骤改变的。随后，如果奇偶校验矩阵H被配置为具有(n-k)/m×(n-k)/m维的多个第一子矩阵，其检查是否在第j个列的第i个行属于的行或者列中存在具有权重等于或者大于2的行或者列(S20)。如果在第j个列的第i个行属于的子矩阵的行或者行中存在具有权重等于或者大于2的行或者列，则权重不增加给该第i个行，而是增加给不同的行(S19)，并且执行下一个步骤。如果在第j个列的第i个行属于的子矩阵的行或者行中不存在具有权重等于或者大于2的行或者列，其判断是否在整个奇偶校验矩阵H中存在4圈(S21)。
4圈指的是奇偶校验矩阵H的两个随机行同时地在二个点上分别地具有“1”的情况。即，“在整个奇偶校验矩阵H不存在配置4圈的情况”指的是，奇偶校验矩阵H的任意二个随机行不同时地在二个点上分别地具有“1”。
如果按照判定是否在整个奇偶校验矩阵H中存在4圈，存在4圈(S21)，则权重不增加给第i个行，而是增加给另一行(S19)，并且然后执行下一个步骤。如果不存在4圈，其判断是否在整个奇偶校验矩阵H中存在配置去包括第i行的“1”的6圈(S22)。
作为判断是否在整个奇偶校验矩阵H中存在配置去包括第i行的“1”的6圈的结果，如果6圈不存在，则权重被最终地增加给第i个行。如果存在6圈，其判断是否6圈(其每个被配置包括第i行的“1”)的数目超过预置的临界值Cmax(S23)。如果6圈数目不超过预置的临界值Cmax，则权重被最终地增加给第i行(S24)。如果6圈数目超过预置的临界值Cmax，则权重不增加给第i行，而是增加给另一行(S19)，并且然后执行下一个步骤。
一旦该权重被最终地增加给第i行(S24)，则第j个列的当前权重数目Cw递增1(S25)。然后，其判断是否第j列的当前权重数目等于wc(S28)。如果第j列的当前权重数目等于wc，则增加给第j列的权重被终止。并且，其判断是否j等于代码字长度(S27)。如果第j列的当前权重数目不等于wc，其返回到步骤S19以临时地将权重增加给第j列的不同的行，并且继续执行相应的后续步骤。
如果j等于代码字长度，增加列权重wa的步骤被启动。权重被临时地增加给wa将增加给其的第一列的第一随机候选行(S30)。并且，其判断是否在整个奇偶校验矩阵H中存在4圈(S31)。
作为判断是否在整个奇偶校验矩阵H存在4圈的结果，如果存在4圈，则权重不增加给第i行，而是增加给另一行(S30)，并且然后执行后续的步骤。如果4圈不存在，则权重被最终地增加给第i行(S32)。一旦该权重最终被增加给第i行(S32)，第K列的当前权重数目Cw递增1(S33)。并且，其判断是否第k列的当前权重数目等于(wc+wa)(S34)。如果第k列的当前权重数目等于(wc+wa)，则增加给第k列的权重被终止。此外，其判断是否k等于列权重k将另外地增加给其的列的最终数目K(S35)。如果第K列的当前权重数目不等于(wc+wa)，其返回到步骤S30。权重被临时地增加给第K列的不同的行，并且然后继续执行下一个步骤。
如果k等于列权重k将另外地增加给其的列的最终数目K，这指的是增加给整个奇偶校验矩阵H的权重被终止。因此，该奇偶校验矩阵H可以最后按照迄今为止的权重增加结果产生(S37)。
如果k不等于列权重k将另外地增加给其的列的最终数目K，这指的是仍然存在权重wa没有增加给其的列。因此，通过对k加1(S36)，从步骤S30权重被以以上所述的方式增加给下一列。
为了使具有列权重wc+wa的部分被部分地包括在多个第二子矩阵的每个中，在步骤S36，k可以递增1，或者递增对应于第二子矩阵的列数目的(n-k)/m。即，在这种情况下，K变为对应于具有包括在第二子矩阵每个中列权重wc+wa部分列的总数。
为了生成包括具有行或者列权重0的子矩阵的奇偶校验矩阵H，在通过图16A和图16B示出的步骤生成的奇偶校验矩阵H中，几个子矩阵的行和列权重被设置为0。
如在先前的说明书中提到的，整个奇偶校验矩阵H能以在上面所述的方式产生。作为选择，在具有[Hd|Hp]结构的奇偶校验矩阵H中，该Hd被按照以上解释的步骤产生，并且可以使用具有固定形式的Hp。优选的，(n-k)×(n-k)维的双对角线矩阵被用作Hp。
在图1中，接收机30接收以使用等式4解码以上述方式编码的数据。
[等式4]
H·c＝0
即，如果“0”是从编码的数据c乘以奇偶校验矩阵H中产生的，这指的是不存在传输误差。如果“0”不是从编码的数据c乘以奇偶校验矩阵H中产生的，这指的是存在传输误差。因此，源数据可以被相应地分离。
应该理解，本发明的技术的精神和范围可通过CPU(控制处理单元)扩展到可读的记录介质，诸如CD-ROM、软盘、计算机内存、移动通信终端内存等等。在这种情况下，具有该特征的H或者Hd的数据结构，和用于生成具有该特点的H或者Hd的程序被记录在该记录介质中。
按照由计算机用于使用LDPC码来编码和解码方法可读的记录介质，使用LDPC码的编码和解码方法的性能可以被提高。并且本发明的编码和解码方法可方便地适用于使用可变数据速率的通信系统。
工业实用性
因此，本发明的使用LDPC码的编码和解码方法可适用于诸如移动通信系统、便携式因特网系统等等的通信系统。
虽然已经在此处参考其优选实施例描述和示例说明了本发明，对于那些本领域技术人员来说显而易见，不脱离本发明的精神和范围，可以在其中进行各种各样的修改和变化。因此，本发明意欲覆盖其归入所附的权利要求和其等效范围之内的本发明的改进和变化。

Claims (23)

1.在使用奇偶校验矩阵H编码或者解码输入数据中，一种使用LDPC(低密度奇偶校验)码编码或解码的方法，该方法的特征在于：该奇偶校验矩阵H具有H＝[Hd|Hp]的结构(Hd是(n-k)×k维，Hp是(n-k)×(n-k)维，k是输入数据的比特数，并且n是代码字的比特数)，
其中该Hd包括具有列权重wc的第一部分，和具有列权重wc+wa(wa、wc≠0)的第二部分。
2.根据权利要求1的方法，其中如果Hd包括具有(n-k)×(n-k)/m维的多个第二子矩阵，具有列权重wc+wa的第二部分包括在多个第二子矩阵的至少一个中。
3.根据权利要求1的方法，其中如果Hd包括具有(n-k)×(n-k)/m维的多个第二子矩阵，具有列权重wc+wa的第二部分配置多个第二子矩阵每个的一部分。
4.根据权利要求2的方法，其中具有列权重wc+wa的第二部分对应于多个第二子矩阵的至少一个的列，或者对应于多个第二子矩阵的至少一个的整个列。
5.根据权利要求3的方法，其中具有列权重wc+wa的第二部分对应于多个第二子矩阵的每个的规定的列。
6.根据权利要求1的方法，其中如果奇偶校验矩阵H包括具有(n-k)/m×(n-k)/m维的多个第一子矩阵，则在具有列权重wc的第一部分中多个第一子矩阵的每个的行权重和列权重具有预定的规律性。
7.根据权利要求6的方法，其中在具有列权重wc的第一部分中多个第一子矩阵的每个的行权重和列权重是0或者1。
8.根据权利要求1-7的一个的方法，其中整个Hd的任意二个随机行在至少二个列上不同时具有1。
9.根据权利要求8的方法，其中所有使从整个Hd的三个随机行中选择出来的二行在相同的列上具有1的组合的情况等于或者小于预置的临界值(Cmax)。
10.根据权利要求1-7的一个的方法，其中整个奇偶校验矩阵H的任意二个随机行在至少二个行上不同时具有1。
11.根据权利要求10的方法，其中所有使从奇偶校验矩阵H的三个随机行中选择出来的二行在相同的列上具有1的组合的情况等于或者小于预置的临界值(Cmax)。
12.根据权利要求1的方法，其中该Hp是双对角线矩阵。
13.在使用奇偶校验矩阵H编码或者解码输入数据中，一种使用LDPC(低密度奇偶校验)码编码或者解码的方法，该方法的特征在于：该奇偶校验矩阵H具有H＝[Hd|Hp](H是(n-k)×n维，k是输入数据的比特数，并且n是代码字的比特数)的结构，
其中该奇偶校验矩阵H包括具有列权重wc的第一部分，和具有列权重wc+wa(wa、wc≠0)的第二部分。
14.根据权利要求13的方法，其中如果奇偶校验矩阵H包括具有(n-k)×(n-k)/m维的多个第二子矩阵，则具有列权重wc+wa的第二部分被包括在多个第二子矩阵的至少一个中。
15.根据权利要求13的方法，其中如果奇偶校验矩阵H包括具有(n-k)×(n-k)/m维的多个第二子矩阵，则具有列权重wc+wa的第二部分配置多个第二子矩阵的每个的一部分。
16.根据权利要求14的方法，其中具有列权重wc+wa的第二部分对应于多个第二子矩阵的至少一个的规定的列，或者对应于多个第二子矩阵的至少一个的整个列。
17.根据权利要求15的方法，其中具有列权重wc+wa的第二部分对应于多个第二子矩阵的每个的规定的列。
18.根据权利要求14的方法，其中如果奇偶校验矩阵H包括具有(n-k)/m×(n-k)/m维的多个第一子矩阵，则在具有列权重wc的第一部分中多个第一子矩阵的每个的行权重和列权重具有预定的规律性。
19.根据权利要求18的方法，其中在具有列权重wc的第一部分中多个第一子矩阵的每个的行权重和列权重是0或者1。
20.根据权利要求13-19的一个的方法，其中整个Hd的二个随机行在至少二个列上不同时具有1。
21.根据权利要求20的方法，其中所有使从整个Hd的三个随机行中选择出来的二个行在相同的列上具有1的组合的情况等于或者小于预置的临界值(Cmax)。
22.根据权利要求13-19的一个的方法，其中整个奇偶校验矩阵H的任意二个随机行在至少二个行上不同时具有1。
23.根据权利要求22的方法，其中所有使从奇偶校验矩阵H的三个随机行中选择出来的二个行在相同的列上具有1的组合的情况等于或者小于预置的临界值(Cmax)。
CN2005800270512A 2004-08-09 2005-08-03 使用低密度奇偶校验矩阵的编码和解码方法 Expired - Fee Related CN101128981B (zh)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
KR1020040062575 2004-08-09
KR20040062575 2004-08-09
KR10-2004-0062575 2004-08-09
KR10-2004-0063806 2004-08-13
KR1020040063806 2004-08-13
KR20040063806 2004-08-13
PCT/KR2005/002527 WO2006016751A2 (en) 2004-08-09 2005-08-03 Method of encoding and decoding using low density parity check matrix

Publications (2)

Publication Number Publication Date
CN101128981A true CN101128981A (zh) 2008-02-20
CN101128981B CN101128981B (zh) 2013-03-20

Family

ID=35839672

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005800270512A Expired - Fee Related CN101128981B (zh) 2004-08-09 2005-08-03 使用低密度奇偶校验矩阵的编码和解码方法

Country Status (6)

Country Link
US (1) US7992066B2 (zh)
EP (1) EP1784919A4 (zh)
JP (1) JP4672016B2 (zh)
KR (1) KR101208546B1 (zh)
CN (1) CN101128981B (zh)
WO (1) WO2006016751A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109417392A (zh) * 2016-07-20 2019-03-01 华为技术有限公司 Ldpc码的编解码方法及系统

Families Citing this family (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7607065B2 (en) * 2005-07-27 2009-10-20 Agere Systems Inc. Method and apparatus for block and rate independent decoding of LDPC codes
US8196025B2 (en) * 2005-08-03 2012-06-05 Qualcomm Incorporated Turbo LDPC decoding
JP4601675B2 (ja) * 2006-02-09 2010-12-22 富士通株式会社 Ｌｄｐｃ検査行列生成方法及び検査行列生成器並びに符号再送方法
CN101034892B (zh) * 2006-03-06 2011-11-23 西门子（中国）有限公司 生成ldpc码的方法以及采用该ldpc码的装置
US7802163B2 (en) 2006-07-31 2010-09-21 Agere Systems Inc. Systems and methods for code based error reduction
US7779331B2 (en) 2006-07-31 2010-08-17 Agere Systems Inc. Systems and methods for tri-column code based error reduction
US7801200B2 (en) 2006-07-31 2010-09-21 Agere Systems Inc. Systems and methods for code dependency reduction
US7971125B2 (en) 2007-01-08 2011-06-28 Agere Systems Inc. Systems and methods for prioritizing error correction data
KR100996030B1 (ko) * 2007-03-06 2010-11-22 삼성전자주식회사 통신 시스템에서 신호 송수신 장치 및 방법
JP4688841B2 (ja) * 2007-03-20 2011-05-25 日本放送協会 符号化器及び復号器、並びに送信装置及び受信装置
US8418023B2 (en) 2007-05-01 2013-04-09 The Texas A&M University System Low density parity check decoder for irregular LDPC codes
US8196002B2 (en) 2007-06-01 2012-06-05 Agere Systems Inc. Systems and methods for joint LDPC encoding and decoding
US7930621B2 (en) 2007-06-01 2011-04-19 Agere Systems Inc. Systems and methods for LDPC decoding with post processing
WO2009041979A1 (en) * 2007-09-28 2009-04-02 Agere Systems Inc. Systems and methods for reduced complexity data processing
KR101435681B1 (ko) 2007-11-08 2014-09-02 삼성전자주식회사 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서데이터 송수신 장치 및 방법
US8161348B2 (en) 2008-02-05 2012-04-17 Agere Systems Inc. Systems and methods for low cost LDPC decoding
US8245104B2 (en) 2008-05-02 2012-08-14 Lsi Corporation Systems and methods for queue based data detection and decoding
EP2191569B1 (en) 2008-05-19 2018-11-21 Avago Technologies General IP (Singapore) Pte. Ltd. Systems and methods for mitigating latency in a data detector feedback loop
US8660220B2 (en) 2008-09-05 2014-02-25 Lsi Corporation Reduced frequency data processing using a matched filter set front end
US8245120B2 (en) 2008-09-17 2012-08-14 Lsi Corporation Power reduced queue based data detection and decoding systems and methods for using such
US7990642B2 (en) 2009-04-17 2011-08-02 Lsi Corporation Systems and methods for storage channel testing
US8443267B2 (en) 2009-04-28 2013-05-14 Lsi Corporation Systems and methods for hard decision assisted decoding
US8250434B2 (en) 2009-06-18 2012-08-21 Lsi Corporation Systems and methods for codec usage control during storage pre-read
US8352841B2 (en) 2009-06-24 2013-01-08 Lsi Corporation Systems and methods for out of order Y-sample memory management
US8516352B2 (en) * 2009-07-21 2013-08-20 Ramot At Tel Aviv University Ltd. Compact decoding of punctured block codes
US8516351B2 (en) * 2009-07-21 2013-08-20 Ramot At Tel Aviv University Ltd. Compact decoding of punctured block codes
US8375278B2 (en) * 2009-07-21 2013-02-12 Ramot At Tel Aviv University Ltd. Compact decoding of punctured block codes
US9397699B2 (en) * 2009-07-21 2016-07-19 Ramot At Tel Aviv University Ltd. Compact decoding of punctured codes
US8458553B2 (en) 2009-07-28 2013-06-04 Lsi Corporation Systems and methods for utilizing circulant parity in a data processing system
US8312343B2 (en) 2009-07-28 2012-11-13 Lsi Corporation Systems and methods for re-using decoding parity in a detector circuit
US8321746B2 (en) 2009-07-30 2012-11-27 Lsi Corporation Systems and methods for quasi-cyclic LDPC code production and decoding
US8250431B2 (en) 2009-07-30 2012-08-21 Lsi Corporation Systems and methods for phase dependent data detection in iterative decoding
US8266505B2 (en) 2009-08-12 2012-09-11 Lsi Corporation Systems and methods for retimed virtual data processing
US8176404B2 (en) 2009-09-09 2012-05-08 Lsi Corporation Systems and methods for stepped data retry in a storage system
US8196012B2 (en) * 2009-10-05 2012-06-05 The Hong Kong Polytechnic University Method and system for encoding and decoding low-density-parity-check (LDPC) codes
US8688873B2 (en) 2009-12-31 2014-04-01 Lsi Corporation Systems and methods for monitoring out of order data decoding
US8578253B2 (en) 2010-01-04 2013-11-05 Lsi Corporation Systems and methods for updating detector parameters in a data processing circuit
US8683306B2 (en) 2010-01-04 2014-03-25 Lsi Corporation Systems and methods for data detection including dynamic scaling
US9343082B2 (en) 2010-03-30 2016-05-17 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for detecting head contact
US9219469B2 (en) 2010-09-21 2015-12-22 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for filter constraint estimation
US8508391B1 (en) 2011-01-19 2013-08-13 Marvell International Ltd Code word formatter of shortened non-binary linear error correction code
US8693120B2 (en) 2011-03-17 2014-04-08 Lsi Corporation Systems and methods for sample averaging in data processing
US8854753B2 (en) 2011-03-17 2014-10-07 Lsi Corporation Systems and methods for auto scaling in a data processing system
US8887034B2 (en) 2011-04-15 2014-11-11 Lsi Corporation Systems and methods for short media defect detection
US8879182B2 (en) 2011-07-19 2014-11-04 Lsi Corporation Storage media inter-track interference cancellation
US8830613B2 (en) 2011-07-19 2014-09-09 Lsi Corporation Storage media inter-track interference cancellation
US8854754B2 (en) 2011-08-19 2014-10-07 Lsi Corporation Systems and methods for local iteration adjustment
US9026572B2 (en) 2011-08-29 2015-05-05 Lsi Corporation Systems and methods for anti-causal noise predictive filtering in a data channel
US8850276B2 (en) 2011-09-22 2014-09-30 Lsi Corporation Systems and methods for efficient data shuffling in a data processing system
US8862960B2 (en) 2011-10-10 2014-10-14 Lsi Corporation Systems and methods for parity shared data encoding
US9203434B1 (en) * 2012-03-09 2015-12-01 Western Digital Technologies, Inc. Systems and methods for improved encoding of data in data storage devices
US9043684B2 (en) * 2012-03-22 2015-05-26 Lsi Corporation Systems and methods for variable redundancy data protection
US8972834B2 (en) 2012-08-28 2015-03-03 Hughes Network Systems, Llc System and method for communicating with low density parity check codes
WO2014069464A1 (ja) * 2012-11-05 2014-05-08 三菱電機株式会社 誤り訂正符号化方法および誤り訂正符号化装置
WO2014145217A1 (en) * 2013-03-15 2014-09-18 Hughes Network Systems, Llc Low density parity check (ldpc) encoding and decoding for small terminal applications
US9648361B2 (en) 2013-08-01 2017-05-09 Lg Electronics Inc. Apparatus for transmitting broadcast signals, apparatus for receiving broadcast signals, method for transmitting broadcast signals and method for receiving broadcast signals
US9003257B1 (en) * 2013-09-19 2015-04-07 U-Blox Ag Low density parity check encoder and encoding method
US9804925B1 (en) * 2014-02-25 2017-10-31 Google Inc. Data reconstruction in distributed storage systems
US10176040B2 (en) 2016-04-05 2019-01-08 Micron Technology, Inc. Error correction code (ECC) operations in memory
EP3264610A1 (en) * 2016-06-27 2018-01-03 Alcatel Lucent Forward error correction with variable coding rate
CN111277354B (zh) * 2018-12-04 2023-03-10 华为技术有限公司 低密度奇偶校验ldpc码的编译码方法、相关装置
TWI712269B (zh) * 2020-05-06 2020-12-01 國立交通大學 以低密度奇偶校驗碼作為錯誤更正碼的資料解碼及其傳輸方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2799592B1 (fr) * 1999-10-12 2003-09-26 Thomson Csf Procede de construction et de codage simple et systematique de codes ldpc
WO2002099976A2 (en) * 2001-06-06 2002-12-12 Seagate Technology Llc A method and coding apparatus using low density parity check codes for data storage or data transmission
JP3808769B2 (ja) 2001-12-27 2006-08-16 三菱電機株式会社 Ｌｄｐｃ符号用検査行列生成方法
WO2003073621A1 (fr) * 2002-02-28 2003-09-04 Mitsubishi Denki Kabushiki Kaisha Procede de generation de matrices d'inspection de code ldpc et dispositif de generation de matrices d'inspection
US7058873B2 (en) * 2002-11-07 2006-06-06 Carnegie Mellon University Encoding method using a low density parity check code with a column weight of two
KR100996029B1 (ko) * 2003-04-29 2010-11-22 삼성전자주식회사 저밀도 패리티 검사 코드의 부호화 장치 및 방법
KR100809619B1 (ko) * 2003-08-26 2008-03-05 삼성전자주식회사 이동 통신 시스템에서 블록 저밀도 패러티 검사 부호부호화/복호 장치 및 방법
US7165205B2 (en) 2004-05-14 2007-01-16 Motorola, Inc. Method and apparatus for encoding and decoding data

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109417392A (zh) * 2016-07-20 2019-03-01 华为技术有限公司 Ldpc码的编解码方法及系统
US10868567B2 (en) 2016-07-20 2020-12-15 Huawei Technologies Co., Ltd. Methods and systems for encoding and decoding for LDPC codes

Also Published As

Publication number Publication date
JP4672016B2 (ja) 2011-04-20
WO2006016751A2 (en) 2006-02-16
KR20070058480A (ko) 2007-06-08
EP1784919A4 (en) 2011-08-10
US7992066B2 (en) 2011-08-02
WO2006016751A3 (en) 2007-10-18
US20090164863A1 (en) 2009-06-25
EP1784919A2 (en) 2007-05-16
CN101128981B (zh) 2013-03-20
JP2008509623A (ja) 2008-03-27
KR101208546B1 (ko) 2012-12-05

Similar Documents

Publication Publication Date Title
CN101128981B (zh) 使用低密度奇偶校验矩阵的编码和解码方法
CN101395804B (zh) 使用ldpc码编码和解码的方法
CN100571044C (zh) 用ldpc码的自适应可变码率的编码和解码方法
CN100583650C (zh) 使用ldpc码编码和解码的方法及其装置
KR101445080B1 (ko) 하이브리드 자동 반복 요구 방식을 사용하는 통신 시스템에서 신호 송신 방법 및 장치
US7882414B2 (en) Apparatus and method for transmitting/receiving signal supporting variable coding rate in a communication system
US6948109B2 (en) Low-density parity check forward error correction
CN103329445A (zh) 用于在通信/广播系统中发送和接收数据的设备和方法
US7814403B2 (en) Method of encoding and decoding using low density parity check code
KR20080102902A (ko) 가변 부호화율을 가지는 ｌｄｐｃ 부호 설계 방법, 장치 및그 정보 저장 매체
CN101764620B (zh) 用于使用信道代码解码的装置和方法
US9240806B2 (en) Method of codifying data or generating a block of data based on matrix with a triple diagonal structure
CN101305521B (zh) 使用低密度奇偶校验码编码和解码的方法
WO2006031062A2 (en) Method of encoding and decoding using ldpc code and apparatus thereof
KR20090086744A (ko) Ｌｄｐｃ 코드를 이용한 부호화/복호화 방법 및 그를 위한패리터 검사 행렬
KR20060013197A (ko) Ｌｄｐｃ 코드를 이용한 부호화 방법 및 부호화를 위한컴퓨터로 읽을 수 있는 기록 매체
KR20090095288A (ko) 패리터 검사 행렬 생성 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130320

Termination date: 20170803

CF01 Termination of patent right due to non-payment of annual fee