CN101122865A - 一种使用相变存储器的计算机主板快速挂起和恢复装置 - Google Patents

Abstract

本发明公开了一种使用相变存储器的计算机主板快速挂起和恢复装置，操作系统影像存储于PCM存储器模块中，因为PCM为非易失性，所以挂起后该操作系统影像仍然保留在其中。微处理器在恢复的时候可以不需要把操作系统影像从硬盘中复制到主存储器中而是直接读取保留在PCM存储器模块中的操作系统影像。因此在挂起和恢复的时候，微处理器不需要取出启动ROM中的启动载入程序。视频存储器也可为PCM，在挂起/恢复的时候允许帧缓冲保留在其中，然后可以直接被微处理器寻址。在挂起/恢复的时候因为帧缓冲不需要被重构所以显示可以很快被激活。PCM单元使用可变电阻的晶态和非晶态来存储数据。

Description

一种使用相变存储器的计算机主板快速挂起和恢复装置

技术领域

本发明涉及一种计算机，尤其是指一种使用相变存储器的快速挂起/恢复装置。

背景技术

个人计算机(PC)已经在世界范围内被广泛地应用于商业和家庭。目前流行的PC使用基于X86架构的微处理器并运行如Microsoft Windows或Linux的操作系统。由于X86结构已经比较老，因此对于现代计算机来说，启动程序还远远不够理想。

如何在PC挂起操作后快速地恢复操作开始成为一个特殊的问题。在理想状态来下，挂起/恢复应该比重启PC(通常需要数分钟)要快得多。但不幸的是，硬件工艺和PC软件都不支持快速的挂起/恢复。

图1A表示了一个在先技术的PC。CPU22为一个如X86微处理器的中央处理器。SRAM高速缓存24可为与CPU22集成到同一芯片的指令和数据高速缓存，也可为外部扩展的静态随机存取存储器(SRAM)高速缓存。CPU22从动态随机存取存储器(DRAM)模块30中取出数据和指令，并将数据和指令存储于SRAM高速缓存24中。这些指令可能会通过将视频数据写入一个视频存储器32的帧缓冲区来改变显示器26的图像显示。视频存储器32可为独立的DRAM或图形卡上的视频RAM，也可为DRAM模块30的一部分。

CPU22可直接寻址在局部总线40上的如视频RAM32和DRAM模块30等存储器。其它较慢的存储器和外设通过I/O协处理器28和局部总线40分离开来。I/O协处理器28通过局部总线40接收来自CPU22的命令，并传输这些请求到外设总线42、43来访问外部设备。例如，FLASH存储器36就可以是插入通用串行总线(USB)的一个闪存驱动器，硬盘驱动器34则是通过IDE或SATA总线来访问的。

启动ROM38是一个FLASH只读存储器，它包含了通电后或重新启动以后CPU需要执行的第一个指令。I/O协处理器28通电后会被复位来连接CPU22到启动ROM38，或I/O协处理器28或其它位置的硬件状态机可将启动ROM38中的指令复制到DRAM存储器模块30中给CPU22执行。启动ROM38也可以直接置于局部总线40上，但从启动ROM38中装载可能会降低局部总线40的速度。

在启动过程中，操作系统的OS影像44’从硬盘32复制到DRAM模块30来形成CPU22可以直接存取的OS影像44。由于硬盘驱动器32是数据存储于扇区中的大容量储存设备，所以OS影像44’仅能块寻址，而不能随机寻址。因此OS影像44’必须被复制到DRAM模块30中并被重构以便于CPU22可以直接寻址OS影像44。

在图1B中，PC位于挂起后恢复过程中。当PC挂起后，某些关键状态信息被快速地从DRAM模块30中复制到硬件驱动器34中。例如，OS影像44从DRAM模块30中复制到硬盘驱动器34成为OS影像44’。当PC在挂起时电力断开，易失性存储器就会丢失它们的数据。DRAM模块30上的所有数据包括OS影像44就会丢失，SRAM高速缓存24和视频存储器32也都会丢失，如图1B中的X××标记所示。显示器26不再对用户显示视频存储器32中的帧缓冲影像。

PC在挂起后恢复操作时电力被恢复，DRAM存储器模块30、视频存储器32和SRAM高速缓存24都是空的，或者包含着垃圾数据。恢复程序中的启动指令从启动ROM38通过I/O协处理器28复制到CPU22。这些启动指令包含了一个CPU22执行的启动载入程序来复制更多的数据到DRAM存储器模块30。例如，OS影像44’从硬盘驱动器34中读取出来并被复制到DRAM存储器模块30中来重建OS影像44。OS影像44可以被CPU22执行，允许用户再在PC上运行应用程序。

处理器从启动ROM38中读取启动指令、从硬盘驱动器34中复制OS影像44到DRAM模块30中相对较慢，这样会导致挂起/恢复在体验上并没有即时开启的好。OS影像44的大小可以是非常大，尤其适于带有大量新特性和膨胀的代码的较新的操作系统。

非易失性存储器已经应用了很多年，这种非易失性存储器就算掉电也不会丢失数据。例如启动ROM38就是一个NOR FLASH的非易失性存储器。但是，非易失性存储器例如NAND flash存储器通常用于大容量存储设备而不是随机寻址设备。大容量存储设备因为扇区是512或更多字节作为一个块而同时写入或读取的，所以相对复杂。因为CPU22可能写入单个字节、64或更少的字节，因此大容量的块寻址方法不可取。复杂的直接存储器存取(DMA)在硬件或软件行业中被普遍使用。此外，相对慢的存取速度和总线的载入能力也限制了使用非易失性存储器和增加挂起/恢复的延时。

因此需要一个带有快速挂起/恢复的个人计算机，进而需要一个原生支持快速恢复的PC主板，因此需要一个改进的PC架构。

发明内容

本发明提供了一种改进的个人计算机主板。接下来的描述都是使用本领域普通技术来实现或使用本申请文档和它的要求所述的发明。基于提及的实施方式的可能会因为比本领域的范围内出现各种各样的表象的修改，本处所定义的原则也适用于其它的实施方式。因此，本发明不局限于所述的特定实施方式，而是根据本文所揭示的原则和新颖性保持最一致性的大范围。

发明人认识到PC机的挂起/恢复的性能受局限是因为麻烦地将操作系统影像信息从慢速的硬盘驱动器中复制到易失性主存储器中。如果主存储器为非易失性的，则这种操作系统影像的复制就不需要了，从而挂起/恢复的性能就会得到改善。

一种相变存储器(Phase-Change-Memory，简称PCM)主板，包括：

一主存储器，用于将指令和数据存储于相变存储器，其中，指令和数据在电源被移除主存储器时仍然保留，相变存储器包括大量的PCM单元，每个单元含有：带有晶态(crystalline phase)的混合物(alloy)的第一逻辑状态(first logical state)，和带有非晶态(amorphous phase)的混合物的第二逻辑状态(second logical state)，其中，非晶态混合物的电阻比晶态混合物高；

一处理器，连接至主存储器，用于获取和执行主存储器的指令，并写数据至主存储器；

一视频存储器(video memory)，通过处理器连接写入，用于存储经处理器更新的像素帧缓冲器(frame buffer)，该帧缓冲器包含用于对用户产生可见显示的像素数据；

一高速缓存存储器，连接至处理器，用于存储主存储器的高速存取指令和数据拷贝；

一大容量储存设备，用于存储指令块和数据块，大容量储存设备为块寻址，其中，单一指令不能独立于指令块中的其它指令而被存取；

一输入输出协处理器(I/O coprocessor)，设于大容量存储设备和主存储器之间，用于从大容量存储设备中读取数据块和指令块，并将数据库和指令块写入主存储器中；

一操作系统影像(operating system image)，存储于主存储器的相变存储器中，包含在用户常规操作时用于控制处理器的指令和系统参数；

一挂起/恢复程序(suspend/resume routine)，作为指令存储于主存储器的相变存储器中，在用户挂起操作时，在电源从主存储器断开之前，处理器立即执行挂起/恢复程序；在用户恢复操作时，在主存储器的电源重新恢复后，处理器立即执行挂起/恢复程序；和

一基板(substrate)，用于支持和电连接主存储器、处理器、视频存储器、I/O协处理器；

由此，挂起/恢复程序存储于主存储器的相变存储器中并被执行。

其中，视频存储器包含一大量PCM单元的相变存储器，其中，当视频存储器的电源断开时，帧缓冲器仍被保留，且在挂起/恢复操作后，当电源恢复时，也不会通过处理器被重新生成。

其中，视频存储器包含主存储器中相变存储器的一部分，其中，视频存储器和主存储器为共享相变存储器的一部分。

其中，高速缓存存储器包含静态随机存取存储器(SRAM)；其中，挂起/恢复程序还包括：

一高速缓存禁用指令(cache-disable instruction)，用于在挂起禁用高速缓存存储器；

一高速缓存清理指令(cache-flush instruction)，用于删除存储于高速缓存存储器的指令和数据；

一高速缓存使能命令(cache-enable instruction)，在执行高速缓存清理指令后的恢复操作时，用于使高速缓存存储器能被重新载入自主存储器读取的指令和数据；

由此，高速缓存存储器经过挂起/恢复操作被清理和重新载入，而主存储器在挂起/恢复操作过程中仍保留指令和数据。

其中，高速缓存存储器包含由大量PCM单元组成的相变存储器；其中，挂起操作过程中发生断电时，高速缓存存储器仍保留指令和数据的副本；

由此，缓存存储器在挂起/恢复过程中不被清理。

所述的PCM主板，还包括：

一局部桥接芯片(local bridge chip)，连接于处理器和主存储器之间，用于通过存储器总线从主存储器获取指令，并通过处理器总线将取出的指令发送到处理器，由此，处理器和主存储器通过局部桥接芯片连接在一起。

其中，处理器直接存取主存储器的单独指令和数据，其中，相变存储器为随机寻址。

其中，大量PCM单元中的一个PCM单元包括：

一晶体管选择器(select transistor)，通过门电路(gate)接收字线路(word line)，带有设于位线路(bit line)和单元节点(cell node)之间的一通道；

一混合物电阻(alloy resistor)，由混合物组成，连接于单元节点和阵列电压(array voltage)之间；

其中，当混合物电阻的混合物处于晶态，PCM单元位于第一逻辑状态，混合物电阻为低阻抗(resistance)，可增加通过晶体管选择器的感应电流；

其中，当混合物电阻的混合物处于非晶态，PCM单元位于第二逻辑状态，混合物电阻为高阻抗，可降低通过晶体管选择器的感应电流；

其中高阻抗比低阻抗大，因此感应电流可通过晶态和非晶态的混合物之间转换来实现改变的。

其中，相变存储器还包括：

一连接到位线路的配置电流发生器(set current generator)，用于通过晶体管选择器和混合物电阻经过一配置周期时间(set period of time)来驱动配置电流(set current)，写PCM单元至第一逻辑状态，对应一写数据输入至第一逻辑状态；

一连接到位线路的复位电流发生器(reset current generator)，用于通过晶体管选择器和混合物电阻经过一复位周期时间来驱动复位电流(resetcurrent)，写PCM单元至第二逻辑状态，对应一写数据输入至第二逻辑状态；

一复位计时器(reset timer)，用于判断复位周期时间；和

一配置计时器(set timer)，用于判断配置周期时间；

其中，复位电流为配置电流的两倍以上，配置电流为感应电流的两倍以上；

其中，配置周期时间为复位周期时间的至少两倍以上，因此，PCM单元通过较低电流、持续较长时间周期完成配置，并通过较高电流、持续较短时间周期完成复位。

其中，混合物为熔点高于结晶点的硫属化物玻璃层(chalcogenide glasslayer)。

其中，混合物为锗(Ge)、锑(Sb)和碲(Te)的混合物。

一种非易失性计算机，包括：

处理器装置(processor means)，用于获取和执行指令和写数据；

相变存储器装置(phase-change memory means)，用于存储二进制位的指令和数据，其中每位代表一个比结晶点温度高的硫属化物玻璃层，该硫属化物玻璃层形成一个读取二进制位时改变感应电流的可变电阻(variable resistor)；

其中，可变电阻的晶态代表存储于相变存储器装置中二进制位的第一个二进制逻辑状态，可变电阻的非晶态则代表存储于相变存储器装置中二进制位的第二个二进制逻辑状态。

局部总线控制器装置(local bus controller means)，用于接收来自处理器装置的地址，从存储于来自处理器装置地址的相变存储器装置中获取指令，在处理器装置和相变存储器装置之间进行数据传输，对应来自相变存储器装置的数据地址。

配置电流计时器装置(set current timer means)，连接相变存储器装置，当二进制位被写入第一逻辑状态时，用于通过一配置周期产生一配置电流，将可变电阻配置为晶态；

复位电流计时器装置(reset current timer means)，连接相变存储器装置，当二进制位被写入第二逻辑状态时，用于通过一复位周期产生一复位电流，将可变电阻复位为非晶态；

其中，复位电流为配置电流的2倍以上，配置电流为读操作时流经可变电阻的感应电流的两倍以上；

其中配置周期至少为复位周期的两倍以上；

也就是说，可变电阻通过较低电流、持续较长时间周期完成配置，通过较高电流、持续较短时间周期完成复位。

所述的非易失性计算机，还包括：

视频相变存储器装置(video phase-change memory means)，用于存储一通过显示器进行显示的像素帧缓冲器，其中，像素由二进制位组成，熔点被晶态化温度要高的硫属化物玻璃层代表一个二进制位，读二进制位时，该硫属化物玻璃层形成一可改变感应电流的可变电阻；

其中，可变电阻的晶态代表存储于相变存储器装置中的第一个二进制逻辑状态，可变电阻的非晶态代表存储于相变存储器中的第二个二进制逻辑状态；

其中，局部总线控制器装置还用于将处理器装置生成的像素写至视频相变存储器装置；

也就是说，帧缓冲器像素存储于相变存储器中。

其中，存储于视频相变存储器装置的像素帧缓冲器在电源挂起后被保留，非易失性计算机进入挂起模式；

其中，当电源挂起时，存储于相变存储器装置的指令和数据将被保留，非易失性计算机进入挂起模式；

也就是说，像素帧缓冲器和指令存储于非易失性存储器中。

所述的非易失性计算机，还包括：

局部操作系统影像装置(local operating system image means)，用于存储非易失性计算机的当前操作状态，局部操作系统影像装置存储于相变存储器装置中；

其中，当电源挂起时，非易失性计算机进入挂起模式，局部操作系统影像装置仍被保留；

恢复装置(resume means)，在挂起模式后电源恢复时，由处理器装置执行，用于从相变存储器装置中读取的局部操作系统影像装置中执行读取指令；

其中，处理器装置通过执行来自相变存储器装置的指令恢复操作；

也就是说，挂起后局部操作系统影像仍被保留于相变存储器构件中。

所述的非易失性计算机，还包括：

外设总线控制器装置(peripheral bus controller means)，连接局部总线控制器装置，用于连接局部总线控制器装置和外设总线上的外部设备；

大容量存储器装置，连接外设总线控制器装置，用于存储可寻址块，其中，可寻址块包含不能被处理器装置单独寻址而是块寻址的指令和数据块；

外围操作系统影像装置(peripheral operating system image means)，用于存储非易失性计算机当前操作系统状态的副本，外围操作系统影像装置存储于大容量存储设备装置中；

其中，恢复操作中处理器无需从大容量存储设备装置中复制外围操作系统影像装置；

也就是说，在挂起操作后，无需从大容量存储设备装置传输当前操作系统状态的副本，相变存储器中的局部操作系统影像装置即可被保留并被执行。

一种相变存储器个人计算机，包括：

一微处理器(microprocessor)，用于执行指令和在局部存储器空间写数据；

一相变存储器，存在于局部存储器空间中，存储可被微处理器直接访问的指令和数据；

一相变存储器的存储器单元阵列，每个存储器单元带有存储二进制位作为固态的混合物电阻，每个固态具有不同电阻；

其中，当存储器单元从逻辑1写为逻辑0时，经过一复位周期，响应复位电流，从而混合物电阻从晶态变为非晶态；

当存储器单元从逻辑0写为逻辑1时，经过一配置周期，响应配置电流，从而电阻从非晶态变为晶态；

其中，非晶态比晶态具有更高的电阻并被感应放大器所感应；

一局部总线控制器，用于在相变存储器和微处理器之间传输指令和数据；

显示缓冲器(display buffer)，通过局部总线控制器连接接收经微处理器更新的像素，该显示缓冲器用于存储像素于由均带有混合物电阻的存储器单元形成的相变存储器中；

视频控制器(video controller)，用于驱动显示缓冲器的像素给显示器，并显示给用户；

也就是说，像素和指令存储于相变存储器中。

所述的相变存储器个人计算机，还包括：

一外设总线控制器(peripheral bus controller)，连接局部总线控制器，用于存取外设总线上的外部设备；

一启动只读存储器(boot read-only-memory)，连接外设总线控制器，用于存储在最初电源开启情况下微处理器所执行的启动程序指令；和

一挂起/恢复指令(suspend/resume routine of instruction)，存储于相变存储器中，在挂起电源前或电源挂起后恢复电源时可被微处理器直接执行；

也就是说，启动只读存储器的启动程序指令在最初电源开启情况下被微处理器执行，挂起/恢复指令从相变存储器中读取出来用于挂起/恢复而执行。

所述的相变存储器个人计算机，还包括：

一大容量存储设备，位于局部总线控制器和外设总线控制器之间的第一媒体总线上；

一网络控制器(nerwork controller)，用于连接到网络，网络控制器位于第一媒体总线上。

其中，外部设备包括：

一闪存，设于第一外设总线上，连接外设总线控制器，用于存储数据于闪存中；

一启动只读存储器，设于第二外设总线上，连接外设总线控制器，用于电源开启时存储可为微处理器执行的启动代码；

一音频控制器(audio controller)，设于第二外设总线上，连接外设总线控制器，用于发出用户可听见的声音。

所述的相变存储器个人计算机，还包括：

一复位计时器，用于判断复位周期时间；和

一配置计时器，用于判断配置周期时间；

其中，复位电流为配置电流的两倍以上，配置电流为用于读取的感应电流的至少两倍以上；

配置周期时间为复位周期时间的至少两倍以上；

也就是说，存储器单元中的混合物电阻通过较长时间、较低电压完成配置，通过较短时间、较高电压完成复位。

附图说明

图1A为在先技术PC一种实施方式的结构示意图；

图1B为图1A所述在先技术PC挂起后的恢复状态示意图；

图2为相变存储器单元的结构示意图；

图3为相变存储器单元中的当前曲线和状态传输时间的示意图；

图4为相变存储器单元阵列的结构示意图；

图5所示为CPU局部总线上使用相变存储器的个人计算器的快速挂起/恢复方法；

图6所示为使用相变存储器的主板的快速恢复方法；

图7为相变存储器的结构示意图；

图8为相变存储器模块的结构示意图。

具体实施方式

图2为相变存储器(phase-change memory，简称PCM)单元。闪存传统上用于非易失性存储设备，另外一种非易失性存储器相变存储器发明于1960年，曾经被Intel公司的创建者Gordon Moore著为论文在1970年9月的电子杂志上发表。尽管一直需要快速挂起/恢复操作这样一种技术，但这个已经拥有40年历史的技术还没有被应用于解决数百万计的PC的挂起/恢复问题。

相变存储器(PCM)采用一可在晶状和非晶状之间转换的硫属化物玻璃层。该硫属化物玻璃层可以是锗(Ge)、锑(Sb)、碲(Te)的混合物。这种混合物具有高熔点，当从熔点冷却后转换到非晶态。固态混合物从非晶态加热后，混合物在比熔点低的结晶温度下转变为晶态。这种加热可以通过对混合物施加电流实现，这种状态转换可以飞快地发生，例如可以小到5纳秒。

在图2中，混合物电阻10正处于晶态，它的电阻为低，晶态代表逻辑高电平或1。相变存储器单元具有由一系列位于位线路(bit line，简称BL)和电压V之间的晶体管选择器12组成的混合物电阻。当V为低电压如接地时，字线路(word line，简称WL)被驱动为高电平，由于混合物电阻10的低阻抗，位线路电压可通过晶体管选择器12和混合物电阻10接地而脱离高电平预充电状态。

当混合物电阻10处于非晶态时，它的电阻为高，非晶态代表逻辑低电平或0。另外一个相变存储器单元具有由一系列位于位线路BL和电压V之间的晶体管选择器12组成的混合物电阻。当V为低电压例如接地时，字线路WL被驱动为高电平。由于混合物电阻10的高阻限制了电流经过晶体管选择器12′，所以位线路的电压保持高电平或预充电状态。

注意逻辑0和逻辑1状态的分配对于晶态和非晶态是随意的，例如晶态可以定义为逻辑1或逻辑0，而非晶态则使用与其相反的另外一个逻辑值。

混合物电阻10可以是晶体管选择器12上集成的一小层，例如覆盖或者在晶体管选择器12源终端边上的一层。此外，混合物电阻10还可以是一个单独的电阻器件，例如在晶体管选择器12和接地之间的一个跑道线或蛇形线。

当高压电流经过混合物电阻10时，混合物会从晶态转变为非晶态，强大的电流使得混合物电阻10产生电阻加热并迅速达到熔点，导致晶体融化成为液态。一旦迅速冷却，由于冷却的时间非常短，以致晶体还来不及增长，所以混合物电阻凝固为非晶态。

当一个较低的电流经过混合物电阻10并持续较长一段时间时，就会达到或超过晶化温度。尽管如此，该电流还不足以导致达到更高的熔点。非晶态的混合物在这种较长的周期内开始晶化。例如，混合物电阻10非晶态中小范围的晶体会增大并吸引其它区域的晶体直到包含一个或很少的一些晶体为止。

当使用适度的电流并持续相对较长一段时间后，混合物电阻10从高阻抗的非晶态转换为低阻抗的晶态，允许晶体在晶化温度下增长。当使用高强度的电流并持续相对较短的一段时间后，混合物电阻10从低阻抗的非晶态转换为高阻抗的晶态，允许晶体在熔化温度下熔化为非晶态液滴。

图3为相变存储器单元的状态转换过程中的电流和时间的关系图表。当一个强电流(复位电流)持续一个时间T(WR0)后达到非晶态14。当使用一个适度电流即配置电流持续一个更长时间T(WR1)后抵达晶态。当电流低于适度电流，或电流持续的时间不够长时，这些状态将会保持不变。当完整电流和时间没有同时满足要求(例如应用配置电流少于标准配置时间)时，才会发生状态变化或不完全变化。这些不完全变化为不良变化。

当相变单元应用一个较低的读电流一小段时间就可以安全读取。例如，读电流小于或等于配置或复位电流。读操作18的读电流小于或等于配置或复位电流分别相对应的时间T(WR1)，T(WR0)。例如，读时间T(READ)可以少于复位时间的一半，读电流可以小于配置电流的一半。复位电流可以是比配置电流双倍或者更多，配置时间可以是复位时间的双倍、三位、五倍或更多。

图4所示为相变存储器单元阵列的结构。字线路WL0～3应用于晶体管选择器12的栅极，而位线路BL0～2连接到晶体管选择器12的漏极。一系列的混合物电阻10连接在晶体管选择器12的源极和单元电压V之间，这个V可以是接地、电源或其它电压，并且可以在开启和关闭之间转换，例如切断电源和禁用一个阵列或块。

每个混合物电阻10可以是高阻抗非晶态，或低阻抗的晶态。从位线路流出的电流通过晶体管选择器12和选定的字线路(行)中混合物电阻10后被感应放大器感应、放大、缓冲以生成自单元中读取的数据。流经混合物电阻10的电流小于或等于读电流。

在写过程中，感应放大器20激活位线路驱动器来驱动位线路上的配置或复位电流经选定的混合物电阻。在该电流持续配置电流或复位时间后，混合物电阻10变形为新状态，如非晶态或晶态。由于每次仅激活一条字线路，所以每列中仅一个单元被写入。位线路上应用复位电流并持续复位时间周期后，这些列被写入0，位线路上应用配置电流并持续配置时间周期后，这些列被写入1。

图5所示为在CPU局部总线上使用相变存储器的个人计算机的快速挂起/恢复方法。CPU22从形成CPU主存储器块的PCM模块50中读取指令和数据。PCM模块50包含非易失性相变存储器单元。视频PCM 52也采用了相变存储器。高速缓存54可以是标准SRAM，或者同样采用PCM。当高速缓存54使用SRAM时，高速缓存54的内容在挂起或恢复程序中会丢失，并在恢复后从PCM模块50中重新载入。

当挂起发生时，出于安全或向后兼容性的目的等，OS影像44会被复制到硬盘驱动器34中成为OS影像44’。但由于相变存储器为非易失性，则OS影像44被保留在PCM模块50中。因此在恢复时无需再将OS影像44’从硬盘驱动器中复制出来。取而代之的是，CPU22可直接从PCM模块50中恢复执行OS影像44中指令和数据，而无需执行从硬盘驱动器34的OS影像44’的漫长复制过程。因此极大地降低了恢复时间。

视频PCM存储器52也由相变存储器组成，因此在电源挂起后缓冲帧还仍然保留在其中。一旦恢复时，显示器26可从视频PCM存储器52中无需重构和再渲染就可恢复显示缓冲帧中读取的像素。因此，不重新生成缓冲帧也节省了大量的时间，显示器26可以更快地显示给用户。因为直接面对用户显示，所以更快的恢复显示时间是尤其显而易见的。

在挂起启动ROM38连接到CPU22时，I/O协处理器28不需要配置，也进一步节省了时间。因为经过I/O协处理器28的总线周期相对存取局部总线40来说较慢，所以处理挂起/恢复程序的时间也进一步得到了改进。

由于局部总线40上使用了非易失性相变存储器，OS影像44’不需从硬盘驱动器中读取和复制，并且启动载入程序也无需从启动ROM38中读取。在某些实施方式中，相变存储器可能用于取代启动ROM38的存储器单元，闪存36，或作为固态存储器来取代硬盘驱动器34。

图6更为具体的描述了使用相变存储器的主板的快速恢复方法。虽然某些组件可在子卡或附加卡上实现，但主板100可作为个人计算机的主印刷电路板(PCB)。例如，PCM存储器模块50可为插在主板100的存储器模块插槽中的小型存储器模块卡，而flash存储器36可作为插入USB插口的小型可插拔设备。调制调解器62也可和其它组件一样可设于主板100上或设于附加ISA卡或AT卡。

CPU22将数据和指令存储于高速缓存54中。高速缓存54可由相变存储器构成，也可为SRAM高速缓存。当高速缓存54集成于CPU22时，高速缓存54可为SRAM，这主要取决于微处理器制造商。当高速缓存54为PCM时，由于高速缓存54无需清理和重新载入，因此可能获得较快的恢复。

北桥控制器(north bridge controller)56为一个可将各种局部总线连接到一起的芯片或芯片集，如从CPU22过来的CPU总线、连接到视频PCM存储器52的视频总线、连接到PCM存储器模块50的存储器总线51。北桥控制器56的PCM存储器控制器58产生一定的时间和电压来读、复位、配置PCM存储器模块50中的存储器单元，或这些功能也可以集成于存储器模块50中的PCM存储器芯片中。PCM存储器控制器58也可置于每块PCM存储器模块50之上，或存储器控制器功能也可分别单独地在PCM存储器芯片、存储器模块和北桥控制器56上实现。

北桥控制器56包含一直接存储器存取(DMA)引擎，可允许存储器传送而无需CPU22的读写请求。例如，帧缓冲数据可从PCM存储器模块50中直接复制到视频PCM存储器52中，或者，如以太网卡74或SCSI设备72等外部设备的数据可直接进出PCM存储器模块50。

北桥控制器56连接到外部设备组件互联(PCI)总线，而该总线上连接有一些较高性能的外部设备，如以太网卡74和小型计算机系统接口(SCSI)设备72。SCSI设备72可为硬盘驱动器。

南桥控制器(south bridge controller)62将PCI总线连接到更慢的总线，如USB总线、集成电子设备(IDE)总线、串行ATA总线(SATA)、ATA或工业标准架构(ISA)总线，并传送数据。这些总线上的部分设备是可移除的，除了闪存和DRAM存储器之外，可能还有更新的设备也可使用相变存储器。例如，PCM固态磁盘60可作为大容量存储设备，块寻址设备也可使用相变存储器而不仅局限于flash存储器或转动磁盘。启动代码也可存储于启动PCM68而不是启动ROM38中(如图5所示)。

较旧和较慢的外部设备可以置于ISA总线上，由CPU22或DMA通过北桥控制器56和南桥控制器62进行存取。调制解调器62、音频系统64和超级I/O66都是较旧的外部设备的例子，可以置于独立的可移除的ISA卡上或集成于主板100上。集成I/O控制器芯片也可包含上述的所有功能并直接固化于主板100上。

图7为相变存储器的结构图。PCM芯片可包含图7中所示的部分或全部块，而其它块或其中的部分功能可通过单独的PCM控制器完成。

PCM单元110为晶体管选择器和由可在晶态和非晶态之间变化的混合物电阻的行列组成的阵列。当读电流流过PCM单元中选定行时，两个阶段状态的高阻抗和低阻抗被感应放大器134感应。当其它行被禁用时，字线路驱动器128驱动PCM单元110中的一行或字线路。地址的行部分应用到地址解码器112，然后被X解码器124解码来选择哪一行激活使用字节线路驱动器128。

地址的列部分应用于地址解码器112，然后被Y解码器132解码来选择一组位线路用于数据存取。数据缓冲器126可有限定的宽度，如64字节，而PCM单元可拥有更大数量的位线路，如8×64列。8列中的一列可被Y解码器132选定来连接数据缓冲器126。

在写入时，数据缓冲器126收集外部数据并应用于写驱动器136。写驱动器136产生电压或电流以便配置电流可应用于PCM单元中要被写为1的位线路，较高的复位电流应用于PCM单元中要被写为0的位线路。

配置、复位电压计时器138包含保证写驱动器应用配置电流持续较长的配置周期时间、复位电流持续较短的复位周期时间。复位PCM单元的写驱动器136在复位周期时间后是被禁用的。

状态机(state machine)122可激活配置、复位电压计时器138并导致逻辑控制器(control logic)120在配置和复位周期时间过期后禁用写驱动器136。状态机122可在适当的时间产生多种内部控制信号，例如给位线路预充电开启和感应数据进入数据缓冲器126锁存等。

命令寄存器114可接收逻辑控制器120解码和处理好的命令。在某些实施方式中可能还要接收如读、写、数据开关、位使能等外部命令。命令寄存器114可在某些实施方式中作为命令解码器。例如未选PCM芯片时，电源管理单元116可关闭块的电源来降低电力损耗。由于PCM单元110为非易失性，所以当电源断开时，数据依然会保留其中。

在大型PCM芯片上可有多个阵列的PCM单元110及其相关逻辑控制器。地址中的阵列选择部分可被地址解码器112解码后用于启用多个阵列或块中的一个。

图8所示为相变存储器模块的结构。在某些实施方式中，PCM存储器模块50可替代标准的DRAM存储器模块，但可能和标准的DRAM需要不同的应用电压和不同的控制信号和时间。

PCM阵列88可为一个或多个如图7所示的PCM芯片。数据存储于非易失性相变存储器单元，所以即使断电也不会丢失数据。PCM逻辑控制器84将DRAM类型信号转换为PCM类型信号，以便和PCM阵列88实现接口。当PCM阵列88不包含内部的配置、复位计时器和电压产生器时，配置、复位电压计时器86产生电压应用于PCM阵列88来产生配置和复位电流。配置、复位电压计时器86还可产生包括配置、复位写操作所需的脉宽。

总线接口逻辑器(bus interface logic)82通过存储器总线51从主板100发送和接收信号。例如，主板100可向PCM存储器模块发送串行总线包而非单独的地址和数据。总线接口逻辑82可分析这些包并产生PCM专用控制信号，重新格式化为PCM阵列88所用的地址和数据。

PCM存储器模块50可为完全缓冲存储区模块，拥有多总线连接到存储器上行流和下行流存储器模块。例如，并行连续线路中连向北桥的线路传输特定的数据上行至北桥控制器，或至北桥控制器前端的一个中间储存器模块。连向南桥的线路可从CPU和它的北桥控制器传输数据到下行储存器模块的菊花链中。

可选择的实施方式

发明人也构思了一些其它的实施方式。例如，主板可集成视频存储器，视频存储器也可附于视频控制卡上，或视频存储器可为主存储器的一部分，或者也可以直接设置于主板或存储器模块中。视频存储器可作为一个高集成系统芯片的一部分集成于显卡控制器。某些存储器可能为老式的SRAM或DRAM，而另外的存储器则为PCM。PCM中存放的OS影像用于提高挂起/恢复的性能。物理存储器可分割为若干较小的存储器单元，如视频和音频缓冲、用户、应用程序和操作系统空间。

除了上述个人计算机，其它类型的计算机也可以通过使用PCM的快速挂起/恢复方法获得好处。例如，膝上计算机、苹果MAC机、Linux、Unix或其它类型的计算机或移动设备，如超级移动个人计算机(UMPC)、移动网络设备、个人数字助理(PDA)、智能电话、手持移动电话、游戏设备以及游戏终端都可作为使用该发明的计算机。

PCM单元可使用所示的可变晶体管组成序列，或可增加另外的晶体管，例如每个单元带有2个位线路的双口存储器，或两种晶体管选择器连接到相同混合物电阻。熔化温度和结晶温度可能因混合物组成和其它因素如纯度等而异，此外混合物电阻的形状和大小也可能影响到配置、复位的温度和时间周期。

配置和复位也可应用于二元逻辑状态的任意一个逻辑状态。例如，配置可以指正向逻辑变为逻辑1，或指反向逻辑或阴性逻辑变为逻辑0。与此类似，对于低态有效逻辑来说，正向逻辑的复位变为0，但是它的反向逻辑则复位为1。同一个系统可同时使用低态有效逻辑和高态有效逻辑范围，逻辑涉及存储器单元的物理状态、存储器芯片I/O的读取方式或其它方面等。

导向性措辞如向上、较低、上、下、顶、底等等都是相对的，并会随着设备的旋转、翻转而发生改变。这些措辞对描述设备来说是有用的，但并非绝对的。某些实施方式可能会有芯片或其它挂载的组件在电路板的一侧，而其它实施方式可能是组件挂载在双侧。

非封装印模可能使用焊接模技术而不是像封装集成电路一样安装于主板的一侧或多侧。使用非封装印模而不是封装印模可降低卡的大小和重量。主板的边沿可为直线、圆状或其它形状等。

除了USB总线，还可以使用其它串行总线，如PCIE、ExpressCard、火线(IEEE1394)、串行ATA、小型计算机系统接口(SCSI)总线等等。例如，当PCIE被使用时，PCIE接口的额外引脚可以引用或替代USB差分数据引脚。PCIE引脚包含传输差分对PET+，PET-和接收差分对PER+，PER-的数据引脚。多总线协议芯片可附加特性引脚来选择可用的串行总线接口或有编程的寄存器。ExpressCard同时带有USB和PCIE总线，因此其中的一条或全部可存在于ExpressCard设备中。

串行引擎、DMA、PCM等存储器控制器的微型处理器组件，传输管理方法，其它控制器和功能在实施时可通过多种方式实现。这些功能可被CPU和其它处理器编程与执行，或被专用硬件、固件或其组合执行。此外，这些功能的许多部分都是可替代的。

标准FLASH、DRAM或SRAM控制器可集成于PCM控制器，来允许存取各种存储器。挂起和恢复程序可能包含操作系统/基本输入输出系统(BIOS)的部分指令、制造商专用程序、高级应用程序或其结合。还可能用到各种修改过的总线架构，如局部总线的各种总线可由缓冲或其它芯片分割的多个片段组成。

上述相变存储器每个单元存储一个二进制数据。尽管如此，还构思了使用多电阻值混合物定义的多逻辑电平的多电平单元。

上述任何优点和好处可能并非全部应用于本发明实施方式中。当单词“装置”在权利要求中列出，申请人请求该权利要求属于《美国法典》第35条第112节第6段范围。一个或多个置于“装置”之前的单词，用于简化但并非限制权利要求。这些装置+功能的权利要求不仅覆盖此处所述的用于完成功能的结构或其结构化等同，同时也包括其等同结构。例如，尽管钉子和螺丝钉拥有不同的结构，当它们都用于完成固定作用时就是等同结构。没有使用单词“装置”的权利要求不属于《美国法典》第35条第112节第6段范围。信号通常为电信号，但也可为光纤上传导的光纤信号。

前述的本发明实施方式的描述都是出于解说和描述的目的，它并非毫无遗漏或被限制为所揭示的具体形式。根据上面的描述，许多的修改和变化都是可能的。因此发明的保护范围并不局限于根据文中描述细节，而应根据相关的权利要求来判定。

Claims (20)

1.一种相变存储器主板，包括：

一主存储器，用于将指令和数据存储于相变存储器，其中，指令和数据在电源被移除主存储器时仍然保留，相变存储器包括大量的PCM单元，每个单元含有：带有晶态的混合物的第一逻辑状态，和带有非晶态的混合物的第二逻辑状态，其中，非晶态混合物的电阻比晶态混合物高；

一处理器，连接至主存储器，用于获取和执行主存储器的指令，并写数据至主存储器；

一视频存储器，通过处理器连接写入，用于存储经处理器更新的像素帧缓冲器，该帧缓冲器包含用于对用户产生可见显示的像素数据；

一高速缓存存储器，连接至处理器，用于存储主存储器的高速存取指令和数据拷贝；

一大容量储存设备，用于存储指令块和数据块，大容量储存设备为块寻址，其中，单一指令不能独立于指令块中的其它指令而被存取；

一输入输出协处理器，设于大容量存储设备和主存储器之间，用于从大容量存储设备中读取数据块和指令块，并将数据库和指令块写入主存储器中；

一操作系统影像，存储于主存储器的相变存储器中，包含在用户常规操作时用于控制处理器的指令和系统参数；

一挂起/恢复程序，作为指令存储于主存储器的相变存储器中，在用户挂起操作时，在电源从主存储器断开之前，处理器立即执行挂起/恢复程序；在用户恢复操作时，在主存储器的电源重新恢复后，处理器立即执行挂起/恢复程序；和

一基板，用于支持和电连接主存储器、处理器、视频存储器、I/O协处理器；

由此，挂起/恢复程序存储于主存储器的相变存储器中并被执行。

2.如权利要求1所述的一种相变存储器主板，其中，视频存储器包含一大量PCM单元的相变存储器，其中，当视频存储器的电源断开时，帧缓冲器仍被保留，且在挂起/恢复操作后，当电源恢复时，也不会通过处理器被重新生成。

3.如权利要求2所述的一种相变存储器主板，其中，视频存储器包含主存储器中相变存储器的一部分，其中，视频存储器和主存储器为共享相变存储器的一部分。

4.如权利要求1所述的一种相变存储器主板，其中，高速缓存存储器包含静态随机存取存储器；其中，挂起/恢复程序还包括：

一高速缓存禁用指令，用于在挂起禁用高速缓存存储器；

一高速缓存清理指令，用于删除存储于高速缓存存储器的指令和数据；

一高速缓存使能命令，在执行高速缓存清理指令后的恢复操作时，用于使高速缓存存储器能被重新载入自主存储器读取的指令和数据；

由此，高速缓存存储器经过挂起/恢复操作被清理和重新载入，而主存储器在挂起/恢复操作过程中仍保留指令和数据。

5.如权利要求1所述的一种相变存储器主板，其中，高速缓存存储器包含由大量PCM单元组成的相变存储器；其中，挂起操作过程中发生断电时，高速缓存存储器仍保留指令和数据的副本；

由此，缓存存储器在挂起/恢复过程中不被清理。

6.如权利要求1所述的一种相变存储器主板，还包括：

一局部桥接芯片，连接于处理器和主存储器之间，用于通过存储器总线从主存储器获取指令，并通过处理器总线将取出的指令发送到处理器，由此，处理器和主存储器通过局部桥接芯片连接在一起。

7.如权利要求6所述的一种相变存储器主板，其中，处理器直接存取主存储器的单独指令和数据，其中，相变存储器为随机寻址。

8.如权利要求1所述的一种相变存储器主板，其中，大量PCM单元中的一个PCM单元包括：

一晶体管选择器，通过门电路接收字线路，带有设于位线路和单元节点之间的一通道；

一混合物电阻，由混合物组成，连接于单元节点和阵列电压之间；

其中，当混合物电阻的混合物处于晶态，PCM单元位于第一逻辑状态，混合物电阻为低阻抗，可增加通过晶体管选择器的感应电流；

其中，当混合物电阻的混合物处于非晶态，PCM单元位于第二逻辑状态，混合物电阻为高阻抗，可降低通过晶体管选择器的感应电流；

其中高阻抗比低阻抗大，因此感应电流可通过晶态和非晶态的混合物之间转换来实现改变的。

9.如权利要求8所述的一种相变存储器主板，其中，相变存储器还包括：

一连接到位线路的配置电流发生器，用于通过晶体管选择器和混合物电阻经过一配置周期时间来驱动配置电流，写PCM单元至第一逻辑状态，对应一写数据输入至第一逻辑状态；

一连接到位线路的复位电流发生器，用于通过晶体管选择器和混合物电阻经过一复位周期时间来驱动复位电流，写PCM单元至第二逻辑状态，对应一写数据输入至第二逻辑状态；

一复位计时器，用于判断复位周期时间；和

一配置计时器，用于判断配置周期时间；

其中，复位电流为配置电流的两倍以上，配置电流为感应电流的两倍以上；

其中，配置周期时间为复位周期时间的至少两倍以上，因此，PCM单元通过较低电流、持续较长时间周期完成配置，并通过较高电流、持续较短时间周期完成复位。

10.如权利要求9所述的一种相变存储器主板，其中，混合物为熔点高于结晶点的硫属化物玻璃层。

11.如权利要求10所述的一种相变存储器主板，其中，混合物为锗、锑和碲的混合物。

12.一种非易失性计算机，包括：

处理器装置，用于获取和执行指令和写数据；

相变存储器装置，用于存储二进制位的指令和数据，其中每位代表一个比结晶点温度高的硫属化物玻璃层，该硫属化物玻璃层形成一个读取二进制位时改变感应电流的可变电阻；

其中，可变电阻的晶态代表存储于相变存储器装置中二进制位的第一个二进制逻辑状态，可变电阻的非晶态则代表存储于相变存储器装置中二进制位的第二个二进制逻辑状态。

局部总线控制器装置，用于接收来自处理器装置的地址，从存储于来自处理器装置地址的相变存储器装置中获取指令，在处理器装置和相变存储器装置之间进行数据传输，对应来自相变存储器装置的数据地址。

配置电流计时器装置，连接相变存储器装置，当二进制位被写入第一逻辑状态时，用于通过一配置周期产生一配置电流，将可变电阻配置为晶

复位电流计时器装置，连接相变存储器装置，当二进制位被写入第二逻辑状态时，用于通过一复位周期产生一复位电流，将可变电阻复位为非晶态；

其中，复位电流为配置电流的2倍以上，配置电流为读操作时流经可变电阻的感应电流的两倍以上；

其中配置周期至少为复位周期的两倍以上；

也就是说，可变电阻通过较低电流、持续较长时间周期完成配置，通过较高电流、持续较短时间周期完成复位。

13.如权利要求12所述的非易失性计算机，还包括：

视频相变存储器装置，用于存储一通过显示器进行显示的像素帧缓冲器，其中，像素由二进制位组成，熔点被晶态化温度要高的硫属化物玻璃层代表一个二进制位，读二进制位时，该硫属化物玻璃层形成一可改变感应电流的可变电阻；

其中，可变电阻的晶态代表存储于相变存储器装置中的第一个二进制逻辑状态，可变电阻的非晶态代表存储于相变存储器中的第二个二进制逻辑状态；

其中，局部总线控制器装置还用于将处理器装置生成的像素写至视频相变存储器装置；

也就是说，帧缓冲器像素存储于相变存储器中。

14.如权利要求13所述的非易失性计算机，其中，存储于视频相变存储器装置的像素帧缓冲器在电源挂起后被保留，非易失性计算机进入挂起模式；

其中，当电源挂起时，存储于相变存储器装置的指令和数据将被保留，非易失性计算机进入挂起模式；

也就是说，像素帧缓冲器和指令存储于非易失性存储器中。

15.如权利要求12所述的非易失性计算机，还包括：

局部操作系统影像装置，用于存储非易失性计算机的当前操作状态，局部操作系统影像装置存储于相变存储器装置中；

其中，当电源挂起时，非易失性计算机进入挂起模式，局部操作系统影像装置仍被保留；

恢复装置，在挂起模式后电源恢复时，由处理器装置执行，用于从相变存储器装置中读取的局部操作系统影像装置中执行读取指令；

其中，处理器装置通过执行来自相变存储器装置的指令恢复操作；

也就是说，挂起后局部操作系统影像仍被保留于相变存储器构件中。

16.如权利要求15所述的非易失性计算机，还包括：

外设总线控制器装置，连接局部总线控制器装置，用于连接局部总线控制器装置和外设总线上的外部设备；

大容量存储器装置，连接外设总线控制器装置，用于存储可寻址块，其中，可寻址块包含不能被处理器装置单独寻址而是块寻址的指令和数据块；

外围操作系统影像装置，用于存储非易失性计算机当前操作系统状态的副本，外围操作系统影像装置存储于大容量存储设备装置中；

其中，恢复操作中处理器无需从大容量存储设备装置中复制外围操作系统影像装置；

也就是说，在挂起操作后，无需从大容量存储设备装置传输当前操作系统状态的副本，相变存储器中的局部操作系统影像装置即可被保留并被执行。

17.一种相变存储器个人计算机，包括：

一微处理器，用于执行指令和在局部存储器空间写数据；

一相变存储器，存在于局部存储器空间中，存储可被微处理器直接访问的指令和数据；

一相变存储器的存储器单元阵列，每个存储器单元带有存储二进制位作为固态的混合物电阻，每个固态具有不同电阻；

其中，当存储器单元从逻辑1写为逻辑0时，经过一复位周期，响应复位电流，从而混合物电阻从晶态变为非晶态；

当存储器单元从逻辑0写为逻辑1时，经过一配置周期，响应配置电流，从而电阻从非晶态变为晶态；

其中，非晶态比晶态具有更高的电阻并被感应放大器所感应；

一局部总线控制器，用于在相变存储器和微处理器之间传输指令和数据；

显示缓冲器，通过局部总线控制器连接接收经微处理器更新的像素，该显示缓冲器用于存储像素于由均带有混合物电阻的存储器单元形成的相变存储器中；

视频控制器，用于驱动显示缓冲器的像素给显示器，并显示给用户；

也就是说，像素和指令存储于相变存储器中。

18.如权利要求17所述的相变存储器个人计算机，还包括：

一外设总线控制器，连接局部总线控制器，用于存取外设总线上的外部设备；

一启动只读存储器，连接外设总线控制器，用于存储在最初电源开启情况下微处理器所执行的启动程序指令；和

一挂起/恢复指令，存储于相变存储器中，在挂起电源前或电源挂起后恢复电源时可被微处理器直接执行；

也就是说，启动只读存储器的启动程序指令在最初电源开启情况下被微处理器执行，挂起/恢复指令从相变存储器中读取出来用于挂起/恢复而执行。

19.如权利要求18所述的相变存储器个人计算机，还包括：

一大容量存储设备，位于局部总线控制器和外设总线控制器之间的第一媒体总线上；

一网络控制器，用于连接到网络，网络控制器位于第一媒体总线上。

其中，外部设备包括：

一闪存，设于第一外设总线上，连接外设总线控制器，用于存储数据于闪存中；

一启动只读存储器，设于第二外设总线上，连接外设总线控制器，用于电源开启时存储可为微处理器执行的启动代码；

一音频控制器，设于第二外设总线上，连接外设总线控制器，用于发出用户可听见的声音。

20.如权利要求17所述的相变存储器个人计算机，还包括：

一复位计时器，用于判断复位周期时间；和

一配置计时器，用于判断配置周期时间；

其中，复位电流为配置电流的两倍以上，配置电流为用于读取的感应电流的至少两倍以上；

配置周期时间为复位周期时间的至少两倍以上；

也就是说，存储器单元中的混合物电阻通过较长时间、较低电压完成配置，通过较短时间、较高电压完成复位。

Images