CN101118856A - 半导体结构与非挥发性存储器的结构及制造方法 - Google Patents
半导体结构与非挥发性存储器的结构及制造方法 Download PDFInfo
- Publication number
- CN101118856A CN101118856A CNA2006101084118A CN200610108411A CN101118856A CN 101118856 A CN101118856 A CN 101118856A CN A2006101084118 A CNA2006101084118 A CN A2006101084118A CN 200610108411 A CN200610108411 A CN 200610108411A CN 101118856 A CN101118856 A CN 101118856A
- Authority
- CN
- China
- Prior art keywords
- manufacture method
- layer
- groove
- substrate
- volatility memorizer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 48
- 239000004065 semiconductor Substances 0.000 title claims abstract description 17
- 239000010410 layer Substances 0.000 claims abstract description 93
- 239000000463 material Substances 0.000 claims abstract description 53
- 239000000758 substrate Substances 0.000 claims abstract description 41
- 239000004020 conductor Substances 0.000 claims abstract description 32
- 238000005516 engineering process Methods 0.000 claims abstract description 30
- 239000011241 protective layer Substances 0.000 claims abstract description 27
- -1 thirdly Substances 0.000 claims abstract description 3
- 238000000034 method Methods 0.000 claims description 79
- 230000015572 biosynthetic process Effects 0.000 claims description 22
- 238000002347 injection Methods 0.000 claims description 19
- 239000007924 injection Substances 0.000 claims description 19
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 15
- 230000003647 oxidation Effects 0.000 claims description 13
- 238000007254 oxidation reaction Methods 0.000 claims description 13
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 11
- 230000008569 process Effects 0.000 claims description 11
- 230000005641 tunneling Effects 0.000 claims description 10
- 229920005591 polysilicon Polymers 0.000 claims description 9
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 6
- 239000011229 interlayer Substances 0.000 claims description 6
- 230000003213 activating effect Effects 0.000 claims description 5
- 229910052785 arsenic Inorganic materials 0.000 claims description 5
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 4
- 229910052698 phosphorus Inorganic materials 0.000 claims description 4
- 239000011574 phosphorus Substances 0.000 claims description 4
- 229910052757 nitrogen Inorganic materials 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 238000005530 etching Methods 0.000 description 7
- 230000005611 electricity Effects 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000005496 tempering Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
- 238000004062 sedimentation Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Landscapes
- Non-Volatile Memory (AREA)
Abstract
一种半导体结构的制造方法，适用于非挥发性存储器的工艺中。首先提供基底，基底中已形成有沟槽，且沟槽的侧壁已形成有浮置栅极。然后，在沟槽中形成导体材料层，并对导体材料层进行表面活化工艺。接着，在导体材料层上形成保护层，此表面活化工艺加快了保护层的形成速率。
Description
技术领域
本发明涉及一种集成电路结构及其制造方法，特别是涉及一种半导体结构与非挥发性存储器的制造方法，以及非挥发性存储器的结构。
背景技术
在各种非挥发性存储器产品中，可电抹除且可程序的非挥发性存储器具有可进行多次数据的存入、读取、抹除等动作，且具有存入的数据在断电后也不会消失之优点的可电抹除且可程序只读存储器(EEPROM)，已成为个人计算机和电子设备所广泛采用的一种存储器元件。
典型的可电抹除且可程序的非挥发性存储器以掺杂的多晶硅(polysilicon)制作浮置栅极(floating gate)与控制栅极(control gate)，二者由下而上堆叠在基底上，并以栅间介电层来分隔。
然而，随着集成电路产业的蓬勃发展，为了在单位面积中形成更多的元件，提高元件的积集度(integrity)，业界提出了沟槽式的可电抹除且可程序的非挥发性存储器。这种存储器将栅极制作在沟槽中，并形成直立式的沟道(channel)，对于元件积集度的提高，相当有利。
但是，此种沟槽式非挥发性存储器的制造过程中，会使用多次的蚀刻步骤(回蚀刻、干式蚀刻、湿式蚀刻等等)，很容易因为工艺的蚀刻裕度不足，而破坏存储器的部分膜层，导致存储器的成品率与可靠度下降。
发明内容
鉴于此，本发明的目的就是提供一种半导体结构与非挥发性存储器的制造方法，可以提高制造工艺的蚀刻裕度。
本发明的再一目的是提供一种半导体结构与非挥发性存储器的制造方法，能够降低热预算，有助于增加掺杂轮廓的控制。
本发明提出一种半导体结构的制造方法，适用于非挥发性存储器的制造工艺中。首先提供基底，基底中已形成有沟槽，且沟槽的侧壁已形成有浮置栅极。然后，在沟槽中形成导体材料层，对导体材料层进行表面活化工艺，继之在导体材料层上形成保护层，其中该表面活化工艺加速了该保护层的形成。
上述半导体结构的制造方法中，保护层的形成方法为热氧化法。
上述半导体结构的制造方法中，导体材料层的材料例如是多晶硅。浮置栅极的材料例如是掺杂多晶硅。
上述半导体结构的制造方法中，还包括在形成导体层之前，在沟槽中形成层介电层，覆盖住浮置栅极。介电层的材料例如是氧化硅-氮化硅-氧化硅。
本发明提出一种非挥发性存储器的制造方法，此方法例如是先提供基底，基底上已形成有掩模层，且掩模层与基底中已形成有沟槽。接着，在沟槽侧壁形成浮置栅极，并在沟槽中形成源极线。之后，进行掺杂注入工艺，再进行热氧化工艺，在源极线上方形成一层氧化层，其中掺杂注入工艺加快了热氧化工艺的速率。继而，移除掩模层，并在沟槽外侧形成字线。
上述非挥发性存储器的制造方法中，源极线的材料例如是多晶硅。
上述非挥发性存储器的制造方法中，掺杂注入工艺利用的掺杂包括氮、砷和磷。掺杂注入工艺的掺杂浓度为4.95×1015～5.05×1015原子/cm3，注入能量为39～41千电子伏特。
上述非挥发性存储器的制造方法中，源极线的形成方法例如是先在基底上形成共形的导体材料层，之后以掩模层为掩模，回蚀刻导体材料层，并且残留填满沟槽的部分导体材料层以形成源极线。
上述非挥发性存储器的制造方法中，还包括在形成浮置栅极之后、形成源极线之前，在沟槽底部的基底中形成源极区。源极线例如与源极区电连接。
上述非挥发性存储器的制造方法中，还包括在形成浮置栅极之后、形成源极区之前，在沟槽中形成层介电层，覆盖住浮置栅极。这层介电层的材料例如是氧化硅-氮化硅-氧化硅。
上述非挥发性存储器的制造方法中，掩模层的材料例如是氮化硅。
上述非挥发性存储器的制造方法中，浮置栅极的材料例如是掺杂多晶硅。
上述非挥发性存储器的制造方法中，还包括在形成字线之后，在字线未与沟槽相邻侧的基底中形成漏极区。
本发明提出一种非挥发性存储器结构，非挥发性存储器系形成在基底上，基底形成有沟槽，其结构包括穿隧介电层、浮置栅极、层间介电层和源极线，位于沟槽内并且依次垂直地层叠；控制栅极，位于沟槽外的基底上，并且控制栅极的侧壁邻接穿隧介电层；和保护层，覆盖源极线的顶部表面。
上述非挥发性存储器结构中，还包括源极区，位于沟槽底部的基底中，并且与源极线电连接；和漏极区，位于控制栅极未与穿隧介电层邻接侧的基底中。
上述非挥发性存储器结构中，保护层为利用热氧化工艺形成的氧化层。
上述非挥发性存储器结构中，在形成氧化层之前，先对源极线进行掺杂注入工艺。
上述非挥发性存储器结构中，浮置栅极的顶部高于基底顶面。
上述非挥发性存储器结构中，浮置栅极的顶部具有尖角状结构。
上述非挥发性存储器结构中，保护层的厚度约为700埃()～850埃()。
上述非挥发性存储器结构中，源极线的材料包括多晶硅。浮置栅极的材料包括掺杂多晶硅。介电层的材料包括氧化硅-氮化硅-氧化硅。
上述半导体结构与非挥发性存储器的制造方法，对源极线进行掺杂注入工艺，使得保护层的形成速率得以加快，此保护层不但保护源极线不受破坏，还可以提高后续蚀刻步骤的工艺裕度。另一方面，本发明提出的制造方法降低了形成保护层所需要的热预算，故而得以对于掺杂区(源极区与漏极区)的掺杂轮廓获得较好的控制。
为让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举实施例，并结合附图，作详细说明如下。
附图说明
图1A至图1D是展示制造本发明实施例的一种非挥发性存储器的剖面图。
简单符号说明
100：基底
105：垫层
110：掩模层
113：沟槽
115：穿隧介电层
120：浮置栅极
125：间隙壁
130：层间介电层
135：源极区
137：导体材料层
140：源极线
145：保护层
150：控制栅极(字线)
155：漏极区
具体实施方式
图1A至图1D是展示本发明实施例的一种非挥发性存储器的制造流程的剖面图。
请参照图1A，此方法先提供基底100，基底100例如是硅基底。基底100上已形成有一层掩模层110，掩模层110的材料例如是氮化硅、碳化硅或碳氮化硅，其形成方法例如是化学气相沉积法。掩模层110与基底100之间例如是设置有一层垫层105，此垫层105例如是在隔离结构(未展示)的制造过程中所形成的。
在掩模层110与基底100中形成沟槽113。沟槽113的形成方法例如是利用光刻蚀刻的方式移除部分掩模层110与部分基底100，移除的方法例如是干式蚀刻法。然后，在沟槽113内壁形成一层穿隧介电层115。穿隧介电层115的材料例如是氧化硅，其形成方法例如是高温热氧化法，当然，后续可以再进行快速热回火以改善氧化硅的品质。
接着，请继续参照图1A，在沟槽113的侧壁形成浮置栅极120。浮置栅极120的制造方法例如是先在沟槽113中填入一层导体层(未展示)，其材料例如是掺杂多晶硅，其形成方法例如是采用临场注入掺杂的方式以化学气相沉积法形成之。该导体层的顶面例如是低于隔离结构(未展示)顶面并且高于基底100顶面，且该导体层的顶部在接近沟槽113侧壁处具有尖角状构造，因此可增加电子抹除效率，加快该非挥发性存储器的数据的读写速度。之后，在该导体层上的沟槽113侧壁形成间隙壁125，间隙壁125的形成方法例如是先形成一层间隙壁材料层，之后，利用各向异性蚀刻工艺而形成位于沟槽113侧壁的间隙壁125。间隙壁125的材料例如是与其下方的该导体层具有不同蚀刻选择比的材料，如氧化硅。继而以间隙壁125为掩模，移除部分该导体层而形成浮置栅极120。
继而，在沟槽113中形成层间介电层130，覆盖住浮置栅极120。层间介电层130的材料例如是氧化硅，其形成方法例如是先进行高温热氧化沉积法，再进行快速热回火。当然，层间介电层130也可以是由多层介电材料所形成的复合介电层，如氧化硅-氮化硅，或是氧化硅-氮化硅-氧化硅等。
尔后，请继续参照图1A，在沟槽113底部的基底100中形成源极区135。源极区135例如是磷、砷等N型掺杂的掺杂区，其形成方法例如是离子注入法。接下来，在基底100上形成一层共形的导体材料层137，填满沟槽140并覆盖住掩模层110。导体材料层137的材料例如是多晶硅，其形成方法例如是化学气相沉积法。
然后，请参照图1B，移除掩模层110上的导体材料层137，例如是以掩模层110为蚀刻终止层回蚀刻导体材料层137，而残留填满沟槽113的部分导体材料层。在实施例中，该残留部分导体材料层例如是与源极区135电连接，用以作为非挥发性存储器的源极线140。接下来，对源极线140进行掺杂注入工艺I，掺杂注入工艺例如是以离子注入法，注入氮、砷、磷等掺杂。举例来说，掺杂注入工艺注入砷的浓度为4.95×1015～5.05×1015原子/cm3；注入能量为39～41千电子伏特。然后，请参照图1C，在源极线140上形成一层保护层145。保护层145的形成方法例如是热氧化法。保护层145的厚度约为700埃()～850埃()，可以维持其下方的源极线140的完整性，避免源极线140因后续的蚀刻步骤而受到破坏。
由于利用此掺杂注入工艺I，可以适度地调整源极线140中各分子之间的键结，因而大大地加快了后续热氧化工艺的速率，并得以降低所需的热预算。举例来说，适当地控制掺杂注入工艺I的注入剂量与能量，可以将保护层145的形成速率提高5倍。这么一来，便能够大幅缩短热氧化法进行的时间，同时还可以避免源极区135掺杂外扩的情形发生。
接着，请参照图1D，在形成保护层145之后，移除掩模层110，移除的方法例如是湿式蚀刻法。之后，在沟槽113外侧的基底100上形成控制栅极(字线)150，并且在控制栅极(字线)150未与穿隧介电层115相邻侧的基底100中形成漏极区155。形成漏极区155之后，还可以形成一条位线(未展示)，与漏极区155电连接。控制栅极(字线)150、漏极区155、位线，以及完成此非挥发性存储器的后续工艺应为本领域的技术人员所周知，在此不再赘述。
上述非挥发性存储器的结构，是在源极线140顶部形成保护层145，以避免源极线140受到后续蚀刻步骤破坏，并且提高后续蚀刻步骤的工艺裕度。此外，上述非挥发性存储器的制造方法，是先对源极线140进行掺杂注入工艺I，之后再形成保护层145，因此可以加快保护层145的形成速率，并降低形成保护层145的热氧化法所需要的热预算。使得源极区135的掺杂轮廓更容易控制，更有助于元件的微缩。
虽然本发明已以实施例揭示如上，然而其并非用以限定本发明，任何本领域的技术人员，在不脱离本发明的精神和范围内，可对其进行些许的更动与修改，因此本发明的保护范围以所附权利要求所界定的为准。
Claims (28)
1.一种半导体结构的制造方法，适用于非挥发性存储器的制造工艺中，该方法包括：
提供基底，该基底中已形成有沟槽，且该沟槽的侧壁已形成有浮置栅极；
在该沟槽中形成导体材料层；
对该导体材料层进行表面活化工艺；并且
在该导体材料层上形成保护层，其中该表面活化工艺加快了该保护层的形成速率。
2.如权利要求1所述的半导体结构的制造方法，其中该表面活化工艺为掺杂注入工艺，该保护层的形成方法为热氧化法。
3.如权利要求1所述的半导体结构的制造方法，其中该导体材料层的材料包括多晶硅。
4.如权利要求1所述的半导体结构的制造方法，还包括在形成该导体材料层之前，在该沟槽中形成介电层，覆盖住该浮置栅极。
5.如权利要求4所述的半导体结构的制造方法，其中该介电层的材料包括氧化硅-氮化硅-氧化硅。
6.如权利要求1所述的半导体结构的制造方法，其中该浮置栅极的材料包括掺杂多晶硅。
7.一种非挥发性存储器的制造方法，包括：
提供基底，该基底上已形成有掩模层，且该掩模层与该基底中已形成有沟槽；
在该沟槽的侧壁形成浮置栅极；
在该沟槽中形成源极线；
进行掺杂注入工艺；
进行热氧化工艺，在该源极线上方形成氧化层，其中该掺杂注入工艺加快了该热氧化工艺的速率；
移除该掩模层；并且
在该沟槽外侧形成字线。
8.如权利要求7所述的非挥发性存储器的制造方法，其中该源极线的材料包括多晶硅。
9.如权利要求7所述的非挥发性存储器的制造方法，其中该掺杂注入工艺利用的掺杂包括氮、砷和磷。
10.如权利要求7所述的非挥发性存储器的制造方法，其中该掺杂注入工艺的掺杂浓度为4.95×1015～5.05×1015原子/cm3，注入能量为39～41千电子伏特。
11.如权利要求7所述的非挥发性存储器的制造方法，其中该源极线的形成方法包括：
在该基底上形成共形的导体材料层；并且
以该掩模层为掩模，回蚀刻该导体材料层，并且残留填满该沟槽的部分导体材料层以形成该源极线。
12.如权利要求7所述的非挥发性存储器的制造方法，还包括在形成该浮置栅极之后、形成该源极线之前，在该沟槽底部的该基底中形成源极区。
13.如权利要求12所述的非挥发性存储器的制造方法，其中该源极线与该源极区电连接。
14.如权利要求12所述的非挥发性存储器的制造方法，还包括在形成该浮置栅极之后、形成该源极区之前，在该沟槽中形成介电层，覆盖住该浮置栅极。
15.如权利要求14所述的非挥发性存储器的制造方法，其中该介电层的材料包括氧化硅-氮化硅-氧化硅。
16.如权利要求7所述的非挥发性存储器的制造方法，其中该掩模层的材料包括氮化硅。
17.如权利要求7所述的非挥发性存储器的制造方法，其中该浮置栅极的材料包括掺杂多晶硅。
18.如权利要求7所述的非挥发性存储器的制造方法，还包括在形成该字线之后，在该字线未与该沟槽相邻侧的该基底中形成漏极区。
19.一种非挥发性存储器结构，该非挥发性存储器形成在基底上，该基底形成有沟槽，其结构包括：
穿隧介电层、浮置栅极、层间介电层和源极线，位于该沟槽内并且依次垂直地层叠；
控制栅极，位于该沟槽外的该基底上，并且该控制栅极的侧壁邻接该穿隧介电层；和
保护层，覆盖该源极线的顶部表面。
20.如权利要求19所述的非挥发性存储器结构，还包括：
源极区，位于该沟槽底部的基底中，并且与该源极线电连接；和
漏极区，位于该控制栅极未与该穿隧介电层邻接侧的该基底中。
21.如权利要求19所述的非挥发性存储器结构，其中该保护层为利用热氧化工艺形成的氧化层。
22.如权利要求21所述的非挥发性存储器结构，其中在形成该氧化层之前，先对该源极线进行掺杂注入工艺。
23.如权利要求19所述的挥发性存储器结构，其中该浮置栅极的顶部高于该基底顶面。
24.如权利要求19所述的非挥发性存储器结构，其中该浮置栅极的顶部具有尖角状结构。
25.如权利要求19所述的非挥发性存储器结构，其中该保护层的厚度约为700埃～850埃。
26.如权利要求19所述的非挥发性存储器结构，其中该源极线的材料包括多晶硅。
27.如权利要求19所述的非挥发性存储器结构，其中该浮置栅极的材料包括掺杂多晶硅。
28.如权利要求19所述的非挥发性存储器结构，其中该介电层的材料包括氧化硅-氮化硅-氧化硅。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNA2006101084118A CN101118856A (zh) | 2006-08-02 | 2006-08-02 | 半导体结构与非挥发性存储器的结构及制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNA2006101084118A CN101118856A (zh) | 2006-08-02 | 2006-08-02 | 半导体结构与非挥发性存储器的结构及制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101118856A true CN101118856A (zh) | 2008-02-06 |
Family
ID=39054889
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA2006101084118A Pending CN101118856A (zh) | 2006-08-02 | 2006-08-02 | 半导体结构与非挥发性存储器的结构及制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101118856A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105405850A (zh) * | 2015-10-30 | 2016-03-16 | 武汉新芯集成电路制造有限公司 | 一种浮栅闪存器件的制造工艺 |
| CN113013235A (zh) * | 2019-12-20 | 2021-06-22 | 合肥晶合集成电路股份有限公司 | 一种存储器及其制造方法 |
-
2006
- 2006-08-02 CN CNA2006101084118A patent/CN101118856A/zh active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105405850A (zh) * | 2015-10-30 | 2016-03-16 | 武汉新芯集成电路制造有限公司 | 一种浮栅闪存器件的制造工艺 |
| CN105405850B (zh) * | 2015-10-30 | 2018-06-26 | 武汉新芯集成电路制造有限公司 | 一种浮栅闪存器件的制造工艺 |
| CN113013235A (zh) * | 2019-12-20 | 2021-06-22 | 合肥晶合集成电路股份有限公司 | 一种存储器及其制造方法 |
| CN113013235B (zh) * | 2019-12-20 | 2023-10-24 | 合肥晶合集成电路股份有限公司 | 一种存储器及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7494870B2 (en) | Methods of forming NAND memory with virtual channel | |
| KR100556527B1 (ko) | 트렌치 소자 분리막 형성 방법 및 불휘발성 메모리 장치의제조 방법 | |
| KR100876957B1 (ko) | 노어형 불 휘발성 메모리 소자 및 이를 형성하기 위한 형성방법 | |
| KR20110100958A (ko) | 수직형 반도체 소자의 제조 방법 | |
| WO2011160011A1 (en) | Isolation between nonvolatile memory cells by means of low- dielectric- constant dielectrics and air gaps and corresponding manufacturing method | |
| US7573089B2 (en) | Non-volatile memory device | |
| CN101515570A (zh) | 存储器装置及其制造方法和操作方法 | |
| US8592272B2 (en) | Method of manufacturing non-volatile semiconductor memory device | |
| CN106449643A (zh) | 非挥发性内存单元的制造方法 | |
| US6969653B2 (en) | Methods of manufacturing and-type flash memory devices | |
| TWI402974B (zh) | 記憶體及其製造方法 | |
| CN104952803A (zh) | 半导体结构的形成方法 | |
| US20130270623A1 (en) | Semiconductor memory device and manufacturing method of semiconductor memory device | |
| WO2007026391A1 (ja) | 半導体装置およびその製造方法 | |
| KR100365033B1 (ko) | 반도체 기억장치의 제조방법 및 반도체 기억장치 | |
| CN111384056B (zh) | 非易失性存储器及其形成方法 | |
| CN101118856A (zh) | 半导体结构与非挥发性存储器的结构及制造方法 | |
| KR20120137882A (ko) | 비휘발성 메모리 장치의 제조 방법 | |
| CN102569303A (zh) | 浮栅型半导体存储器件及其制造方法 | |
| WO2008088654A1 (en) | Nand memory with dual control gates having fixed charge layer below control gates | |
| CN103117281B (zh) | 半导体存储器件及其制造方法 | |
| US20070069275A1 (en) | Bi-directional read/program non-volatile floating gate memory array, and method of formation | |
| US7413953B2 (en) | Method of forming floating gate array of flash memory device | |
| CN100508168C (zh) | 快闪存储器的制作方法 | |
| KR101093147B1 (ko) | 낸드 플래시 메모리 소자의 게이트 패턴 및 그 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| AD01 | Patent right deemed abandoned | ||
| C20 | Patent right or utility model deemed to be abandoned or is abandoned |