CN101114638B - 内含软性电路板的堆栈式半导体封装结构 - Google Patents

内含软性电路板的堆栈式半导体封装结构 Download PDF

Info

Publication number
CN101114638B
CN101114638B CN2006101090034A CN200610109003A CN101114638B CN 101114638 B CN101114638 B CN 101114638B CN 2006101090034 A CN2006101090034 A CN 2006101090034A CN 200610109003 A CN200610109003 A CN 200610109003A CN 101114638 B CN101114638 B CN 101114638B
Authority
CN
China
Prior art keywords
chip
packaging structure
type semiconductor
stack type
semiconductor packaging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2006101090034A
Other languages
English (en)
Other versions
CN101114638A (zh
Inventor
邱基综
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Priority to CN2006101090034A priority Critical patent/CN101114638B/zh
Publication of CN101114638A publication Critical patent/CN101114638A/zh
Application granted granted Critical
Publication of CN101114638B publication Critical patent/CN101114638B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Wire Bonding (AREA)

Abstract

本发明涉及一种内含软性电路板的堆栈式半导体封装结构，包括一基板及一芯片组。该芯片组至少包括一第一芯片、一第二芯片及一软性电路板，该第二芯片位于该第一芯片的上方，且利用设置于该第一芯片和第二芯片的两端的该软性电路板连接至该第一芯片，该芯片组电连接至该基板，其中该第一芯片具有上表面及下表面，该第二芯片具有上表面及下表面，该软性电路板连接该第二芯片上表面及该第一芯片上表面。藉此，可不需现有间隔物的设置，因此可有效降低该半导体封装结构的整体高度，且可简化工艺，减少制造成本。

Description

内含软性电路板的堆栈式半导体封装结构
技术领域
本发明涉及一种堆栈式半导体封装结构，特别是涉及一种内含软性电路板的堆栈式半导体封装结构。
背景技术
参考图1，显示现有堆栈式半导体封装结构的剖视示意图。该现有堆栈式半导体封装结构1包括一基板11、一第一芯片12、一间隔物(Spacer)13、一第二芯片14、多条第一导线15、多条第二导线16及一封胶材料17。
该基板11具有一上表面111及一下表面112。该第一芯片12具有一上表面121及一下表面122。该第一芯片12的下表面122利用一第一黏胶181黏附于该基板11上表面111。该间隔物13利用一第二黏胶182黏附于该第一芯片12上表面121。该第二芯片14具有一上表面141及一下表面142。该第二芯片14的下表面142利用一第三黏胶183黏附于该间隔物13上。该些第一导线15电连接该第一芯片12上表面121及该基板11上表面111。该些第二导线16电连接该第二芯片14上表面141及该基板11上表面111。该封胶材料17用以包覆该基板11上表面111、该第一芯片12、该间隔物13、该第二芯片14、该些第一导线15及该些第二导线16。
在该现有堆栈式半导体封装结构1中，为了避免该第二芯片14压坏该些第一导线15，必须设置较厚的该间隔物13以撑高该第二芯片14，加大该第一芯片12及该第二芯片14的间距。如此不仅会加高该半导体封装结构1的整体高度，而且该间隔物13在置放过程中对位不易，容易碰坏该些第一导线15。
因此，有必要提供一种创新且具进步性的堆栈式半导体封装结构，以解决上述问题。
发明内容
本发明的主要目的在于提供一种内含软性电路板的堆栈式半导体封装结构，以解决上述问题。为此，本发明提供一种堆栈式半导体封装结构，包括一基板及一芯片组。该芯片组至少包括一第一芯片、一第二芯片及一软性电路板，该第二芯片位于该第一芯片的上方，且利用设置于该第一芯片和第二芯片的两端的该软性电路板连接至该第一芯片，该芯片组电连接至该基板，其中该第一芯片具有上表面及下表面，该第二芯片具有上表面及下表面，该软性电路板连接该第二芯片上表面及该第一芯片上表面。
藉此，可不需现有间隔物的设置，因此可有效降低该半导体封装结构的整体高度，且可简化工艺，减少制造成本。
附图说明
图1显示现有堆栈式半导体封装结构的剖视示意图；
图2显示本发明内含软性电路板的堆栈式半导体封装结构的第一实施例的剖视示意图；
图3显示本发明内含软性电路板的堆栈式半导体封装结构的第二实施例的剖视示意图；
图4显示本发明内含软性电路板的堆栈式半导体封装结构的第三实施例的剖视示意图；
图5显示本发明内含软性电路板的堆栈式半导体封装结构的第四实施例的剖视示意图；
图6显示本发明内含软性电路板的堆栈式半导体封装结构的第五实施例的剖视示意图；及
图7显示本发明内含软性电路板的堆栈式半导体封装结构的第六实施例的剖视示意图。
简单符号说明
1现有堆栈式半导体封装结构
2本发明第一实施例的堆栈式半导体封装结构
3本发明第二实施例的堆栈式半导体封装结构
4本发明第三实施例的堆栈式半导体封装结构
5本发明第四实施例的堆栈式半导体封装结构
6本发明第五实施例的堆栈式半导体封装结构
7本发明第六实施例的堆栈式半导体封装结构
11基板    12第一芯片    13间隔物
14     第二芯片
15     第一导线
16     第二导线
17     封胶材料
21     基板
22     芯片组
31     基板
32     芯片组
33     间隔体
34     导线
35     封胶材料
41     基板
42     芯片组
43     间隔体
111    基板上表面
112    基板下表面
121    第一芯片上表面
122    第一芯片下表面
141    第二芯片上表面
142    第二芯片下表面
181    第一黏胶
182    第二黏胶
183    第三黏胶
211    基板上表面
212    基板下表面
221    第一芯片
222    第二芯片
223    软性电路板
311    基板上表面
312    基板下表面
321    第一芯片
322     第二芯片
323     软性电路板
411     基板上表面
412     基板下表面
421     第一芯片
422     第二芯片
423     软性电路板
2211    第一芯片上表面
2212    第一芯片下表面
2221    第二芯片上表面
2222    第二芯片下表面
3211    第一芯片上表面
3212    第一芯片下表面
3221    第二芯片上表面
3222    第二芯片下表面
4211    第一芯片上表面
4212    第一芯片下表面
4221    第二芯片上表面
4222    第二芯片下表面
4231    分支电路板
具体实施方式
参考图2，显示本发明内含软性电路板的堆栈式半导体封装结构的第一实施例的剖视示意图。本实施例的堆栈式半导体封装结构2包括一基板21及一芯片组22。该基板21具有一上表面211及一下表面212。该芯片组22包括一第一芯片221、一第二芯片222及一软性电路板223。该第一芯片221具有一上表面2211及一下表面2212，该第二芯片222具有一上表面2221及一下表面2222。该第二芯片222位于该第一芯片221的上方，且利用该软性电路板223电连接至该第一芯片221。该软性电路板223上具有多条平行的线路，且其端部可以和该些芯片上所对应的焊垫相接合。
在本实施例中，该软性电路板223连接该第二芯片222上表面2221及该第一芯片221下表面2212，且该第一芯片221下表面2212以倒装芯片方式附着至该基板21的上表面211，使得该芯片组22可以电连接至该基板21。此外，如果需要的话，也可以加上一封胶材料(图中未示)以包覆该芯片组22及该基板21上表面211。
在本实施例中，不需现有间隔物的设置，因此可有效降低该半导体封装结构2的整体高度，且可简化工艺，减少制造成本。
参考图3，显示本发明内含软性电路板的堆栈式半导体封装结构的第二实施例的剖视示意图。本实施例的堆栈式半导体封装结构3包括一基板31及一芯片组32。该基板31具有一上表面311及一下表面312。该芯片组32包括一第一芯片321、一第二芯片322及一软性电路板323。该第一芯片321具有一上表面3211及一下表面3212，该第二芯片322具有一上表面3221及一下表面3222。该第二芯片322位于该第一芯片321的上方，且利用该软性电路板323电连接至该第一芯片321。该软性电路板323上具有多条平行的线路，且其端部可以和该些芯片上所对应的焊垫相接合。
在本实施例中，该软性电路板323连接该第二芯片322上表面3221及该第一芯片321下表面3212，且该半导体封装结构3还包括一间隔体33、多条导线34及一封胶材料35。该间隔体33夹设于该第一芯片321下表面3212及该基板31上表面311之间。该些导线34电连接该第二芯片322上表面3221及该基板31上表面311，使得该芯片组32可以电连接至该基板31。该封胶材料35包覆该芯片组32、该间隔体33、该些导线34及该基板31上表面311。为了使该封胶材料35的流动更顺畅，该软性电路板323上开设有多个透孔(图中未示)，可以理解的是，该些透孔与该软性电路板323上的线路平行。
在本实施例中，该间隔体33的厚度可以比现有间隔物的厚度薄，因此可有效降低该半导体封装结构3的整体高度。
参考图4，显示本发明内含软性电路板的堆栈式半导体封装结构的第三实施例的剖视示意图。本实施例的堆栈式半导体封装结构4包括一基板41及一芯片组42。该基板41具有一上表面411及一下表面412。该芯片组42包括一第一芯片421、一第二芯片422及一软性电路板423。该第一芯片421具有一上表面4211及一下表面4212，该第二芯片422具有一上表面4221及一下表面4222。该第二芯片422位于该第一芯片421的上方，且利用该软性电路板423电连接至该第一芯片421。该软性电路板423上具有多条平行的线路，且其端部可以和该些芯片上所对应的焊垫相接合。
在本实施例中，该软性电路板423连接该第二芯片422上表面4221及该第一芯片421下表面4212，且该软性电路板423还包括一分支电路板4231，用以连接至该基板41上表面411，使得该芯片组42可以电连接至该基板41。该半导体封装结构4还包括一间隔体43。该间隔体43夹设于该第一芯片421下表面4212及该基板41上表面411之间。
参考图5，显示本发明内含软性电路板的堆栈式半导体封装结构的第四实施例的剖视示意图。本实施例的堆栈式半导体封装结构5与第一实施例的堆栈式半导体封装结构2(图2)大致相同，其中相同的元件赋予相同的编号，本实施例的堆栈式半导体封装结构5与第一实施例的堆栈式半导体封装结构2不同处仅在于该软性电路板223的连接位置。在本实施例的堆栈式半导体封装结构5中，该软性电路板223连接该第二芯片222上表面2221及该第一芯片221上表面2211。
参考图6，显示本发明内含软性电路板的堆栈式半导体封装结构的第五实施例的剖视示意图。本实施例的堆栈式半导体封装结构6与第二实施例的堆栈式半导体封装结构3(图3)大致相同，其中相同的元件赋予相同的编号，本实施例的堆栈式半导体封装结构6与第二实施例的堆栈式半导体封装结构3不同处仅在于该软性电路板323的连接位置。在本实施例的堆栈式半导体封装结构6中，该软性电路板323连接该第二芯片322上表面3221及该第一芯片321上表面3211。
参考图7，显示本发明内含软性电路板的堆栈式半导体封装结构的第六实施例的剖视示意图。本实施例的堆栈式半导体封装结构7与第三实施例的堆栈式半导体封装结构4(图4)大致相同，其中相同的元件赋予相同的编号，本实施例的堆栈式半导体封装结构7与第三实施例的堆栈式半导体封装结构4不同处仅在于该软性电路板423的连接位置。在本实施例的堆栈式半导体封装结构7中，该软性电路板423连接该第二芯片422上表面4221及该第一芯片421上表面4211。
惟上述实施例仅为说明本发明的原理及其功效，而非用以限制本发明。因此，本领域技术人员可在不违背本发明的精神对上述实施例进行修改及变化。本发明的权利范围应如后述的权利要求所列。

Claims (9)

1.一种堆栈式半导体封装结构，包括：
基板；及
芯片组，至少包括第一芯片、第二芯片及软性电路板，该第二芯片位于该第一芯片的上方，且利用设置于该第一芯片和第二芯片的两端的该软性电路板电连接至该第一芯片，该芯片组电连接至该基板，
其中该软性电路板还包括多个透孔。
2.如权利要求1所述的堆栈式半导体封装结构，还包括封胶材料，用以包覆该基板的表面及该芯片组。
3.如权利要求1所述的堆栈式半导体封装结构，其中该基板具有上表面，该第一芯片附着于该基板的上表面。
4.如权利要求3所述的堆栈式半导体封装结构，其中该第一芯片以倒装芯片方式附着于该基板的上表面。
5.如权利要求3所述的堆栈式半导体封装结构，还包括间隔体，夹设于该第一芯片及该基板的上表面之间。
6.如权利要求1所述的堆栈式半导体封装结构，还包括多条导线，用以连接该第二芯片及该基板。
7.如权利要求1所述的堆栈式半导体封装结构，其中该软性电路板还包括分支电路板，用以电连接至该基板。
8.如权利要求1所述的堆栈式半导体封装结构，其中该第一芯片具有上表面及下表面，该第二芯片具有上表面及下表面，该软性电路板连接该第二芯片上表面及该第一芯片下表面。
9.如权利要求1所述的堆栈式半导体封装结构，其中该第一芯片具有上表面及下表面，该第二芯片具有上表面及下表面，该软性电路板连接该第二芯片上表面及该第一芯片上表面。
CN2006101090034A 2006-07-25 2006-07-25 内含软性电路板的堆栈式半导体封装结构 Active CN101114638B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2006101090034A CN101114638B (zh) 2006-07-25 2006-07-25 内含软性电路板的堆栈式半导体封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2006101090034A CN101114638B (zh) 2006-07-25 2006-07-25 内含软性电路板的堆栈式半导体封装结构

Publications (2)

Publication Number Publication Date
CN101114638A CN101114638A (zh) 2008-01-30
CN101114638B true CN101114638B (zh) 2010-06-23

Family

ID=39022864

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006101090034A Active CN101114638B (zh) 2006-07-25 2006-07-25 内含软性电路板的堆栈式半导体封装结构

Country Status (1)

Country Link
CN (1) CN101114638B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106920789A (zh) * 2015-07-31 2017-07-04 三星半导体(中国)研究开发有限公司 一种半导体堆叠封装结构及其制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0521735B1 (en) * 1991-07-03 1995-11-29 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory control device and method of mounting same in high density
TWI254462B (en) * 2005-06-08 2006-05-01 Chipmos Technologies Bermuda Stacked chip package structure, chip package and fabricating method thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0521735B1 (en) * 1991-07-03 1995-11-29 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory control device and method of mounting same in high density
TWI254462B (en) * 2005-06-08 2006-05-01 Chipmos Technologies Bermuda Stacked chip package structure, chip package and fabricating method thereof

Also Published As

Publication number Publication date
CN101114638A (zh) 2008-01-30

Similar Documents

Publication Publication Date Title
CN100452396C (zh) 半导体装置及其制造方法
US20090032927A1 (en) Semiconductor substrates connected with a ball grid array
TW200737492A (en) Semiconductor package stack with through-via connection
CN102623371B (zh) Csp芯片贴装载具及贴装方法
TW200612526A (en) Chip package structure, package substrate and manufacturing method thereof
WO2009004870A1 (ja) 半導体パッケージ
CN101114638B (zh) 内含软性电路板的堆栈式半导体封装结构
US7932591B2 (en) Stacked semiconductor package having flexible circuit board therein
KR20130101192A (ko) 다수의 단차가 있는 인쇄회로 기판 (ｐｃｂ)을 갖는 반도체 패키지 및 반도체 패키지 제조 방법
US9041181B2 (en) Land grid array package capable of decreasing a height difference between a land and a solder resist
CN103354226B (zh) 堆叠封装器件
CN105097761B (zh) 芯片封装结构
US20090267206A1 (en) Stacked semiconductor package
CN101894829B (zh) 堆叠式封装结构
CN204958379U (zh) 一种系统级mems单载体芯片封装件
KR20090079401A (ko) 재배선층을 갖는 반도체 패키지 장치
CN103354225A (zh) 堆叠封装器件
JP2008159815A (ja) 半導体装置の製造方法
CN219842978U (zh) 减小底部填充胶溢胶范围的小尺寸Hybrid封装结构
TW200608526A (en) Memory module and method for manufacturing the same
KR100668847B1 (ko) 패키지 스택
CN103426872A (zh) 半导体封装件及其制造方法
KR20050071825A (ko) 내부에 복수의 패키지가 적층되는 반도체 소자 패키지
US20080012112A1 (en) Semiconductor package having advantage for stacking and stack-type semiconductor package
CN102800642A (zh) 具有导线架式接触指的多芯片封装构造

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant