CN101102632B

CN101102632B - 放电管点亮装置

Info

Publication number: CN101102632B
Application number: CN2007101281360A
Authority: CN
Inventors: 木村研吾; 福本征也
Original assignee: Sanken Electric Co Ltd
Current assignee: Sanken Electric Co Ltd
Priority date: 2006-07-07
Filing date: 2007-07-06
Publication date: 2011-01-05
Anticipated expiration: 2027-07-06
Also published as: CN101102632A; TW200818986A; US7746004B2; JP2008016365A; US20080042586A1

Abstract

一种放电管点亮装置包括连接到DC电源每一端的串联电路，变压器，FETQp1、Qp2、Qn1和Qn2，以及驱动电路。驱动电路包括晶体管Q1和Q3，用于对Qp1和Qp2的栅-源电容进行放电；电阻元件，用于确定晶体管Q1和Q3导通时的栅极电位；晶体管Q2和Q4，用于对Qp1和Qp2的栅-源电容进行充电；恒流电路；和分别与恒流电路和电阻元件的串联电路串联连接的开关器，导通/关闭恒流电路。

Description

放电管点亮装置

技术领域

本发明涉及用于点亮放电管的放电管点亮装置，特别是涉及用于点亮安装在例如液晶便携设备中的冷阴极灯的放电管点亮装置。

背景技术

放电管点亮装置归类为应用n型MOSFET作为高压端(high side)开关元件的那些和应用p型MOSFET作为高压端开关元件的那些。诸如应用冷阴极灯的笔记本电脑的液晶便携设备，通常使用p型MOSFET作为高压端开关元件，因为如果使用n型MOSFET作为高压端开关元件，需要采用自举(bootstrap)电路等驱动n型MOSFET，使驱动电路变得复杂化并增加了成本。

电容增压技术是驱动使用p型MOSFET作为高压端开关元件的放电管点亮装置的简单例子。该技术的一个例子公开在图1所示的日本未审查专利申请公开No.2003-164163中。图1中，第一和第二串联电路设置在DC电源Vin和地极之间。第一串联电路包括p型MOSFET Qp1作为高压端开关元件，以及n型MOSFET Qn1作为低压端开关元件。第二串联电路包括p型MOSFETQp2作为高压端开关元件，以及n型MOSFET Qn2作为低压端开关元件。在p型MOSFET Qp1和n型MOSFET Qn1的连接点与p型MOSFET Qp2和n型MOSFET Qn2的连接点之间，连接了串联电路，包括谐振电容器C3和变压器T的初级线圈P。变压器T的次级线圈S的每一端都连接到电容器C4。

DC电源Vin连接到p型MOSFET Qp1(以下称为p型FET Qp1)的源极和p型MOSFET Qp2(以下称为p型FET Qp2)的源极。在p型FET Qp1的栅极和源极之间连接了包括二极管D1和电阻器R1的并联电路。在p型FETQp2的栅极和源极之间连接了包括二极管D2和电阻器R2的并联电路。p型FET Qp1的栅极通过电容器C1连接到控制IC 1的端子PD1。p型FET Qp2的栅极通过电容器C2连接到控制IC 1的端子PD2。n型MOSFET Qn1(以下称为n型FET Qn1)的栅极连接到控制IC 1的端子ND1。n型MOSFET Qn2(以下称为n型FET Qn2)的栅极连接到控制IC 1的端子ND2。

控制IC 1(或者分立电路)包括调节器11，分频器13，误差放大器15和振荡器17。调节器11接收DC电源Vin并生成预定电压Vp.REG，将该电压提供给分频器13。变压器T的次级线圈S的第一端连接到放电管3的第一电极。放电管3的第二电极连接到灯电流检测器5。灯电流检测器5检测流过放电管3的电流并将与检测的电流成比例的电压提供给误差放大器15。误差放大器15将来自灯电流检测器5的电压与参考电压进行比较，并将误差电压发送给振荡器17。振荡器17将误差电压与三角波进行比较，并生成宽度对应于误差电压的脉冲信号。当误差电压大时，脉冲信号的脉冲宽度宽，当误差电压小时，脉冲信号的脉冲宽度窄。

分频器13对来自振荡器17的脉冲信号的频率进行分频。也就是，在给定周期的第一半周期中，通过端子PD1和ND1将高电位脉冲信号提供给p型FETQp1和n型FET Qn1，通过端子PD2和ND2将低电位脉冲信号提供给p型FETQp2和n型FET Qn2。在给定周期的第二半周期内，将低电位脉冲信号提供给p型FET Qp1和n型FET Qn1，将高电位脉冲信号提供给p型FET Qp2和n型FET Qn2。这形成了p型FET Qp1和n型FET Qn2同时导通的导通周期与p型FET Qp2和n型FET Qn1同时导通的导通周期的交替。

将参考图2的时序图解释图1的放电管点亮装置的工作。在时刻t2，p型FET Qp1和n型FET Qn2导通，使电流从DC电源Vin沿着包含Qp1，C3，P，和Qn2的线路流过，向电容器C3和变压器T的初级线圈P施加电压。因此，电容器C3和变压器T的初级线圈P的电感产生谐振来生成正弦波电流。然后，变压器T的次级线圈S生成电压，使电流通过放电管3，从而打开放电管3。

在时刻t3，p型FET Qp2和n型FET Qn1导通，使电流从DC电源Vin沿着包含Qp2，P，C3和Qn1的线路流过，反向地对电容器C3和变压器T的初级线圈P施加电压。由此，变压器T的次级线圈S生成反相的高正弦波电压，打开放电管3。

如果由于例如插入或移除适配器而导致输入电压Vin突然变化，图1的现有技术将与来自端子PD1和PD2的驱动信号的电平无关地增加每个p型FETQp1和Qp2的栅-源电压，并导通p型FET Qp1和Qp2。由此，包含四个FETQp1，Qn1，Qp2和Qn2的桥电路流过直通(shoot-through)(短路)电流，击穿p型FET Qp1和Qp2。例如，如果输入电压Vin突然增大，充电电流流过电容器C1和C2，增加电阻器R1和R2的端电压，即p型FET Qp1和Qp2的栅-源电压，从而导通p型FET Qp1和Qp2。

为了解决这个问题，使用了一种双极图腾柱(bipolar totem pole)技术驱动作为高压端开关元件的p型FET。图3示出了日本未审查专利申请公开No.11-298308中公开的采用图腾柱技术的放电管点亮装置。图4为示出图3的装置中各个部分处的信号的时序图。图3的装置具有与图1的控制IC 1不同的控制IC 1a，不同之处在于驱动p型FET Qp1和Qp2的驱动器。图3中，驱动p型FET Qp1的驱动器包括晶体管Q1至Q4和电阻器R0至R4，驱动p型FET Qp2的驱动器包括晶体管Q5至Q8和电阻器R5至R9。

如果图3中输入电压Vin突然增大，来自电阻器R1的电压导通晶体管Q1，使p型FET Qp1的栅-源电压基本为零。类似地，来自电阻器R6的电压导通晶体管Q5，使p型FET Qp2的栅-源电压基本为零。由于p型FET Qp1和Qp2关闭，没有直通电流通过桥电路。

发明内容

根据图3所示的现有技术，来自端子PD1的驱动信号为低时，p型FET Qp1的栅-源电压VPGS如下确定：

VPGS≈{R1/(R1+R2)}×Vin-VBE(Q2)

也就是，p型FET Qp1(Qp2)的栅-源电压VPGS很大地依赖于输入电压Vin。例如，在笔记本电脑中，输入电压Vin在大约7V和大约22V之间变化，很大地改变p型FET的栅-源电压VPGS。如果输入电压Vin低，则p型FET的栅电压将不足够导通/关闭p型FET，或者将增大导通电阻，产生热量。

如果输入电压Vin高，则p型FET的栅-源电压将增加，反应性地对p型FET栅极和源极之间的电容器进行充电和放电，从而降低了效率。在最坏的情况下，输入电压将超过p型FET的栅-源承受电压，击穿p型FET。为了解决这个问题，必须设置例如Zener二极管以箝制p型FET的栅源电压。

根据本发明，可以提供一种放电管点亮装置，即使输入电压突然变化也能够防止p型FET被击穿，并保证了较宽输入电压变化范围内的高效率。

根据本发明的第一技术方面，提供了一种放电管点亮装置，包括：第一串联电路，与DC电源的每一端连接并包括串联连接的高压端第一p型FET和低压端第一n型FET；第二串联电路，与DC电源的每一端连接并包括串联连接的高压端第二p型FET和低压端第二n型FET；变压器，具有初级线圈和次级线圈，初级线圈与电容器形成的串联电路连接在第一p型FET和第一n型FET的连接点与第二p型FET和第二n型FET的连接点之间，次级线圈连接到放电管；控制电路，配置成通过根据流过放电管的灯电流向FET提供控制信号，来交替导通/关闭第一p型FET和第二n型FET与第一n型FET和第二p型FET；以及第一驱动电路，配置成驱动第一p型FET，和第二驱动电路，配置成驱动第二p型FET，第一和第二驱动电路每个都包括：第一开关元件，配置成导通时对相应的p型FET的栅-源电容放电从而关闭该p型FET；电阻元件，一端连接到DC电源，配置成在第一开关元件导通时确定第一开关元件的控制端的电位；第二开关元件，配置成导通时对相应的p型FET的栅-源电容充电从而导通该p型FET；恒流电路，与电阻元件串联连接；以及开关器，与恒流电路和电阻元件的串联电路串联连接，配置成在控制电路的控制下导通/关闭恒流电路。

根据本发明的第二技术方面，提供了一种放电管点亮装置，包括：第一串联电路，与DC电源(Vin)的每一端连接并包括串联连接的高压端p型FET和低压端n型FET；变压器，具有初级线圈和次级线圈，初级线圈与p型FET和n型FET的连接点连接并且连接到通过电容器与DC电源的至少一端连接的连接点上，次级线圈连接到放电管；控制电路，配置成根据流过放电管的灯电流交替导通/关闭p型FET和n型FET；以及驱动电路，配置成驱动p型FET，该驱动电路包括：第一开关元件，配置成导通时对p型FET的栅-源电容放电从而关闭该p型FET；电阻元件，一端连接到DC电源，配置成在第一开关元件导通时确定第一开关元件的控制端的电位；第二开关元件，配置成导通时对p型FET的栅-源电容充电从而导通该p型FET；恒流电路，与电阻元件串联连接；以及开关器，与恒流电路和电阻元件的串联电路串联连接，并配置成在控制电路的控制下导通/关闭恒流电路。

根据本发明的任一方面，开关器响应于控制信号导通，使恒定电流从恒流电路流过电阻元件。电阻元件提供了由电阻元件的电阻和恒定电流的乘积确定的恒定端电压。恒定端电压是固定的电压，不受输入电压的电平的影响。因此，即使输入电压突然变化，p型FET也决不会被击穿，保证了较宽输入电压变化范围的高效率。

附图说明

图1为示出根据现有技术的放电管点亮装置的电路图；

图2为示出图1的装置中不同部分处的信号的时序图；

图3为示出根据另一现有技术的放电管点亮装置的电路图；

图4为示出图3的装置中不同部分处的信号的时序图；

图5为示出根据本发明第一实施例的放电管点亮装置的电路图；

图6为示出图5的装置中不同部分处的信号的时序图；

图7为示出根据本发明第二实施例的放电管点亮装置的电路图。

具体实施方式

将参考附图详细描述根据本发明实施例的放电管点亮装置。

第一实施例

图5是根据本发明第一实施例的放电管点亮装置的电路图。图5的实施例中，相对于图1的装置，去除了连接到图1中的p型FET Qp1的电阻器R1、二极管D1和电容器C1，还去除了连接到图1中的p型FET Qp2的电阻器R2、二极管D2和电容器C2。另外，图5的实施例采用了控制IC 1b中的驱动电路19a和19b。图5的实施例的其他部分与图1的现有技术中的那些相同，因此，使用了相同的参考标记表示，省略了它们的描述。将描述与现有技术不同的部分。

驱动电路19a驱动p型FET Qp1。驱动电路19a包括(i)晶体管Q1，配置成导通时对p型FET Qp1的栅-源电容进行放电以关闭p型FET Qp1；(ii)电阻器R1，一端连接到DC电源Vin，并且在晶体管Q1导通时作为阻抗元件确定晶体管Q1的基极电位；(iii)晶体管Q2，配置成导通时对p型FET Qp1的栅-源电容进行充电以导通p型FET Qp1；(iv)恒流电路CC1，与电阻器R1串联并流过恒定电流；和(v)开关器S1，与恒流电路CC1和电阻器R1的串联电路串联连接，响应于分频器13的第一控制信号导通/关闭恒流电路CC1。

开关器S1(S2)响应于高电平输入信号关闭。开关器可以是具有恒流特性的半导体开关。在这种情况下，半导体开关可以同时作为开关器S1(S2)和恒流电路CC1(CC2)。开关器S2以相同的方式工作。例如，半导体开关可以是MOSFET。在这种情况下，将MOSFET的栅极箝位在预定电压，插入源极电阻来提供由“(VG-Vth)/Rs”确定的恒定电流，其中VG是栅极箝位电压，Vth是栅-源电压，Rs是源极电阻。

晶体管Q1是npn型，集电极连接到电源Vin的正极。晶体管Q2是pnp型，集电极连接到地极。晶体管Q1和Q2的发射极彼此连接，二者之间的连接点通过电阻器R0连接到p型FET Qp1的栅极。晶体管Q1和Q2的基极彼此连接。在晶体管Q1的集电极和基极之间连接有电阻器R1。在晶体管Q2的集电极和基极之间连接有恒流电路CC1和开关器S1的串联电路。来自分频器13的第一控制信号也施加到n型FET Qn1的栅极。

驱动电路19b驱动p型FET Qp2。与驱动电路19a的方式类似，驱动电路19b包括(i)晶体管Q3，配置成导通时对p型FET Qp2的栅-源电容进行放电以关闭p型FET Qp2；(ii)电阻器R3，一端连接到DC电源Vin并在晶体管Q3导通时作为阻抗元件确定晶体管Q3的基极电位；(iii)晶体管Q4，配置成导通时对p型FET Qp2的栅-源电容进行充电以导通p型FET Qp2；(iV)恒流电路CC2，与电阻器R3串联并流过恒定电流；和(v)开关器S2，与恒流电路CC2和电阻器R3的串联电路串联连接，响应于分频器13的第二控制信号导通/关闭恒流电路CC2。

晶体管Q3是npn型，集电极连接到电源的正极。晶体管Q4是pnp型，集电极接地。晶体管Q3和Q4的发射极彼此连接，二者之间的连接点通过电阻器R2连接到p型FET Qp2的栅极。晶体管Q3和Q4的基极彼此连接。在晶体管Q3的集电极和基极之间连接有电阻器R3。在晶体管Q4的集电极和基极之间连接有恒流电路CC2和开关器S2的串联电路。来自分频器13的第二控制信号也施加到n型FET Qn2的栅极。

将解释根据第一实施例的放电管点亮装置的操作。图6是第一实施例的装置中各部分处的信号的时序图。

在时刻t2，响应于从分频器13到开关器S1的控制端和n型FET Qn1的栅极的低电平第一控制信号，开关器S1导通，n型FET Qn1关闭。

当开关器S1导通时，恒流电路CC1提供的恒定电流I1流过电阻器R1。也就是，流过电阻器R1的电流I2变得等于I1，电阻器R1两端之间的端电压变为由电阻器R1的电阻和电流I1的乘积确定的恒定电压VR1。

电阻器R1的端电压VR1是恒定的，而与输入电压Vin的电位无关。也就是，即使输入电压Vin突然变化，流过电阻器R1的电流还是来自恒流电路CC1的恒定电流I1，因此，电阻器R1的端电压VR1是恒定的(VR1＝R1xI1)，而与输入电压Vin的电位无关。

因此，p型FET Qp1的源-栅电压VPGS1将为电阻器R1的端电压VR1与晶体管Q1的基极-发射极电压Vbel之和确定的恒定电压。通过将p型FET Qp1的源-栅电压VPGS1设置为大于p型FET Qp1的箝断(pinch off)电压，而小于对于源-栅电压的特定最大值，可以安全并确定地导通/关闭p型FET Qp1，而与输入电压Vin无关。响应于来自端子PD1的低电平信号p型FET Qp1导通。

在时刻t2，响应于从分频器13到开关器S2的控制端和n型FET Qn2的栅极的高电平第二控制信号，开关器S2关闭，n型FET Qn2导通。

当开关器S2关闭时，恒流电路CC2提供的流过电阻器R3的恒定电流I3切断。只有基本为零的晶体管Q3和Q4的基极电流。结果，电阻器R3的端电压将接近零，因此p型FET Qp2的源-栅电压VPGS2变为接近零。响应于来自端子PD2的高电平信号，p型FET Qp2关闭。之后，DC电源Vin提供的电流流过沿着Qp1、C3、P和Qn2延伸的路径，点亮放电管3。

在时刻t3，由分频器13至开关器S2的控制端和n型FET Qn2的栅极的第二控制信号变为低，导通开关器S2，关闭n型FET Qn2。当开关器S2导通时，p型FET Qp2以类似于开关器S1导通时的方式导通。当由分频器13至开关器S1的控制端和n型FET Qn1的栅极的第一控制信号变为高时，开关器S1关闭，n型FET Qn1导通。此时，p型FET Qp1关闭。结果，DC电源Vin提供的电流流过沿着Qp2、P、C3和Qn1延伸的路径，点亮放电管3。

以此方式，根据第一实施例的放电管点亮装置不会增加高压端p型FETQp1和Qp2任一个的栅-源电压。与DC电源Vin的电压无关，当端子PD1和PD2中对应的一个提供低电平驱动信号时，高压端p型FET Qp1和Qp2任一个的栅-源电压VPGS固定。因此，p型FET Qp1和Qp2决不会被击穿，第一实施例的装置可以保证宽输入电压变化范围内的高效率。

驱动电路19a和19b，误差放大器15，振荡器17和分频器13集成到控制IC 1b中，从而单封装IC可以驱动全部MOSFET Qp1、Qp2、Qn1和Qn2。这使得电路设计更简单，点亮装置更紧凑和便宜。

第二实施例

图7是根据本发明第二实施例的放电管点亮装置的电路图。与图5所示应用了整桥(full-bridge)结构的第一实施例不同，图7所示的第二实施例采用了半桥结构。在第二实施例中，相对于图5的装置，图5的p型FET Qp2和n型FET Qn2分别由电容器C11和C12代替，并去除了图5的驱动电路19b。只有图5和6的第一实施例的驱动p型FET Qp1和n型FET Qn1的驱动电路19a的操作适用于图7的第二实施例。也就是，图7中第二实施例的驱动电路19a的操作与图5所示的第一实施例相同。第二实施例的半桥结构较简单。

根据第二实施例，变压器T的初级线圈P的一端连接到电容器C11和C12之间的中点。电容器C11和C12也可以省略，使得变压器T的初级线圈P的一端直接连接到电源Vin或者接地。作为替代，电容器C3可以省略，电容器C11和C12的组合电容可以等效为电容器C3的电容。

本申请要求2006年7月7日递交的日本专利申请No.2006-187691的优先权，其全部内容通过引用在此结合。尽管以上通过参考特定实施例对本发明进行了描述，但是本发明并不限于上述的实施例。对于本领域技术人员，通过教示可以对以上实施例进行各种修改和变型。本发明的范围参考所附权利要求限定。

Claims

1.一种放电管点亮装置，包括：

第一串联电路，与DC电源的每一端连接并包括串联连接的高压端第一p型FET和低压端第一n型FET；

第二串联电路，与DC电源的每一端连接并包括串联连接的高压端第二p型FET和低压端第二n型FET；

变压器，具有初级线圈和次级线圈，初级线圈与电容器的串联电路连接在第一p型FET和第一n型FET的连接点与第二p型FET和第二n型FET的连接点之间，次级线圈连接到放电管；

控制电路，配置成通过根据流过放电管的灯电流向FET提供控制信号，使得将第一p型FET和第二n型FET导通以及将第一n型FET和第二p型FET导通交替地进行，或将第一p型FET和第二n型FET关闭以及将第一n型FET和第二p型FET关闭交替地进行；以及

第一驱动电路，配置成驱动第一p型FET，和第二驱动电路，配置成驱动第二p型FET，第一和第二驱动电路每个都包括：

第一开关元件，配置成导通时对相应的p型FET的栅-源电容放电从而关闭该p型FET；

电阻元件，一端连接到DC电源，配置成在第一开关元件导通时确定第一开关元件的控制端的电位；

第二开关元件，配置成导通时对相应的p型FET的栅-源电容充电从而导通该p型FET；

恒流电路，与电阻元件串联连接；以及

开关器，与恒流电路和电阻元件的串联电路串联连接，配置成在控制电路的控制下导通/关闭恒流电路。

2.根据权利要求1所述的装置，其中驱动电路和控制电路设置在集成电路中。

3.一种放电管点亮装置，包括：

第一串联电路，与DC电源(Vin)的每一端连接并包括串联连接的高压端p型FET和低压端n型FET；

变压器，具有初级线圈和次级线圈，初级线圈与p型FET和n型FET的连接点连接并且连接到通过电容器与DC电源的至少一端连接的连接点上，次级线圈连接到放电管；

控制电路，配置成根据流过放电管的灯电流交替导通/关闭p型FET和n型FET；以及

驱动电路，配置成驱动p型FET，该驱动电路包括：

第一开关元件，配置成导通时对p型FET的栅-源电容放电从而关闭该p型FET；

第二开关元件，配置成导通时对p型FET的栅-源电容充电从而导通该p型FET；

恒流电路，与电阻元件串联连接；以及

开关器，与恒流电路和电阻元件的串联电路串联连接，并配置成在控制电路的控制下导通/关闭恒流电路。

4.根据权利要求3所述的装置，其中驱动电路和控制电路设置在集成电路中。