CN101101918A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN101101918A
CN101101918A CN 200610103193 CN200610103193A CN101101918A CN 101101918 A CN101101918 A CN 101101918A CN 200610103193 CN200610103193 CN 200610103193 CN 200610103193 A CN200610103193 A CN 200610103193A CN 101101918 A CN101101918 A CN 101101918A
Authority
CN
China
Prior art keywords
semiconductor substrate
supporting mass
semiconductor
back side
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN 200610103193
Other languages
English (en)
Other versions
CN100546038C (zh
Inventor
野间崇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to CN 200610103193 priority Critical patent/CN100546038C/zh
Publication of CN101101918A publication Critical patent/CN101101918A/zh
Application granted granted Critical
Publication of CN100546038C publication Critical patent/CN100546038C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Solid State Image Pick-Up Elements (AREA)

Abstract

一种搭载有感光元件的背面射入型半导体装置及其制造方法，不增加制造成本而谋求其性能的提高。在形成有感光元件(11)及其焊盘电极(13)的半导体基板(10)的表面上粘接支承体(15)。然后，蚀刻支承体(15)，形成贯通支承体(15)而露出焊盘电极(13)的通孔(16)。之后，形成与焊盘电极(13)连接，通过通孔(16)并在支承体(15)表面延伸的配线(17)。最后，通过切割将半导体基板(10)分离成多个半导体芯片(10A)。该半导体装置使支承体(15)和电路基板(30)相对而进行安装。

Description

半导体装置及其制造方法
技术领域
本发明涉及半导体装置及其制造方法，特别地，涉及搭载有感光元件的背面射入型半导体装置及其制造方法。
背景技术
以往，在搭载有感光元件的半导体装置中，公知有对从半导体芯片的与感光元件的形成面相反一侧的主面射入的光进行检测的半导体装置。这种半导体装置被称为背面射入型或背面照射型半导体装置。接下来，参照附图说明背面射入型半导体装置的现有例的结构。图10是说明现有例的半导体装置的剖面图。
如图10所示，在半导体芯片210的表面形成有作为感光元件的CCD(Charge Coupled Device：电荷耦合器件)221以及其焊盘电极213。在半导体芯片210的背面形成有开口部210H。开口部210H的底部为与CCD211的形成区域大致相同的尺寸，构成将半导体芯片210薄膜化而成的薄膜部210T。另外，焊盘电极213经由导电性的突起(バンプ)216与形成于支承体215上的外部连接用电极217电连接。焊盘电极213与支承体215之间的空间由树脂214填埋。
半导体芯片210被装入到封装219中。在封装219上，在与半导体芯片210的开口部210H相对的一侧设置有由玻璃等构成的窗部件220。
在此，外部连接用电极217经由接合线218与封装219连接。在该半导体装置中，从窗部件220射入的光通过半导体芯片210的薄膜部210T而被CCD211检测出。
根据这样的半导体装置，由于在光的射入面侧(即半导体芯片210的背面侧)不存在与CCD211电连接的信号读取用的电极或电源配线，故与检测从CCD211的形成面即半导体芯片210的背面射入的光的情况相比，能够提高感光效率。另外，经由膜厚较厚的半导体芯片的情况下，对于难以检测的紫外线、软X线(軟X線)、电子线等能量线，能够极高灵敏度地检测出。
作为与本申请相关联的技术文献，列举以下专利文献。
专利文献1：特开平10-223873号公报
在上述现有例的半导体装置的制造工序中，需要将与CCD211的形成区域对应的半导体基板的区域磨削至例如10～20μm左右的厚度而进行薄膜化。但是，由于均匀地进行该磨削是极为困难的，故由该磨削而薄膜化的薄膜部210T背面的面内均匀性下降。因此，射入薄膜部210T的光偏斜，在CCD感光即摄像时，产生摄像不均。即，半导体装置的性能降低。另外，由于这样的半导体基板的局部薄膜化的成本高，故加大了半导体装置的制造成本。
另外，在半导体装置完成后，半导体芯片210的薄膜部210T的机械强度弱。另外，将半导体芯片210与支承体215电连接的突起216的连接强度也弱。因此，元件或电极间的电连接容易变得不足够，结果，半导体装置的性能降低。
发明内容
本发明在搭载有感光元件的背面射入型的半导体装置及其制造方法中，谋求不增大制造成本且提高该性能。
本发明的半导体装置是鉴于上述问题而研发的，其是与电路基板连接的半导体装置，具有如下的特征。即，本发明的半导体装置具有：形成于半导体芯片的表面并接受从该半导体芯片的背面射入的光的感光元件；与感光元件连接并形成于半导体芯片表面的焊盘电极；形成于半导体芯片的表面上的支承体；贯通支承体并露出焊盘电极表面的通孔；与焊盘电极连接，穿过通孔并在所述支承体表面延伸的配线，其中，电路基板与在支承体表面延伸的配线相对并电连接。
另外，本发明的半导体装置的制造方法包括如下工序：在形成有感光元件及其焊盘电极的半导体基板的表面粘接支承体；对半导体基板进行背面磨削，直至达到感光元件能够感知到从半导体基板的背面射入的光的厚度；对半导体基板的整个背面进行湿式蚀刻；蚀刻支承体，形成贯通支承体而露出焊盘电极的通孔；形成与焊盘电极连接、穿过通孔并在支承体表面延伸的配线；通过切割将半导体基板分离成多个半导体芯片。
根据本发明，在搭载有感光元件的背面射入型半导体装置及其制造方法中，可不增大制造成本且提高该性能。
即，与现有例相比，容易提高光射入面即半导体芯片背面的面内均一性，能够进行尽可能准确的感光或摄像。另外，由于半导体芯片的整个面由支承体支承，故与现有例相比，能够提高半导体装置的机械强度。
附图说明
图1是说明本发明实施方式的半导体装置的制造方法的剖面图；
图2是说明本发明实施方式的半导体装置的制造方法的剖面图；
图3是说明本发明实施方式的半导体装置的制造方法的剖面图；
图4是说明本发明实施方式的半导体装置的制造方法的剖面图；
图5是说明本发明实施方式的半导体装置的制造方法的剖面图；
图6是说明本发明实施方式的半导体装置的制造方法的剖面图；
图7是说明本发明实施方式的半导体装置的制造方法的剖面图；
图8是说明本发明实施方式的半导体装置的制造方法的剖面图；
图9是说明本发明实施方式的半导体装置及其制造方法的剖面图；
图10是说明以往的半导体装置的剖面图。
符号说明
10：半导体基板；10A：半导体芯片；11：CCD；12：绝缘膜；13：焊盘电极；14：树脂层；15：支承体；15H：开口部；16：通孔；17：配线；19：遮光膜；20：滤色器；30：电路基板；31：外部电极；101：抗蚀剂层；210：半导体基板；210H：开口部；210T：薄膜部；211：CCD；213：焊盘电极；214：树脂；215：支承体；216：突起；217：外部连接用电极；218：接合线；219：封装；220：窗部件。
具体实施方式
接下来，参照附图说明本发明实施方式的半导体装置。本实施方式半导体装置的制造方法例如如下进行。另外，图1至图8是说明本实施方式半导体装置的制造方法的剖面图。另外，图9是说明本实施方式的半导体装置及其制造方法的剖面图。
另外，图1至图9表示由后述的切割工序分离的、预定的相邻芯片边界(即未图示的划线附近)的半导体基板的剖面。
首先，如图1所示，在由硅衬底构成的半导体基板10的表面，作为感光元件，例如形成有CCD(Charge Coupled Device)等感光元件。该CCD11不特别限定，但最好是所谓的帧传输型CCD。另外，在半导体基板10的表面经由绝缘膜12形成有与上述CCD11连接的焊盘电极13。该焊盘电极13例如由铝(Al)、铝合金或铜(Cu)等金属构成。另外，在含焊盘电极13上的绝缘膜12之上，覆盖焊盘电极13而形成有例如由氧化硅膜(SiO2)或氮化硅膜(Si3N4)构成的未图示的钝化层。
并且，在这样的半导体基板10的表面上，经由例如由环氧树脂构成的树脂层14而粘接基板状或带状的支承体15。该支承体15只要具有支承半导体基板10的同时保护半导体基板10的功能，则没有特别限定，例如为玻璃基板为好。在支承体15为玻璃基板的情况下，该支承体15例如形成约100～400μm的厚度。
其次，参照图2，在粘接有该支承体15的状态下，对半导体基板10的背面进行磨削(即所谓的背研磨)。在此，该背面研磨一直进行到半导体基板10的厚度达到CCD11可感知到从半导体基板10背面射入的光(含可见光以外的红外线、紫外线、X线、电子线等能量线)这样的规定厚度。另外，也有根据最终产品的用途、规格以及准备的半导体基板最初的厚度而不进行该研磨工序的情况。
之后，对进行了所述背面研磨的半导体基板10的整个背面进行湿式蚀刻。该湿式蚀刻例如作为腐蚀剂使用氟化氢(HF)和硝酸(HNO3)等的混合液而进行。由此，可将由背面磨削产生的半导体基板10背面的凹凸及机械损伤层去除，同时可改善该背面的面内均一性。即，背面入射型半导体装置的光入射面成为将入射光的偏斜、折射、反射等抑制得极低的良好状态。另外，即使在未进行上述背面磨削工序的情况下，也可以根据半导体基板背面的状态等来进行该湿式蚀刻。
进行这些半导体基板10的背面磨削以及湿式蚀刻，使最终的半导体基板10的厚度例如约为10～30μm。
如图3所示，在支承体15表面的一部分上形成抗蚀剂层101。即，抗蚀剂层101在对应于焊盘电极13的位置上形成有开口部。然后，以抗蚀剂层101为掩模，对支承体15进行蚀刻。该蚀刻例如通过将氟化氢(HF)水溶液作为蚀刻液的浸渍蚀刻进行为好。或者，也可以通过其他的湿式蚀刻或干式蚀刻来进行。通过该蚀刻，形成贯通支承体15的开口部。在此，在该开口部的底部露出树脂层14，与其相接具有焊盘电极13。另外，开口部15H也可以使用所谓的喷砂法而形成。
如图4所示，将在上述开口部15H底部露出的树脂层14以及该位置的未图示的钝化层除去。通过将该树脂层14以及未图示的钝化层除去，形成贯通支承体15、树脂层14以及未图示的钝化层的通孔16。在通孔16的底部露出焊盘电极13。
在此，树脂层14的除去通过例如将有机溶剂作为蚀刻液的浸渍蚀刻进行为好。另外，在上述蚀刻时，抗蚀剂层101作为蚀刻掩模使用。抗蚀剂层101在蚀刻后被去除。或者，树脂层14的除去也可以通过上述以外的湿式蚀刻或干式蚀刻进行。或者，树脂层14的除去也可以通过所谓的灰化处理进行。另外，未图示的钝化层通过使用抗蚀剂层101作为掩模的规定的蚀刻来去除。
另外，在上述的与焊盘电极13对应位置上的未图示的钝化层、树脂层14以及支承体15的除去也可以通过一次蚀刻进行。此时，将抗蚀剂层101作为掩模，对未图示的钝化层、树脂层14以及支承体15进行利用规定蚀刻液或蚀刻气体的湿式蚀刻或者干式蚀刻。
接下来，如图5所示，在通孔16内以及支承体15的表面上，根据后述的用于与电路基板30连接的配线图案，通过所谓的网板印刷法来印刷导电膏。该导电膏构成与焊盘电极13连接，穿过通孔16并在支承体15表面的一部分上延伸的配线17。
在此，根据通孔16的大小，在不能通过一次印刷来形成与焊盘电极13连接且在支承体15表面延伸的导电膏的情况下，也可以进行多次印刷。例如，暂时填埋在通孔16内而印刷导电膏之后，进而在其之上在支承体15表面延伸而印刷导电膏。
另外，导电膏由银(Ag)、锡(Sn)、铋(Bi)的任一种或它们的混合物构成为好。此时，由该导电膏构成的配线17与由铝(Al)构成的配线的情况相比，耐腐蚀性高，可得到高的可靠性。另外，由该导电膏构成的配线17由于不产生使用由铜(Cu)构成的配线时的铜污染那样的化学污染，故不需要抑制该化学污染的工序。因此，能够极力抑制制造成本的增加。
接着，对形成有配线17的半导体基板10进行烘培，将配线17固化。在此，形成有配线17的半导体基板10例如通过150℃左右的温度进行十分钟左右的烘培。但是，该烘培所需的温度以及时间根据上述导电膏的不同而不同，故不限于上述温度及时间。
另外，上述的构成配线17的导电膏也可以与规定的溶剂混合，经由未图示的掩模进行喷涂。该配线17也可以通过印刷导电性膏或喷涂以外的方法形成。例如，配线17也可以通过溅射法形成。虽然未作图示，但也可以在支承体15表面上的配线17上形成例如球状的导电端子。另外，配线17也可以不在支承体15表面上延伸而是仅完全地埋入通孔16中。
如图6所示，在将半导体基板10翻转后，在半导体基板10背面的一部分上，覆盖CCD11的感光区域以外或者CCD11的形成区域以外的区域而形成遮光膜19。遮光膜19只要遮住成为CCD11检测的对象的波长带的光，则对其材质及形成方法没有特别限定，例如可通过黑色的抗蚀剂材料的网板印刷法的印刷或涂敷而形成。另外，遮光膜19根据需要而形成，在无需遮住射入CCD11的光的情况下，其形成省略。
另外，如图7所示，根据需要，在至少含CCD11的感光区域的半导体基板10的背面上形成透射特定波长带的光的滤色器20。在图7中，在半导体基板10的整个背面形成有滤色器20。该滤色器20没有特别限定，例如由丙稀类抗蚀剂材料构成。
另外，未作图示，但根据需要，也可以覆盖上述遮光膜19或滤色器20而形成由规定材料构成的表面保护层。或者也可以粘接玻璃罩。
最后，如图8所示，通过沿未图示的划线的切割，将半导体基板10分离成多个半导体芯片10A。这样，完成本实施方式的半导体装置。完成的半导体装置如图9所示，安装在构图形成有外部电极31的电路基板30上。此时，电路基板30的外部电极31与在支承体15上延伸的配线17相对而电连接。
这样，在上述的本实施方式的半导体装置中，通过如图2所示的半导体基板10的背面磨削及湿式蚀刻，与现有例相比，提高了光射入面即该背面的面内均匀性。即，背面射入型半导体装置的光的射入面成为将入射光的偏斜、折射、反射抑制得极低的良好状态，因此可进行尽可能准确的感光及摄像。另外，由于半导体芯片10A整个面由支承体15支承，故与现有例相比，可提高半导体装置的机械强度。
另外，在该半导体装置中，如现有例的背面射入型半导体装置，不需要将半导体基板210局部开口而形成薄膜部210T的工序，同时，不需要形成用于连接半导体芯片210和封装219的突起216以及外部连接用电极217的工序，以及形成接合线218的工序。因此，能够极力地抑制半导体装置的制造成本及安装的成本的增加。
结果，搭载有感光元件的背面射入型半导体装置及其制造方法中，可不增大制造成本，提高该性能。
另外，在上述实施方式中，在半导体基板10上作为感光元件形成有CCD，但本发明不限于此，也适用于形成有CCD以外的感光元件(例如光电二极管或红外线传感器等)的情况。

Claims (13)

1.一种半导体装置，其与电路基板连接，其特征在于，具有：形成于半导体芯片的表面并接受从该半导体芯片的背面射入的光的感光元件；与所述感光元件连接并形成于所述半导体芯片的表面的焊盘电极；形成于所述半导体芯片的表面上的支承体；贯通所述支承体并露出所述焊盘电极表面的通孔；与所述焊盘电极连接，穿过所述通孔并在所述支承体表面延伸的配线，
所述电路基板与在所述支承体表面延伸的配线相对并电连接。
2.如权利要求1所述的半导体装置，其特征在于，所述感光元件是由CCD构成的摄像元件。
3.如权利要求1或2所述的半导体装置，其特征在于，所述配线由导电膏构成。
4.如权利要求1或2所述的半导体装置，其特征在于，在所述半导体芯片的背面的一部分上，覆盖所述感光元件的感光区域以外而形成有遮光膜。
5.如权利要求1或2所述的半导体装置，其特征在于，在所述半导体芯片的背面上形成有透射特定波长带的光的滤色器。
6.一种半导体装置的制造方法，其具有形成于半导体基板的表面且接受从该半导体基板的背面射入的光的感光元件，其特征在于，具有如下工序：在形成有所述感光元件及其焊盘电极的半导体基板的表面上粘接支承体；蚀刻所述支承体，形成贯通该支承体而露出所述焊盘电极的通孔；形成与所述焊盘电极连接、穿过所述通孔并在所述支承体表面延伸的配线；通过切割将所述半导体基板分离成多个半导体芯片。
7.如权利要求6所述的半导体装置的制造方法，其特征在于，在将所述支承体粘接于所述半导体基板的表面上的工序之后，具有如下的工序：对该半导体基板进行背面磨削，直至达到所述感光元件能够感知到从所述半导体基板的背面射入的光的厚度。
8.如权利要求7所述的半导体装置的制造方法，其特征在于，在对所述半导体基板进行背面磨削的工序之后，具有对所述半导体基板的整个背面进行湿式蚀刻的工序。
9.一种半导体装置的制造方法，其特征在于，包括如下工序：
在形成有感光元件及其焊盘电极的半导体基板的表面粘接支承体；
对所述半导体基板进行背面磨削，直至达到所述感光元件能够感知到从所述半导体基板的背面射入的光的厚度；
对所述半导体基板的整个背面进行湿式蚀刻；
蚀刻所述支承体，形成贯通该支承体而露出所述焊盘电极的通孔；
形成与所述焊盘电极连接、穿过所述通孔并在所述支承体表面延伸的配线；
通过切割将所述半导体基板分离成多个半导体芯片。
10.如权利要求6或9所述的半导体装置的制造方法，其特征在于，所述感光元件是由CCD构成的摄像元件。
11.如权利要求6或9所述的半导体装置的制造方法，其特征在于，所述配线通过导电膏的印刷及烘培而形成。
12.如权利要求6或9所述的半导体装置的制造方法，其特征在于，含有如下的工序：在所述半导体基板背面的一部分上，覆盖所述感光元件的感光区域之外而形成遮光膜。
13.如权利要求6或9所述的半导体装置的制造方法，其特征在于，含有如下的工序：在所述半导体基板的背面上形成透射规定波长带的光的滤色器。
CN 200610103193 2006-07-07 2006-07-07 半导体装置及其制造方法 Expired - Fee Related CN100546038C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200610103193 CN100546038C (zh) 2006-07-07 2006-07-07 半导体装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200610103193 CN100546038C (zh) 2006-07-07 2006-07-07 半导体装置及其制造方法

Publications (2)

Publication Number Publication Date
CN101101918A true CN101101918A (zh) 2008-01-09
CN100546038C CN100546038C (zh) 2009-09-30

Family

ID=39036103

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200610103193 Expired - Fee Related CN100546038C (zh) 2006-07-07 2006-07-07 半导体装置及其制造方法

Country Status (1)

Country Link
CN (1) CN100546038C (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101989609A (zh) * 2009-07-30 2011-03-23 索尼公司 固体摄像器件及固体摄像器件制造方法
CN103035657A (zh) * 2011-10-07 2013-04-10 株式会社东芝 固体拍摄装置及固体拍摄装置的制造方法
WO2013056582A1 (zh) * 2011-10-19 2013-04-25 清华大学 一种红外探测器及其制备方法
CN107479229A (zh) * 2016-06-08 2017-12-15 三星显示有限公司 包括显示面板的显示装置和制造显示装置的方法
CN108519794A (zh) * 2018-03-23 2018-09-11 维沃移动通信有限公司 一种移动终端
CN112913092A (zh) * 2018-11-06 2021-06-04 三菱电机株式会社 光半导体装置、光模块以及光半导体装置的制造方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101989609A (zh) * 2009-07-30 2011-03-23 索尼公司 固体摄像器件及固体摄像器件制造方法
CN101989609B (zh) * 2009-07-30 2013-09-25 索尼公司 固体摄像器件及固体摄像器件制造方法
CN103035657A (zh) * 2011-10-07 2013-04-10 株式会社东芝 固体拍摄装置及固体拍摄装置的制造方法
WO2013056582A1 (zh) * 2011-10-19 2013-04-25 清华大学 一种红外探测器及其制备方法
US9258894B2 (en) 2011-10-19 2016-02-09 Tsinghua University Bolometer and preparation method thereof
CN107479229A (zh) * 2016-06-08 2017-12-15 三星显示有限公司 包括显示面板的显示装置和制造显示装置的方法
US11183517B2 (en) 2016-06-08 2021-11-23 Samsung Display Co., Ltd. Display panel including external conductive pad, display apparatus including the same and method of manufacturing the same
CN108519794A (zh) * 2018-03-23 2018-09-11 维沃移动通信有限公司 一种移动终端
CN108519794B (zh) * 2018-03-23 2023-01-03 维沃移动通信有限公司 一种移动终端
CN112913092A (zh) * 2018-11-06 2021-06-04 三菱电机株式会社 光半导体装置、光模块以及光半导体装置的制造方法
CN112913092B (zh) * 2018-11-06 2023-12-19 三菱电机株式会社 光半导体装置、光模块以及光半导体装置的制造方法

Also Published As

Publication number Publication date
CN100546038C (zh) 2009-09-30

Similar Documents

Publication Publication Date Title
EP1662564B1 (en) Semiconductor package and manufacturing method thereof
US7981727B2 (en) Electronic device wafer level scale packages and fabrication methods thereof
KR100687069B1 (ko) 보호판이 부착된 이미지 센서 칩과 그의 제조 방법
US8703518B2 (en) Packaged microelectronic imagers and methods of packaging microelectronic imagers
JP4472682B2 (ja) イメージセンサのウエハレベルチップスケールパッケージの製造方法
CN100546038C (zh) 半导体装置及其制造方法
US20050285154A1 (en) Packaged microelectronic imagers and methods of packaging microelectronic imagers
US20080217715A1 (en) Wafer Level Package Using Silicon Via Contacts for Cmos Image Sensor and Method of Fabricating the Same
JP4641820B2 (ja) 半導体装置の製造方法
CN101937894A (zh) 具有贯通电极的半导体器件及其制造方法
WO2005004195A2 (en) Method and apparatus for packaging integrated circuit devices
US20090050995A1 (en) Electronic device wafer level scale packges and fabrication methods thereof
US4196508A (en) Durable insulating protective layer for hybrid CCD/mosaic IR detector array
US20170117318A1 (en) Rear-face illuminated solid state image sensors
CN1768429B (zh) 光电二极管阵列及其制造方法和放射线检测器
KR100800949B1 (ko) 반도체 장치 및 그 제조 방법
US7956431B2 (en) Method of manufacturing an image sensing micromodule
KR101505906B1 (ko) 전자소자의 웨이퍼 레벨 패키징 방법 및 웨이퍼 레벨 패키지
EP1879230A1 (en) Semiconductor device and manufacturing method of the same
CN112864030A (zh) 光电探测芯片的封装方法和封装结构
JP2006049593A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090930

Termination date: 20210707