CN101097552B - 减少各存储器插座之间的反射波干扰的系统及方法 - Google Patents
减少各存储器插座之间的反射波干扰的系统及方法 Download PDFInfo
- Publication number
- CN101097552B CN101097552B CN2006101001473A CN200610100147A CN101097552B CN 101097552 B CN101097552 B CN 101097552B CN 2006101001473 A CN2006101001473 A CN 2006101001473A CN 200610100147 A CN200610100147 A CN 200610100147A CN 101097552 B CN101097552 B CN 101097552B
- Authority
- CN
- China
- Prior art keywords
- memory
- socket
- interference
- tripper
- reflected wave
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Abstract
本发明减少各存储器插座之间的反射波干扰的系统及方法涉及一种用以减少各存储器插座之间的反射波干扰的系统及方法，用以解决现有技术中闲置的存储器插座会把控制信号反弹而形成一反射波，对原控制信号造成干扰的问题。该系统是在两个存储器插座之间，设置一断路装置，用以控制这两个存储器插座是否电连接。而该方法是将各存储器插座之间的一并联电路加以中断。利用本发明的减少各存储器插座之间的反射波干扰的系统及方法可使反射波所造成的对原控制信号的干扰大幅减少。
Description
技术领域
本发明与计算机存储器有关，特别涉及一种用以减少各存储器插座之间的反射波干扰的系统及方法。
背景技术
在计算机系统中，存储器模块是相当重要的组件，用以负责在计算机运作中将数据储存的工作。通常在主机板上设有多个存储器模块，通过存储器插座与主机板电连接。以目前市面上常见的主机板而言，上面大多设有二个以上的存储器插座。然而，并非每个使用者都会用到如此多的存储器模块，且对于一般的家用或个人电脑而言，仅仅一个512M的存储器即可应付大部分的应用软件，因此，其它的存储器插座往往是闲置的。
然而问题正是出在这些闲置的存储器插座上。请参阅图1，其为现有技术的平面示意图。其中，在电路板(图未示)上设有三个存储器插座，分别为第一插座21、第二插座22以及第三插座23，而电路板上还设有一控制芯片10，通过一并联电路4，将第一插座21、第二插座22以及第三插座23与该控制芯片10并联，为了说明方便，仅显示存储器其中一个针脚(pin)的联机。
请再配合参阅图2，为现有技术的侧视图。电路板1上设有一控制芯片10，及数个存储器插座，分别为第一插座21、第二插座22和第三插座23，通过并联电路4电连接。同时，各个插座上分别插设有第一存储器模块31、第二存储器模块32和第三存储器模块33。控制芯片10通过接脚11与各个存储器模块交换信号，信号方向SD是由控制芯片10传送到各个存储器模块。就图2而言，各个插座上都插设存储器模块的情形是没有太大问题的，然而当其中一个插座内的存储器模块被拔除时，就会产生问题。
请参阅图3，为现有技术将一存储器模块拔除后的侧视图，其中揭示了在第三插座23上的第三存储器模块33已被拔除。在该插座处没有电子负载用以消耗控制信号的电流的情形下，当控制信号以信号方向SD传递到第三插座23时，基于电子电路的原理，第三插座23将会把控制信号反弹而形成一反射波RW，并以逆信号方向-SD传递到第一插座21与第二插座22。以现有技术而言，由于存储器的工作频率提高很多，相对的电流的波长也相对变得很短，而当波长短到小于任两个插座之间的并联段40的铜箔的长度时，反射波RW所造成的对原控制信号干扰的问题就会变得非常严重。
发明内容
本发明的主要目的是针对上述现有技术中存在的反射波干扰的问题，提供一种减少各存储器插座之间的反射波干扰的系统及方法，以减少闲置存储器插槽的反射波，使反射波所造成的对原控制信号的干扰大幅减少。
为达到所述目的，本发明提供一种减少各存储器插座之间的反射波干扰的系统。所述系统包含一电路板；数个存储器插座，电连接在该电路板上；以及一并联电路，设置于该电路板上，将所述存储器插座并联，在该数个存储器插座间的并联电路上设置有断路装置。
如上所述的系统中，该断路装置是一机械式开关。该机械式开关是一指拨开关或按钮开关。
如上所述的系统中，该断路装置是一电子式开关。该电子式开关由一计算机内的基本输入/输出系统的设定画面控制，或者由一计算机系统控制。
如上所述的系统中，该断路装置是一个开设于该并联电路上的断路孔，且该断路装置还包含一电连接片，插设在该断路孔内，使该并联电路恢复电连接。
如上所述的系统中，该数个存储器插座分别是第一插座与第二插座，该断路装置位于该第一插座与该第二插座之间，该断路装置与该第一插座之间具有一第一距离，而该断路装置与该第二插座之间则具有一第二距离，其中该第一距离小于该第二距离。
本发明的另一方案是提供一种减少各存储器插座之间的反射波干扰的方法，包含下列步骤：(1)提供一电路板；(2)提供数个存储器插座在该电路板上；(3)提供一并联电路在该电路板上，并通过该并联电路使各存储器插座并联；(4)在任意相邻存储器插座之间的并联电路上均提供断路装置；以及(5)当该存储器插座中插设有一存储器模块，而相邻的该存储器插座未插设有存储器模块时，插设有存储器模块的存储器插座和未插设有存储器模块的存储器插座之间的断路装置中断该并联电路的电连接。
如上所述的方法，其中该电路板还包含一控制芯片，而该数个存储器插座则包含一第一插座与一第二插座，且该第二插座远离该控制芯片，其中当仅有第一插座插设一存储器时，才会使该断路装置将该并联电路中断。
本发明提供的减少各存储器插座之间的反射波干扰的系统及方法，适用于具有多个存储器插座的电路板，尤其当其中一插座插设有存储器模块而另一插座未插设存储器模块时，可通过将断路装置设定为断路，使得插设有存储器模块的插座与断路装置两者之间的导体的长度，相较于两个插座间的整个导体的长度缩短许多，因而减少了反射波所造成的对于原控制信号的干扰。
附图说明
图1为现有技术的平面示意图；
图2为现有技术的侧视图；
图3为现有技术将一存储器模块拔除后的侧视图；
图4为本发明的一个实施例的侧视图；
图5为本发明的一个实施例的平面示意图；
图6为本发明的另一实施例的侧视图；
图7为本发明图6实施例的应用侧视图；
图8为本发明断路装置的另一实施例示意图；及
图9为本发明的又一实施例示意图。
具体实施方式
请参阅图4，其为本发明的侧视图。其中为了说明方便，仅就具有两个存储器插座的电路板1作说明。在电路板1上设有一控制芯片10，以及两个存储器插座，分别是第一插座21与第二插座22。电路板1上还设有一并联电路4，用以将控制芯片10与各个插座并联，且控制芯片10则通过接脚11电连接并联电路4。第一插座21与第二插座22之间具有一并联段40，属于并联电路4的一部分。在第一插座21上插设有一第一存储器模块31，而在第二插座22上插设有一第二存储器模块32。
请继续参阅图4，本发明的重点即是在第一插座21与第二插座22之间的并联段40上，还设置一断路装置5，而在断路装置5左侧与第一插座21形成一第一距离D1，在右侧与第二插座22形成一第二距离D2。由于原并联段40的长度是第一距离D1加上第二距离D2，故第一距离D1比并联段40原本的长度要短许多，因此断路装置5必然会造成反射波，但也就是由于断路装置5与第一插座21之间的第一距离D1要比并联段40原本的长度短许多，故与控制信号的波长较为接近，也因此反射波所造成的对于控制信号的干扰问题减少许多。所以当第二插座22未插设第二存储器模块32时，就使断路装置5设定在断路状态，以避免或减缓反射波的问题。一般而言，第一距离D1的长度以小于第二距离D2为佳，当然，若第一距离D1为零则几乎可以完全免除反射波的问题。
请参阅图5，其为本发明的平面示意图，其中所揭示的是三个存储器插座并联的实施例。各存储器插座分别为第一插座21、第二插座22以及第三插座23，在第一插座21与第二插座22之间设有一第一断路装置51，而在第二插座22与第三插座23之间则设有一第二断路装置52。在图5中，第一断路装置51具有一第一断路孔510，而第二断路装置52则具有一第二断路孔520，这是以直接将线路断开的方式将并联电路4中断。在图5中，为了说明方便，仅显示存储器其中一个针脚(pin)联机，但在实际应用时就要把每个存储器的所有针脚(pin)的联机都中断。
请参阅图6，其为本发明的另一实施例的侧视图，同时揭示了通路插片的剖面图。图6可说是图5的侧视图，在电路板1上设有一控制芯片10，以及三个存储器插座，分别是第一插座21、第二插座22与第三插座23。电路板1上还设有一并联电路4，用以将控制芯片10与各个插座并联，且控制芯片10通过接脚11电连接并联电路4。此外，在第一插座21与第二插座22之间设有一第一断路装置51，而在第二插座22与第三插座23之间则设有一第二断路装置52。
请继续参阅图6，如图所示，在电路板1上仅插设有两个存储器模块，各是第一存储器模块31设于第一插座21上，以及第二存储器模块32设于第二插座22上。为了让第一存储器模块31得以与第二存储器模块32并联，在第一断路装置51上设置一通路插片50，其中具有一个导通其左右两面的导体部50a，因此当通路插片50插入断路装置51内，即是使导体部50a位于第一断路孔510内，以通过导体部50a使其两侧的并联段40的铜箔导通，故第一存储器模块31得以与第二存储器模块32并联。然而，因为第三插座23是闲置的，所以为了改善因为闲置的插座所造成的反射波的影响，将第二断路装置52内所搭配使用的通路插片50拔除，使第二断路装置52得以将第二插座22与第三插座23之间的并联段41断路，也就是通过第二断路孔520直接断开，这样便可使反射波的干扰大为减少。
请参阅图7，图中的第三插座23插设有一第三存储器模块33，因此为了让第三存储器模块33发挥功效，通路插片50被插入第二断路装置52，因此第三插座23得以与第二插座22及第一插座21并联。
图8为本发明断路装置的另一实施例示意图。其中在电路板1(即主机板)上设有两个存储器插座，分别是第一插座21与第二插座22，并通过一并联电路4使两者与一控制芯片(图未示)并联。第一插座21通过一开关51a与第二插座22并联。当第二插座22未插设有存储器模块时，使开关51a呈现断路状态，如此也达到了本发明的目的。又开关51a在第一插座21上还有一接点21a与开关51a接触，如设计制造得当，使接点21a刚好就是插座上用来跟存储器模块电连接的电子接点，那么图4中所示的第一距离D1则几乎等于零。当然，若是以微致动器作为断路装置，则第一距离D1可以更加趋近为零。
在以上所揭示的各个实施例中，第一、二断路装置51、52除了可以是如同图5所示的插槽状构造通过一通路插片控制断路外，还可以使用机械式开关或电子式开关。由于这些开关均已广为人知，故在此不再赘述。又当使用电子式开关时，可以由该计算机内的基本输入/输出系统(BIOS)的设定画面控制，或通过一计算机系统控制。只要开关能够达到将插设有存储器模块的插座与未插设存储器模块的插座之间的电连接中断的功能，就可以解决本发明的技术问题，并且等效于本发明解决反射波问题所采用的技术手段。
此外，就改善反射波的方法而言，本发明所提供的方法，即是将各存储器插座之间的一并联电路加以中断，而达到中断效果的装置则是之前所述的断路装置。
请配合参阅图4，详细说明本发明所提供的减少各存储器插座之间的反射波干扰的方法。为了方便说明，在此使用两个存储器插槽为例。所述方法包含下列步骤：(1)提供一电路板1；(2)提供数个存储器插座(21、22)在该电路板1上；(3)提供一并联电路4在该电路板1上，并通过该并联电路4使各存储器插座21、22并联；(4)提供断路装置5在各存储器插座21、22之间的该并联电路4上；(5)当该存储器插座21、22中的其中一个(通常是接近控制芯片10的第一插座21)插设有一存储器模块31，而相邻的另一个存储器插座(第二插座22)未插设存储器模块32时，该存储器插座21、22之间的断路装置5即中断并联电路4的电连接。
换言之，上述图4的电路板1包含一控制芯片10，而该二存储器插座则分别是一第一插座21与一第二插座22，且该第二插座22远离该控制芯片10，其中当仅有第一插座插21插设一存储器31，而第二插座22未插设存储器32时，才会使该断路装置5将该并联电路中断。
图9为本发明的又一实施例，为了说明方便，仅显示存储器其中一个针脚(pin)联机。运用于现有技术的双通道存储器，其存储器插座21、23和25经由并联电路4a并联；而第二组存储器插座22、24和26经由并联电路4b并联。第一断路装置51设置在第一插座21旁且远离控制芯片10的一侧，第二断路装置52设置在第二插座22旁且远离控制芯片10的一侧，第三断路装置53设置在第三插座23旁且远离控制芯片10的一侧，第四断路装置54设置在第四插座24旁且远离控制芯片10的一侧。其中由于并联电路4a和并联电路4b是不同的通道，故断路装置仅需如图安排，即可达成前述的功效。此外，由图9所示的实施例可知，第一断路装置51是很自然的靠近第一插座21而远离第三插座23，所以反射波的影响也较小，故以此类推其它的断路装置也具有同等的效果。
综上所述，本发明的效果在于将未插设存储器的插座的反射波生成的问题予以大幅度的改善，通过两个插座之间设置一断路装置，在其中一插座插设有存储器模块而另一插座未插设存储器模块的情形下，将此二插座中间的断路装置设定为断路，使得插设有存储器模块的插座与断路装置两者之间的导体的长度，相较于两个插座间的整个导体的长度缩短许多，因而减少了反射波所造成的对于原控制信号的干扰。
Claims (17)
1.一种减少各存储器插座之间的反射波干扰的系统，其特征在于，该系统包含：
一电路板；
一控制芯片，电连接在该电路板上；
数个存储器插座，电连接在该电路板上；以及
一并联电路，设置于该电路板上，将所述存储器插座并联，在该数个存储器插座间的并联电路上均设置有断路装置，
其中，当远离控制芯片的存储器插座上均未插设有存储器模块，并且与控制芯片较近处的存储器插座上插设有存储器模块时，所述断路装置被断开。
2.如权利要求1所述的减少各存储器插座之间的反射波干扰的系统，其特征在于：该断路装置是一机械式开关。
3.如权利要求2所述的减少各存储器插座之间的反射波干扰的系统，其特征在于：该机械式开关是一指拨开关或按钮开关。
4.如权利要求1所述的减少各存储器插座之间的反射波干扰的系统，其特征在于：该断路装置是一电子式开关。
5.如权利要求4所述的减少各存储器插座之间的反射波干扰的系统，其特征在于：该电子式开关由一计算机内的基本输入/输出系统的设定画面控制。
6.如权利要求4所述的减少各存储器插座之间的反射波干扰的系统，其特征在于：该电子式开关由一计算机系统控制。
7.如权利要求1所述的减少各存储器插座之间的反射波干扰的系统，其特征在于：该断路装置是由开设在该并联电路上的一个断路孔以及一个通路插片组成的。
8.如权利要求7所述的减少各存储器插座之间的反射波干扰的系统，其特征在于：该通路插片为一电连接片，插设在该断路孔内。
9.如权利要求1所述的减少各存储器插座之间的反射波干扰的系统，其特征在于：该数个存储器插座分别是第一插座与第二插座，该断路装置位于该第一插座与该第二插座之间，该断路装置与该第一插座之间具有一第一距离，而该断路装置与该第二插座之间则具有一第二距离，其中该第一距离小于该第二距离。
10.一种减少各存储器插座之间的反射波干扰的方法，其特征在于，包含下列步骤：
(1)提供一电路板；
(2)提供一控制芯片在该电路板上；
(3)提供数个存储器插座在该电路板上；
(4)提供一并联电路在该电路板上，并通过该并联电路使各存储器插座并联；
(5)在任意相邻存储器插座之间的并联电路上均提供断路装置；以及
(6)当远离控制芯片的存储器插座中未插设有一存储器模块，而与控制芯片较近处的存储器插座插设有存储器模块时，断开插设有存储器模块的存储器插座和未插设有存储器模块的存储器插座之间的断路装置，以中断该并联电路的电连接。
11.如权利要求10所述的减少各存储器插座之间的反射波干扰的方法，其特征在于：该断路装置是一机械式开关。
12.如权利要求11所述的减少各存储器插座之间的反射波干扰的方法，其特征在于：该机械式开关是一指拨开关或按钮开关。
13.如权利要求10所述的减少各存储器插座之间的反射波干扰的方法，其特征在于：该断路装置是一电子式开关。
14.如权利要求13所述的减少各存储器插座之间的反射波干扰的方法，其特征在于：该电子式开关由一计算机内的基本输入/输出系统的设定画面控制。
15.如权利要求13所述的减少各存储器插座之间的反射波干扰的方法，其特征在于：该电子式开关由一计算机系统控制。
16.如权利要求10所述的减少各存储器插座之间的反射波干扰的方法，其特征在于：该断路装置是由开设在该并联电路上的一个断路孔以及一个通路插片组成的。
17.如权利要求16所述的减少各存储器插座之间的反射波干扰的方法，其特征在于：该通路插片为一电连接片，插设在该断路孔内。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2006101001473A CN101097552B (zh) | 2006-06-30 | 2006-06-30 | 减少各存储器插座之间的反射波干扰的系统及方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2006101001473A CN101097552B (zh) | 2006-06-30 | 2006-06-30 | 减少各存储器插座之间的反射波干扰的系统及方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101097552A CN101097552A (zh) | 2008-01-02 |
| CN101097552B true CN101097552B (zh) | 2010-09-01 |
Family
ID=39011392
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2006101001473A Active CN101097552B (zh) | 2006-06-30 | 2006-06-30 | 减少各存储器插座之间的反射波干扰的系统及方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101097552B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN86202304U (zh) * | 1986-04-25 | 1987-04-15 | 倪本来 | 无干扰电源插销板 |
| US5729829A (en) * | 1996-02-29 | 1998-03-17 | American Nucleonics Corporation | Interference mitigation method and apparatus for multiple collocated transceivers |
| EP0642192B1 (en) * | 1993-09-06 | 1999-10-06 | Telefonaktiebolaget Lm Ericsson | Array antenna |
| CN1379498A (zh) * | 2001-03-30 | 2002-11-13 | 三洋电机株式会社 | 内置有断路器的组合电池 |
| EP0881145B1 (de) * | 1997-05-31 | 2003-11-26 | Lufthansa Technik AG | Spannungsversorgungsvorrichtung |
-
2006
- 2006-06-30 CN CN2006101001473A patent/CN101097552B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN86202304U (zh) * | 1986-04-25 | 1987-04-15 | 倪本来 | 无干扰电源插销板 |
| EP0642192B1 (en) * | 1993-09-06 | 1999-10-06 | Telefonaktiebolaget Lm Ericsson | Array antenna |
| US5729829A (en) * | 1996-02-29 | 1998-03-17 | American Nucleonics Corporation | Interference mitigation method and apparatus for multiple collocated transceivers |
| EP0881145B1 (de) * | 1997-05-31 | 2003-11-26 | Lufthansa Technik AG | Spannungsversorgungsvorrichtung |
| CN1379498A (zh) * | 2001-03-30 | 2002-11-13 | 三洋电机株式会社 | 内置有断路器的组合电池 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101097552A (zh) | 2008-01-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7072201B2 (en) | Memory module | |
| US5210855A (en) | System for computer peripheral bus for allowing hot extraction on insertion without disrupting adjacent devices | |
| US6109929A (en) | High speed stackable memory system and device | |
| US6820163B1 (en) | Buffering data transfer between a chipset and memory modules | |
| JP3990871B2 (ja) | 終端抵抗を内蔵するメモリモジュール及びこれを含んだ多重チャネルの構造を有するメモリモジュールを具備するシステムボード | |
| US7298625B1 (en) | Expansion structure of memory module slot | |
| US9560760B2 (en) | Reduction of resonance in connectors | |
| CN103019329A (zh) | 固态硬盘扩展装置 | |
| KR20010043335A (ko) | 컴퓨터 메모리 속도 및 용량을 향상시키기 위한 장치 및방법 | |
| US7632139B2 (en) | Connector having USB and eSATA interfaces | |
| US20080002370A1 (en) | Scalable memory DIMM designs with vertical stackup connector | |
| TWI524471B (zh) | 具有主／從可組態設定的微電子元件 | |
| CN102831919A (zh) | 固态硬盘及支持所述固态硬盘的主板 | |
| CN103207366A (zh) | 测试系统及印刷电路板组件的测试方法 | |
| CN2772067Y (zh) | 通用串行总线接口的静电保护电路及装置 | |
| US20170172007A1 (en) | Multi-slot plug-in card | |
| CN112490717A (zh) | 一种电子设备及其可热插拔存储卡正反插兼容连接器 | |
| JP4943136B2 (ja) | メモリモジュールの構成を変更可能なメモリシステム | |
| CN101097552B (zh) | 减少各存储器插座之间的反射波干扰的系统及方法 | |
| US20130170128A1 (en) | Motherboard | |
| CN103065665A (zh) | 固态硬盘 | |
| KR20100133750A (ko) | 반도체 검증용 적층형 ｆｐｇａ 보드 | |
| CN104238679A (zh) | 内存扩展卡 | |
| CN220305792U (zh) | 一种转接结构及验证系统 | |
| CN217034667U (zh) | 一种边缘计算机主控板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |