CN101097415A - 智能芯片及其处理信息的方法 - Google Patents

Abstract

智能芯片及其处理信息的方法，芯片包括微控制器、计数器、串行输入并行输出移位寄存器、反相器以及并行输入串行输出移位寄存器。处理信息的方法如下，设置外部中断0和外部中断1的边沿触发方式，及启动串行输入并行输出的移位寄存器的数据移位使能；微控制器读取数据；设置存放接收数据的首地址，及打开外部中断0；微控制器判断是否已经接收到N个字节的数据；设置存放发送数据的首地址；打开外部中断1；微控制器判断是否将M个字节的数据发送完毕。智能芯片无需微控制器检测时钟边沿变化及将数据移位，进而保证智能芯片能够与打印机进行正常的信息交换。

Description

智能芯片及其处理信息的方法

技术领域

本发明涉及一种智能芯片，尤其是一种应用在成像设备领域中的智能芯片。

背景技术

打印机和复印机是广泛应用的成像设备，现今市场上流行的打印机或复印机一般使用碳粉或者墨水作为成像耗材，这些成像耗材容置在相应的耗材盒体中(碳粉盒或者墨盒等)，耗材盒体上大都装有智能芯片，当这些耗材盒体被安装到打印机或复印机等成像设备内时，智能芯片可以实现与打印机或复印机主体的信息交换。一般地，现有智能芯片是按照以下方法实现与打印机或复印机主体进行信息交换的：当接收数据时，智能芯片的微控制器检测成像设备提供的时钟周期的边沿变化，从而采集数据线的位数据，并且通过8次移位接收到一个字节数据；当发送数据时，智能芯片的微控制器检测成像设备提供的时钟周期的边沿变化，从而往数据线上发送位数据，并且通过8次移位发送完一个字节；同时，对上述数据进行相关的运算操作，从而实现信息交换。然而，目前成像设备提供给智能芯片的时钟周期已经达到几百个纳秒，甚至更小，在如此短的时钟周期内，现有的最高速智能芯片的微控制器都无法同时完全正确执行检测时钟的边沿变化、将数据接收移位、将数据移位发送以及对数据进行运算等操作，从而出现数据丢失的情况。

综上所述，提供一种无需微控制器检测时钟边沿变化及将数据移位就能正确接收和发送数据的智能芯片实属必要。

发明内容

本发明的第一发明目的是提供一种无需微控制器检测时钟边沿变化及将数据移位就能正确接收和发送数据的智能芯片；

本发明的另一发明目的是提供上述智能芯片的信息处理方法。

为实现上述第一发明目的，本发明提供的智能芯片包括一个

内置程序的微控制器，一个接在微控制器输入端的计数器，用于将成像设备传送的时钟信号分频后传送给微控制器，一个接在微控制器输入端的串行输入并行输出移位寄存器，用于将成像设备传送的数据移位后传送给微控制器，一个接在串行输入并行输出移位寄存器时钟信号输入端的反相器，用于将成像设备传送的时钟下降沿反相成时钟上升沿，并且将该上升沿提供给串行输入并行输出移位寄存器作为时钟输入信号，一个接在微控制器输出端的并行输入串行输出移位寄存器，用于将微控制器传送的数据移位后传送给成像设备。

由以上方案可见，本发明提供的智能芯片分别采用计数器、串行输入并行输出移位寄存器以及并行输入串行输出移位寄存器执行检测时钟边沿变化以及将数据移位操作，保证微控制器有充足的时间对数据进行运算操作，由此，使得数据不会丢失，进而保证智能芯片能够与成像设备进行正常的信息交换。

为实现上述另一发明目的，本发明所述的智能芯片处理信息的方法包括以下步骤：

步骤一，首先设置外部中断0和外部中断1的边沿触发方式，并且启动串行输入并行输出的移位寄存器的数据移位使能；

步骤二，微控制器读取其引脚IOA1～IOA7接收到的数据；

步骤三，微控制器判断其引脚IOA1～IOA7接收到的数据是否为通讯数据，如果是，则执行步骤四，如果否，重新执行步骤二；

步骤四，设置存放接收数据的首地址，并且打开外部中断0；

步骤五，微控制器判断其是否已经接收到N(N为自然数)个字节的数据，如果是，则执行步骤六，如果否，则重新执行步骤五；

步骤六，关闭外部中断0，并且微控制器对数据进行处理；

步骤七，设置存放发送数据的首地址；

步骤八，将存放在发送数据首地址的数据传送到微控制器的引脚IOB1～IOB7；

步骤九，打开外部中断1；

步骤十，微控制器判断其是否已经将M(M为任意自然数)个字节的数据发送完毕，如果是，则执行步骤十一，如果否，则重新执行步骤十；

步骤十一，关闭外部中断1，并且重新执行步骤二。

与已有技术相比，本发明所提供的智能芯片处理信息的方法利用外部中断0和外部中断1连续接收数据和连续发送数据，在8分频输出信号作用下，使得进入中断处理子程序的速度加快，并且加快接收跟踪速度和发送跟踪速度。

附图说明

图1是本发明智能芯片的具体电路图；

图2是智能芯片的工作流程图；

图3是外部中断0的详细流程；

图4是外部中断1的详细流程。

以下结合实施例及其附图作进一步的详细说明。

具体实施方式

参见图1所示，图1揭示了一个用于打印机耗材盒体上较为简单的智能芯片的具体电路结构。滤波电容C1、计数器IC1、反相器IC2、串行输入并行输出移位寄存器IC3、并行输入串行输出移位寄存器IC4以及微控制器IC5通过电压触点VCC和接地触点GND提供工作电源，数据信号触点SDA提供数据信号给串行输入并行输出移位寄存器IC3，时钟信号触点SCK提供时钟信号给计数器IC1、反相器IC2以及并行输入串行输出移位寄存器IC4。并行输入串行输出移位寄存器IC4将微控制器IC5输出的数据信号移位后传送给数据信号触点SDA。

滤波电容C1接在电压触点VCC和接地触点GND之间。

计数器IC1的1脚、7脚、9脚、10脚和16脚接电压触点VCC，2脚接时钟信号触点SCK，3脚、4脚、5脚、6脚和8脚与接地触点GND相连，12脚与微控制器IC5的引脚IOC0和IOC1相连，IOC0和IOC1分别作为微控制器IC5的外部中断0和外部中断1的引脚。

反相器IC2设置在时钟信号触点SCK与串行输入并行输出移位寄存器IC3的8脚之间。

串行输入并行输出移位寄存器IC3的1脚和2脚接数据信号触点SDA，3脚、4脚、5脚、6脚、10脚、11脚、12脚和13脚分别连接微控制器IC5的IOA0、IOA1、IOA2、IOA3、IOA4、IOA5、IOA6以及IOA7，7脚与接地触点GND相连，14脚接电压触点VCC。

并行输入串行输出移位寄存器IC4的1脚与微控制器IC5的IOC3脚相连，2脚接时钟信号触点SCK，3脚、4脚、5脚、6脚、11脚、12脚、13脚以及14脚分别连接微控制器IC5的脚IOB0、IOB1、IOB2、IOB3、IOB4、IOB5、IOB6以及IOB7，8脚和15脚都与接地触点GND相连，9脚接数据信号触点SDA，16脚接电压触点VCC。

智能芯片的工作原理如下：计数器IC1将时钟信号触点SCK提供的时钟信号进行8分频操作，并且将经过8分频操作的时钟信号传送给微控制器IC5的IOC0或IOC1，从而触发外部中断0或外部中断1(具体过程将在图3和图4中介绍)。反相器IC2把时钟信号触点SCK提供的时钟周期下降沿反相成上升沿传送给串行输入并行输出移位寄存器IC3的8脚。

当串行输入并行输出移位寄存器IC3在时钟信号触点SCK的下降沿时钟信号作用下，并且微控制器IC5提供高电平给串行输入并行输出移位寄存器IC3的9脚时，即，打开串行输入并行输出移位寄存器IC3的移位功能，串行输入并行输出移位寄存器IC3将数据信号触点SDA提供的数据逐位地并行移出到其3脚、4脚、5脚、6脚、10脚、11脚、12脚和13脚，同时，由于微控制器IC5的IOA0、IOA1、IOA2、IOA3、IOA4、IOA5、IOA6以及IOA7与串行输入并行输出移位寄存器IC3的3脚、4脚、5脚、6脚、10脚、11脚、12脚和13脚相连，微控制器IC5的引脚IOA0～IOA7也被移入了相应的数据，之后，当计数器IC1的8分频信号(1字节同步信号)触发外部中断0时，微控制器IC5将读取引脚IOA0～IOA7的数据，当微控制器IC5接收完N个字节的数据后，关闭外部中断0，即，停止接收数据，微控制器IC5将接收到的N个字节的数据进行运算操作。

首先，微控制器IC5将要发送给打印机的数据存放在其引脚IOB0～IOB7，当微控制器IC5提供低电平给并行输入串行输出移位寄存器IC4的1脚时，微控制器IC5的引脚IOB0～IOB7的数据被锁存到并行输入串行输出移位寄存器IC4的内部移位寄存器里，然后，当微控制器IC5提供高电平给并行输入串行输出移位寄存器IC4的1脚时，并行输入串行输出移位寄存器IC4的移位功能被打开，在时钟信号触点SCK的上升沿信号的作用下，并行输入串行输出移位寄存器IC4的内部移位寄存器的数据逐位地串行移出到数据信号触点SDA，并且在计数器IC1的8分频信号(1字节同步信号)触发外部中断1的作用下，并行输入串行输出移位寄存器IC4将M个字节的数据输送完毕之后，微控制器IC5关闭外部中断1。即，停止发送数据。

以下结合图2给出的工作流程图，重点介绍本发明所述的智能芯片的工作原理。

智能芯片首先进行复位操作，然后进入正常工作状态。

在步骤21中，首先设置外部中断0和外部中断1的边沿触发方式，并且启动串行输入并行输出移位寄存器IC3的数据移位使能。当微控制器IC5提供低电平给串行输入并行输出移位寄存器IC3的9脚时，串行输入并行输出移位寄存器IC3提供给微控制器IC5的数据全部为“0”，当微控制器IC5提供高电平给串行输入并行输出移位寄存器IC3的9脚时，串行输入并行输出移位寄存器IC3的数据移位使能被启动，即，串行输入并行输出移位寄存器IC3提供给微控制器IC5的并行数据为数据信号触点SDA的移位信号，同时，计数器IC1将时钟信号触点SCK提供的时钟信号进行8分频操作，反相器IC2把时钟信号触点SCK提供的时钟周期下降沿反相成上升沿传送给串行输入并行输出移位寄存器IC3的8脚，串行输入并行输出移位寄存器IC3将数据信号触点SDA提供的数据逐位的移入其3脚、4脚、5脚、6脚、10脚、11脚、12脚和13脚。

在步骤22中，微控制器IC5读取其引脚IOA1～IOA7的数据，即，当串行输入并行输出移位寄存器IC3将数据信号触点SDA提供的数据逐位的移入其3脚、4脚、5脚、6脚、10脚、11脚、12脚和13脚时，由于微控制器IC5的IOA0、IOA1、IOA2、IOA3、IOA4、IOA5、IOA6以及IOA7与串行输入并行输出移位寄存器IC3的3脚、4脚、5脚、6脚、10脚、11脚、12脚和13脚相连，微控制器IC5的引脚IOA0～IOA7也被移入了相应的数据，之后，微控制器IC5将读取引脚IOA0～IOA7的数据；

在步骤23中，微控制器IC5判断其引脚IOA1～IOA7接收到的数据是否为通讯数据，如果是通讯数据，则执行步骤24，如果不是通讯数据，重新执行步骤22，即，继续读取微控制器IC5引脚IOA1～IOA7的数据，并判断微控制器IC5引脚IOA1～IOA7的数据是否为通讯数据，直到微控制器IC5引脚IOA1～IOA7的数据是通讯数据为止；

在步骤24中，设置存放接收数据的首地址，并且打开外部中断0，即，当微控制器IC5引脚IOA1～IOA7的数据是通讯数据后，在微控制器IC5内部存储器里设置存放接收数据的首地址，同时，打开外部中断0开始接收数据，即，计数器IC1的12脚输出8分频信号(接收1字节同步信号)给微控制器IC5的引脚IOC0，在上述分频信号的作用下，微控制器IC5进入外部中断0子程序接收数据(见图3说明)；

在步骤25中，微控制器IC5判断其是否已经接收到N个字节的数据，如果已经接收到N个字节的数据，则执行步骤26，如果没有接收到N个字节的数据，则重新执行步骤25，等待接收完N个字节数据；

在步骤26中，关闭外部中断0，即停止接收数据，并且对存放在微控制器IC5内部存储器的数据进行运算操作；

在步骤27中，设置存放发送数据的首地址，即，当微控制器IC5对数据进行运算操作后，在微控制器IC5内部存储器里设置存放要发送给打印机的数据的首地址，并且将处理完毕后待传送给打印机的数据存放在该发送数据的地址，且从首地址连续存放；

在步骤28中，将存放在发送数据首地址的数据传送到微控制器IC5的引脚IOB1～IOB7；

在步骤29中，打开外部中断1，即，当计数器IC1的12脚输出8分频信号(发送1字节同步信号)，在上述分频信号的作用下，微控制器IC5进入外部中断1子程序发送数据(见图4说明)，当微控制器IC5提供低电平给并行输入串行输出移位寄存器IC4的1脚时，微控制器IC5的引脚IOB0～IOB7的数据被锁存到并行输入串行输出移位寄存器IC4的内部移位寄存器里，之后，微控制器IC5提供高电平给并行输入串行输出移位寄存器IC4的1脚，并行输入串行输出移位寄存器IC4的移位功能被打开，在时钟信号触点SCK的上升沿信号的作用下，并行输入串行输出移位寄存器IC4的内部寄存器里的数据被逐位的移出到数据信号触点SDA上；

在步骤210中，微控制器IC5判断其是否已经将M个字节的数据发送完毕，如果已经发送完毕，则执行步骤211，如果未发送完毕，则重新执行步骤210，等待发送完数据，即微控制器IC5等待是否已经把全部数据发送给打印机；

在步骤211中，关闭外部中断1，即微控制器IC5停止发送数据。

在执行完步骤211之后，微控制器IC5将会重新执行步骤22，即，微控制器IC5读取其引脚IOA1～IOA7的数据，当微控制器IC5的数据为通讯数据时，智能芯片将从步骤24开始重复上述过程。

在图2的步骤24中打开了外部中断0，其为图2中主程序的中断子程序，该子程序是接收字节数据子程序。图3给出外部中断0的工作流程。

参见图3，在步骤31中，微控制器IC5读取其引脚IOA0～IOA7的数据，将该数据存放在微控制器IC5内部存储器中的接收数据地址，并且将接收到的数据从接收数据地址的首地址开始连续存放；

在步骤32中，将接收数据地址加“1”，在读取其引脚IOA1～IOA7的第一个字节数据后，微控制器IC5将接收数据地址加“1 ”，从而使存储接收数据的地址连续，并且使得微控制器IC5准备接收下一个字节的引脚数据，直到微控制器IC15接收到N个字节的数据；

在步骤33中，中断返回，即返回主程序。

在图2的步骤29中打开了外部中断1，其为图2中主程序的中断子程序，该子程序是发送字节数据子程序。图4给出外部中断1的工作流程。

参见图4，在步骤41中，启动并行输入串行输出移位寄存器IC4的装载数据使能和数据移位使能，即，通过微控制器IC5提供低电平或者高电平给并行输入串行输出移位寄存器IC4的1脚，使得并行输入串行输出移位寄存器IC4的装载数据使能或数据移位使能被启动；

在步骤42中，将发送数据地址加“1”，即，微控制器IC5将发送数据地址的数据发送到其引脚IOB0～IOB7后，将发送数据地址加“1”，从而使发送数据的地址连续，并且作为下次传送到微控制器IC5引脚IOB0～IOB7的数据的地址；

在步骤43中，将存放在发送数据地址的数据传送到IC5的引脚IOB1～IOB7，即，作为下次装载和移位的数据；

在步骤44中，中断返回，即返回主程序。

显然，由于本发明所提供的智能芯片采用了计数器IC1、串行输入并行输出移位寄存器IC3以及并行输入串行输出移位寄存器IC4执行判断时钟边沿变化以及将数据移位操作，使得微控制器IC5不用执行判断时钟边沿变化以及将数据移位操作，而有充足的时间对数据进行运算操作，由此，使得数据不会丢失，进而保证智能芯片能够与打印机或复印机主体进行正常的信息交换。

上述实施例仅仅是本发明的较佳实施例，然而本发明并不仅仅局限于上述实施例。例如，在图2的步骤21中，外部中断0和外部中断1的触发方式可以设置为边沿触发，亦可以设置为电平触发；另外，上述实施例中，采用反相器IC2将时钟信号触点SCK提供的时钟周期下降沿反相成上升沿传送给串行输入并行输出移位寄存器IC3的8脚，从而使得串行输入并行输出移位寄存器IC3能够正常工作，事实上，只要能够满足将时钟信号触点SCK提供的时钟周期下降沿反相成上升沿的装置都可适用；串行输入并行输出移位寄存器IC3的1脚和2脚是与门输入关系，可以用其中任何一个引脚接电源VCC，另一个引脚接数据信号触点SDA。因此，本发明就其更为广阔的形态来说并不限于上述实施方案。此外，就如上述实施方案及等同物所限定的那样，还可以有许多变形而不偏离总的发明的宗旨。

Claims (9)

1、智能芯片，其用于成像设备的耗材盒体上，包括：

内置程序的微控制器；

其特征在于：

一个计数器，将成像设备传送的时钟信号分频后传送给微控制器；

一个串行输入并行输出移位寄存器，将成像设备传送的数据移位后传送给微控制器；

一个反相器，将成像设备传送的时钟下降沿反相成时钟上升沿，并且将该上升沿提供给串行输入并行输出移位寄存器作为时钟输入信号；

一个并行输入串行输出移位寄存器，将微控制器传送的数据移位后传送给成像设备。

2、根据权利要1所述的智能芯片，其特征在于：

进一步包括电压触点、接地触点、时钟信号触点以及数据信号触点。

3、根据权利要求2所述的智能芯片，其特征在于：

所述计数器的1脚、7脚、9脚、10脚和16脚接电压触点，2脚接时钟信号触点，3脚、4脚、5脚、6脚和8脚与接地触点相连，12脚与微控制器的引脚IOC0和IOC1相连。

4、根据权利要求2所述的智能芯片，其特征在于：

所述反相器接在时钟信号触点和串行输入并行输出移位寄存器的8脚之间。

5、根据权利要求2所述的智能芯片，其特征在于：

所述串行输入并行输出移位寄存器的1脚和2脚接数据信号触点，3脚、4脚、5脚、6脚、10脚、11脚、12脚和13脚分别连接微控制器的IOA0、IOA1、IOA2、IOA3、IOA4、IOA5、IOA6以及IOA7，7脚与接地触点相连，14脚接电压触点；

所述并行输入串行输出移位寄存器的1脚与微控制器的IOC3脚相连，2脚接时钟信号触点，3脚、4脚、5脚、6脚、11脚、12脚、13脚以及14脚分别连接微控制器的脚IOB0、IOB1、IOB2、IOB3、IOB4、IOB5、IOB6以及IOB7，8脚和15脚都与接地触点相连，9脚接数据信号触点，16脚接电压触点。

6、根据权利要求2所述的智能芯片，其特征在于：

一滤波电容接在电压触点和接地触点之间。

7、根据权利要求1所述智能芯片的信息处理方法，包括以下步骤：

步骤一，首先设置外部中断0和外部中断1的边沿触发方式，并且启动串行输入并行输出移位寄存器的数据移位使能；

步骤二，微控制器读取其引脚IOA1～IOA7接收到的数据；

步骤三，微控制器判断其引脚IOA1～IOA7接收到的数据是否为通讯数据，如果是，则执行步骤四，如果否，重新执行步骤二；

步骤四，设置存放接收数据的首地址，并且打开外部中断0；

步骤五，微控制器判断其是否已经接收到N个字节的数据，如果是，则执行步骤六，如果否，则重新执行步骤五；

步骤六，关闭外部中断0，并且微控制器对数据进行处理；

步骤七，设置存放发送数据的首地址；

步骤八，将存放在发送数据首地址的数据传送到微控制器的引脚IOB1～IOB7；

步骤九，打开外部中断1；

步骤十，微控制器判断其是否已经将M个字节的数据发送完毕，如果是，则执行步骤十一，如果否，则重新执行步骤十；

步骤十一，关闭外部中断1，并且重新执行步骤二。

8、根据权利要求7所述智能芯片的信息处理方法，其特征在于：

所述外部中断0，进一步包括以下步骤：

步骤一，微控制器读取其引脚IOA1～IOA7的数据，并且将该数据存放在微控制器内部存储器中的接收数据地址；

步骤二，将接收数据地址加“1”；

步骤三，中断返回。

9、根据权利要求7所述的智能芯片的信息处理方法，其特征在于：

所述外部中断1，进一步包括以下步骤：

步骤一，启动并行输入串行输出移位寄存器的装载数据使能和数据移位使能；

步骤二，将发送数据地址加“1”；

步骤三，将存放在发送数据地址的数据传送到微控制器的引脚IOB1～IOB7；

步骤四，中断返回。

Images