CN101091365A - 数据接收装置和数据接收方法 - Google Patents

Abstract

当在数据接收装置(100)的信号检测装置(101)中检测到输入信号的输入时，由接收电路(103)开始接收该输入信号，当在信号检测装置(101)中判别出该输入信号是数据信号时，由第一逻辑电路(104)将接收电路(103)接收到的接收信号作为数据信号输出。

Description

数据接收装置和数据接收方法

技术领域

本发明涉及接收由其它装置输入的数据信号的数据接收装置及其数据接收方法。

背景技术

目前，在使用标准化的USB2.0或Serial ATA等串行接口来接收信号时，要在检测到数据的输入后开始接收该数据(参照非专利文献1、非专利文献2)。这是因为：由于在与其它装置的数据通信中使用了电缆等，所以不能准确地计测数据的收发定时。

近年来，随着数据通信的高速化，数据的电压振幅变小，因此需要判别输入信号是数据信号还是噪声信号。另外，今后通信的高速化会进一步发展，因此可预想到噪声判别技术的必要性将会提高。因此，检测输入信号的输入的方法就越来越向着高精度、高性能的方向发展(例如，参照专利文献1)。

图9A是表示现有数据接收电路的基本结构的图。如图9A所示，数据接收电路500具有信号检测装置501和信号接收装置502。

当对上述数据接收电路500输入输入信号(DATA)时，首先，在信号检测装置501中检测输入信号(DATA)的输入，基于该检测信息来输出用于启动信号接收装置502的启动信号50A。基于该启动信号50A来启动信号接收装置502，信号接收装置502开始接收输入信号(DATA)。将接收到的输入信号(DATA)作为输出信号50B输出到内部电路。

图9B是表示上述数据接收电路500的动作的时序图。如图9B所示，近年来随着数据通信的高速化，输入信号的振幅变小，必须判别输入信号是数据信号还是噪声信号。因此，信号检测装置501要对信号振幅的大小和数据的长度进行检测，并且对数据和噪声进行判别。

专利文献1：日本特开2000-196464号公报

非专利文献1：USB2.0标准“Universal Serial Bus Specification”，[平成16年10月14日检索]、互联网<URL：http://www.usb.org/developers/docs/usb#20.zip>、zip文件解压缩后“.../USB#20/USB#20.pdf”140页

非专利文献2：Serial ATA标准、[平成16年10月14日检索、互联网<URL：http://www.sata-io.org/docs/PHYii％20Spec％20Rev％201#0％20052604.pdf>30-32页

发明内容

但是，在信号检测装置中检测信号的输入需要时间，这就无法取得该期间的数据，如图9C的时序图所示，会产生输入数据的起始部分的缺失(missing)量增加这样的问题。尤其是在通过网络集线器(HUB)等中继装置进行数据通信时，数据发送源输出的数据每次通过中继装置时都会发生这样的缺失，其影响尤为显著。

本发明正是鉴于上述问题而开发的，其目的在于对接收输入信号时出现的信号数据缺失进行抑制。

为了实现上述目的，在本发明中，对输入信号的输入进行检测，并且判别该输入信号是数据信号还是噪声信号，基于该检测信息开始接收该输入信号，并且，在判别出该输入信号是数据信号时，将接收到的输入信号作为数据信号来输出。

即本发明提供一种数据接收装置，其具有用于检测输入信号的输入状态的信号检测装置和用于接收该输入信号的信号接收装置，上述信号检测装置具有判别上述输入信号是数据信号还是噪声信号的判别装置，上述信号接收装置具有：在上述信号检测装置中检测上述输入信号的输入时开始该输入信号的接收的接收电路；和在上述信号检测装置中判别出上述输入信号是数据信号时，将用上述接收电路接收到的接收信号作为数据信号来输出的第一逻辑电路。

另外，本发明还提供一种数据接收方法，其包括：检测输入信号的输入状态的步骤；在检测到上述输入信号的输入时开始该输入信号的接收的步骤；判别上述输入信号是数据信号还是噪声信号的步骤；以及当判别出上述输入信号是数据信号时将上述接收到的接收信号作为数据信号来输出的步骤。

如上所述，根据本发明，尽管判别输入信号是数据信号还是噪声信号需要处理时间，但通过利用接收电路和逻辑电路的延迟时间就能将数据的起始缺失抑制到最小限度。

附图说明

图1是表示本发明实施方式1中数据接收装置的结构的图。

图2是表示本实施方式1中信号检测装置的结构的图。

图3是表示本实施方式1中滤波电路的结构的图。

图4是表示本实施方式1中第一逻辑电路的结构的图。

图5是表示本实施方式2中信号检测装置的结构的图。

图6是表示本实施方式3中信号检测装置的结构的图。

图7是本实施方式3中第2逻辑电路的真值表。

图8是表示本实施方式4中第1逻辑电路的结构的图。

图9A是表示现有数据接收装置的结构的图，图9B是表示现有数据接收装置的动作的时序图，图9C是在现有数据接收装置中进行信号输入检测需要时间的情况下的时序图。

标号说明

100数据接收装置

101信号检测装置

102信号接收装置

103接收装置

104第一逻辑电路

110第一偏置比较电路

111第二偏置比较电路

113第一滤波电路

114第二滤波电路

125计数电路

135第二逻辑电路

140延迟电路

150时钟数据恢复电路(CDR电路)

151移位寄存电路

具体实施方式

以下基于附图对本发明的实施方式进行详细说明。以下对优选实施方式的说明从本质上说只不过是例示而已，丝毫不意味着对本发明、其应用物或其用途进行限制。

<实施方式1>

图1是表示本发明实施方式1中数据接收装置100的结构的图。如图1所示，数据接收装置100包括：一方面检测输入信号的输入状态，另一方面又判别该输入信号是数据信号还是噪声信号的信号检测装置101；和接收输入信号并控制其输出的信号接收装置102。

上述信号检测装置101包括：用于输入信号的输入端子IN；基于输入信号的检测信息来输出使上述信号接收装置102启动的启动信号的输出端子Sig#detect；用于输出输入信号是数据信号还是噪声信号的判别结果的输出端子Data#detect。

上述信号接收装置102包括：接收从上述信号检测装置101所输出的上述启动信号而开始接收输入信号的接收电路103；基于输入信号是数据信号还是噪声信号的判别结果来控制输出信号的输出的第一逻辑电路104。关于上述信号检测装置101和第一逻辑电路104的内部结构将在后文中说明。

以下对于如此结构的本实施方式1的数据接收装置100的动作进行说明。当输入信号输入到数据接收装置100时，在信号检测装置101中检测到该输入状态，并基于该检测信息而从输出端子Sig#detect输出用于启动信号接收装置102的启动信号。进而，信号检测装置101判别输入信号是数据信号还是噪声信号，并将从输出端子Data#detect输出该判别结果。

当对上述信息接收装置102的接收电路103输入上述启动信号时，在该接收电路103中开始接收输入信号。另外，将上述判别结果输入到第一逻辑电路104，并基于该判别结果来控制输出信号的输出。具体来说，当判别出输入信号是数据信号时，从第一逻辑电路104输出该数据信号作为输出信号，而当判别出输入信号是噪声信号时，则停止输出信号的输出。

另外，在该数据接收装置100中，通过利用接收电路103、第一逻辑电路104的延迟时间，而在信号检测装置101中判别输入信号是数据信号还是噪声信号。

图2是表示本实施方式1的信号检测装置101的内部结构的图。该信号检测装置101当输入到输入端子IN的输入信号的振幅为Vt1以上时，检测信号输入，并通过检测该输入信号在一定的期间内连续输入的状态来判别是数据信号还是噪声信号。

当输入信号输入到上述信号检测装置101时，该输入信号为正的情况下的振幅大小由第一偏置比较电路110检测，而该输入信号为负的情况下的振幅大小由第二偏置比较电路111检测。

将上述第一偏置比较电路110和上述第二偏置比较电路111分别检测到的检测结果输入到“或”电路112，通过第一滤波电路113和第二滤波电路114分别进行滤波处理后，作为上述启动信号和判别结果而输出。另外，第一滤波电路113和第二滤波电路114分别通过改变进行滤波的时间常数来得到预定的输出。

图3是表示上述第一滤波电路113和上述第二滤波电路114的结构的图。如图3所示，该第一滤波电路113和第二滤波电路114上设置有作为电流源的第一和第二电流源115、116；开关117；作为电容器的电容118及比较电路119。

而且，利用自上述“或”电路112输入到第一和第二滤波电路113、114的信号，开关117接通而释放电容118的电荷，根据释放出的电荷量和电容118的电容量而发生了变化的电位由比较电路119所检测。

另外，能够通过改变第二电流源116的电流量或电容118的电容量使时间常数发生变化。具体来讲，第一滤波电路113中，为了缩短从输入信号的输入检测到检测结果的输出为止的时间，增大了第二电流源116的电流量。另外，去除第二电流源116使得其间的端子发生短路也能取得相同的效果。

另外，为了比较输入电压而设置比较电路119，但不必限定其形式，例如可以用反向电路来代替。

图4是表示上述第一逻辑电路104的结构的图。该第一逻辑电路104将上述接收电路103接收到的信号从IN端子输入到延迟电路140，将表示输入信号是数据信号还是噪声信号的判别结果从EN端子输入到“与”电路141。

上述延迟电路140调整输入由上述接收电路103接收的信号的输入定时后，对上述“与”电路141输出上述接收信号来进行控制。

具体来讲，在判别输入信号是数据信号还是噪声信号时需要时间，在该判别结果还没有被输入到上述“与”电路141时，进行控制使得增加延迟电路140的延迟量，从而使在延迟接收电路103接收到的信号的输入定时延迟。而接收电路103中的延迟很充分并不需要增加延迟时，则省略延迟电路140。

另外，该延迟电路140也可以用具有模式匹配、内部时钟和接收信号的同步电路等其他功能的电路来代替，以对该电路延迟进行利用。

上述“与”电路141基于由信号检测装置101输出的上述判别结果，判别出输入信号为数据信号的情况下，在上述接收电路103接收到的信号作为输出信号输出，判别出输入信号为噪声信号的情况下，停止输出信号的输出。

另外，在本实施方式1的数据接收装置中，关于USB2.0和SerialATA的数据通信，是以接收信号为串行的差动信号为前提而记载的，但并不限于此。这一点对于以下的实施方式2-4也是同样的。

<实施方式2>

图5是表示本发明实施方式2中数据接收装置的信号检测装置201的结构的图。数据接收装置的整体结构与上述实施方式1是相同的，与上述实施方式1的不同之处只是该信号检测装置201的电路结构，因此以下对于与实施方式1相同的部分标以相同的标号，只对不同之处进行说明(对于实施方式3也是同样的)。

当对上述信号检测装置201输入输入信号时，该输入信号为正的情况下的振幅大小由第一偏置比较电路110检测，为负的情况下的振幅大小由第二偏置比较电路111检测。

上述第一和第二偏置比较电路110、111分别检测出的检测结果被输入到“或”电路112，通过第一滤波电路113进行滤波处理后，该输入信号作为上述启动信号从输出端子Sig#detect输出，并输入到“与”电路124和计数电路125。

将进行了上述滤波处理的信号和CLK信号输入到上述“与”电路124，将该输出结果输入到上述计数电路125。该计数电路125基于进行了上述滤波处理的信号和上述“与”电路124的输出结果，精确地测量振幅大于Vt1的输入信号进行输入的时间。基于该测量结果判别输入信号是数据信号还是噪声信号，该判别结果由输出端子Data#detect输出。

<实施方式3>

图6是表示本发明实施方式3中数据接收装置的信号检测装置301的结构的图。在对上述信号检测装置301输入输入信号时，该输入信号为正的情况下的振幅大小由第一偏置比较电路110检测，而该输入信号为负的情况下的振幅大小由第2的偏置比较电路111检测。

由第一偏置比较电路110所检测出的检测结果输入到第一滤波电路113进行滤波处理。进行了该滤波处理的信号分别输入到“或”电路134和第二逻辑电路135。

另外，由第二偏置比较电路111所检测出的检测结果输入到第二滤波电路114进行滤波处理。进行了该滤波处理的信号分别输入到上述“或”电路134和第二逻辑电路135。

上述“或”电路134基于分别由第一滤波电路113和第二滤波电路114所输入的信号进行输入信号的输入检测，启动信号由输出端子Sig#detect输出。

另外，上述第二逻辑电路135基于分别由第一滤波电路113和第二滤波电路114所输入的信号判别输入信号是数据信号还是噪声信号。

具体而言，通过检测输入信号在一定时间内从正振幅大的“High(高电平)”状态向负振幅大的“Low(低电平)”状态的转变，或从“Low”状态向“High”状态的转变这样的情况，来进行数据的判别。

当这样的振幅转变时，在第一滤波电路113和第二滤波电路114的输出通过滤波作用而这两者都变为振幅大的信号的情况下，会产生检测这样的两个信号的时间，由第二逻辑电路135检测这样的信号以检测“Low”和“High”的转变状态。

图7表示第二逻辑电路的真值表。在该表中，用H表示检测到输入A、B中振幅大的输入信号，用L表示未检测到的状态，在检测到输入X中的转变状态时输出H，在输入信号既不处于“High”状态也不处于“Low”(没有信号输入)状态时输出L。

<实施方式4>

图8是表示本发明的实施方式4的数据接收装置中第一逻辑电路204的结构的图。与上述实施方式1不同之处只是该第一逻辑电路204的电路结构，因此以下与实施方式1相同的部分标以相同的标号，只对不同之处加以说明。

上述第一逻辑电路204包括：使内部时钟和接收信号同步的时钟数据恢复电路150(以下称为CDR电路)和移位寄存电路151。

上述CDR电路150被输入由上述接收电路103接收的输入信号，接收来自外部的CLK信号，将该接收电路103所保持的输入信号输入到上述移位寄存电路151中。

上述移位寄存电路151，从EN端子接收表示上述输入信号是数据信号还是噪声信号的判别结果，当判别出输入信号为噪声信号时复位，当判别出输入信号为数据信号时解除复位，并将该数据信号作为输出信号输出。

另外，上述第一逻辑电路204，为了调整输入到上述移位寄存电路151的时钟和数据的定时而插入上述CDR电路105，但在不需调整该定时的情况下可以省略CDR电路150。另外，该移位寄存电路151毫无疑问可以用其他的数据存储电路代替。

如上所述，根据本实施方式4的数据接收装置，能够利用时钟精确地保证接收信号的保持时间，因此在信号检测装置101中的数据或噪声的判别方法复杂且耗时的情况下特别有用。

产业上的可利用性

如上所述，本发明的数据接收装置能够将数据信号的起始部分的数据缺失抑制到最小限度，而且，由于并行处理输入信号的接收和该输入信号是数据信号还是噪声信号的判别，所以与接收输入信号之后再来判别该输入信号是数据信号还是噪声信号的串行处理相比，可以得到能够缩短从输入信号的输入到其输出为止的时间这一实用性很强的效果，因此非常有用，在产业的可利用性非常高。

Claims (11)

1.一种数据接收装置，其具有用于检测输入信号的输入状态的信号检测装置和用于接收该输入信号的信号接收装置，其特征在于，

上述信号检测装置具有用于判别上述输入信号是数据信号还是噪声信号的判别装置，

上述信号接收装置具有：

接收电路，当在上述信号检测装置中检测到上述输入信号的输入时，开始接收该输入信号；和

第一逻辑电路，当在上述信号检测装置中判别出上述输入信号是数据信号时，将由上述接收电路接收到的接收信号作为数据信号来输出。

2.根据权利要求1所述的数据接收装置，其特征在于，

上述判别装置具有：

偏置比较电路，基于上述输入信号的振幅大小来检测该输入信号的输入；和

计数电路，用于测量上述振幅的大小为规定值以上的输入信号被进行输入的时间。

3.根据权利要求1所述的数据接收装置，其特征在于，

上述判别装置具有：

偏置比较电路，基于上述输入信号的振幅大小来检测该输入信号的输入状态，

第二逻辑电路，用于检测在一定时间内上述输入信号的振幅由正转变到负的状态或由负转变到正的状态。

4.根据权利要求1所述的数据接收装置，其特征在于：

上述第一逻辑电路具有使从上述接收电路输入的接收信号延迟的延迟电路。

5.根据权利要求1所述的数据接收装置，其特征在于：

上述第一逻辑电路具有使从上述接收电路输入的接收信号和内部时钟同步的时钟数据恢复电路。

6.根据权利要求5所述的数据接收装置，其特征在于：

上述第一逻辑电路具有移位寄存电路，其将在上述时钟数据恢复电路中进行了相位调整的接收信号作为输入，当在上述信号检测装置中判别出输入信号为数据信号时解除复位。

7.根据权利要求1所述的数据接收装置，其特征在于：

上述第一逻辑电路具有用于存储从上述接收电路输入的接收信号的存储电路。

8.一种数据接收方法，其特征在于，包括：

检测输入信号的输入状态的步骤；

当检测到上述输入信号的输入时开始接收该输入信号的步骤；

判别上述输入信号是数据信号还是噪声信号的步骤；以及

当判别出上述输入信号为数据信号时，将上述接收到的接收信号作为数据信号来输出的步骤。

9.一种数据接收方法，其特征在于，包括：

基于输入信号的振幅大小来检测该输入信号的输入的步骤；

当检测到上述输入信号的输入时开始接收该输入信号的步骤；

测量上述振幅的大小为规定值以上的输入信号被进行输入的时间，并根据该测量结果来判别上述输入信号是数据信号还是噪声信号的步骤；以及

当判别出上述输入信号是数据信号时将上述接收到的接收信号作为数据信号来输出的步骤。

10.一种数据接收方法，其特征在于，包括：

基于输入信号的振幅大小来检测该输入信号的输入的步骤；

当检测到上述输入信号的输入时开始接收该输入信号的步骤；

检测上述输入信号的振幅在一定时间内由正转变到负的状态或由负转变到正的状态，并根据该检测结果来判别上述输入信号是数据信号还是噪声信号的步骤；以及

当判别出上述输入信号是数据信号时将上述接收到的接收信号作为数据信号来输出的步骤。

11.一种数据接收方法，其特征在于，包括：

检测输入信号的输入状态的步骤；

当检测到上述输入信号的输入时开始接收该输入信号的步骤；

暂时存储上述接收到的接收信号的步骤；

判别上述输入信号是数据信号还是噪声信号的步骤；以及

当判别出上述输入信号是数据信号时将上述所存储的接收信号作为数据信号来输出的步骤。

Images