CN101076767B - 全n型晶体管高端电流镜 - Google Patents

全n型晶体管高端电流镜 Download PDF

Info

Publication number
CN101076767B
CN101076767B CN2005800425551A CN200580042555A CN101076767B CN 101076767 B CN101076767 B CN 101076767B CN 2005800425551 A CN2005800425551 A CN 2005800425551A CN 200580042555 A CN200580042555 A CN 200580042555A CN 101076767 B CN101076767 B CN 101076767B
Authority
CN
China
Prior art keywords
output
input
current
node
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2005800425551A
Other languages
English (en)
Other versions
CN101076767A (zh
Inventor
吉乌舍普·格里勒思
米哈伊·桑托利努
汉斯·布雷克曼斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN101076767A publication Critical patent/CN101076767A/zh
Application granted granted Critical
Publication of CN101076767B publication Critical patent/CN101076767B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Amplifiers (AREA)

Abstract

本发明涉及一种用于将输入电流镜像到输出电流的全n型晶体管电流镜，包括置于正电源水平(VCC)和输入节点(104，202，310)之间的输入n型晶体管(T4，Q0，T1)，其集电极与正电源水平相连接而且其发射极与输入节点(104，202，310)相连。输出n型晶体管(T3，Q1，T2)置于正电源水平(VCC)和输出节点(106，204，314)之间，其集电极与正电源水平(VCC)相连且其发射极与输出节点(106，204，314)相连。为了将输入晶体管(T4，Q0，T1)的发射极电流镜像到输出晶体管(T3，Q1，T2)的发射极电流，反馈电路使输入晶体管(T4，Q0，T1)和输出晶体管(T3，Q1，T2)的基极-发射极电压相等。就克服不能提供p型晶体管的缺点来说，全n型晶体管电流镜非常有优势。

Description

全N型晶体管高端电流镜
技术领域
本发明涉及集成电路中使用的电流镜，尤其是一种仅使用n型晶体管的高端电流镜。
背景技术
电流镜是公知的电路，在积分电子电路中被广泛使用。电流镜性能的改进导致产生了大量不同的实现，最常见的是偏压电路和电流放大器。
一般地，电流镜是这样一种电路，其具有输入端(输入镜)和输出端(输出镜)，输入端与输入电流源相连，而输入电流被镜像(mirror)到输出端。
现有技术的电流镜基本上采用成对的相似晶体管。通常使用例如npn和NMOS的n型晶体管来实现低端反射镜，并且反射镜电流以地为参考。通常使用例如pnp和PMOS的p型晶体管来实现高端反射镜，并且反射镜电流以正电源水平为参考。
然而，在某些现有技术的集成电路制造过程中，无法使用p型晶体管。例如，在GaAs HBT过程和InP HBT过程中，就不可能制造出使用p型晶体管高端反射镜。
基于上文所述，需要使用不需要p型晶体管的方法来制造在广阔技术领域中所使用的这个基本电路。因此，仅使用n型晶体管来提供高端反射镜具有优点。
发明内容
因此，本发明的一个目的是提供一种仅使用n型晶体管的高端反射镜。
依据本发明，提供一种n型晶体管电流镜，用于将输入电流I_in镜像到输出电流I_out，包括：用于接收输入电流I_in的输入节点；用于提供输出电流I_out的输出节点；置于正电源水平和输入节点之间的输入n型晶体管，其集电极与正电源水平相连且其发射极与输入节点相连；置于正电源水平和输出节点之间的输出n型晶体管，其集电极与正电源水平相连且其发射极与输出节点相连；以及置于输入节点和输出节点之间的反馈电路，所述反馈电路与把高端晶体管的基极和输入晶体管的基极相连的链路(link)进行通信，所述反馈电路用于维持输入和输出晶体管的基极-发射极电压相等，以将输入晶体管的发射极电流镜像到输出晶体管的发射极电流。
依据本发明的一个方面，提供一种存储有数据的存储介质，当执行该数据时，将导致包括n型晶体管电流镜的集成电路设计，电流镜用于把输入电流I_in镜像到输出电流I_out，所述电流镜包括：用于接收输入电流I_in的输入节点；用于提供输出电流I_out的输出节点；置于正电源水平和输入节点之间的输入n型晶体管，其集电极与正电源水平相连且其发射极与输入节点相连；置于正电源水平和输出节点之间的输出n型晶体管，其集电极与正电源水平相连且其发射极与输出节点相连；以及置于输入节点和输出节点之间的反馈电路，所述反馈电路与把高端晶体管的基极和输入晶体管的基极相连的链路进行通信，所述反馈电路用于维持输入和输出晶体管的基极-发射极电压相等，以将输入晶体管的发射极电流镜像到输出晶体管的发射极电流。
依据本发明，还提供一种用于将输入电流I_in镜像到输出电流I_out的方法，包括：提供用于接收输入电流I_in的输入节点；提供用于提供输出电流I_out的输出节点；提供置于正电源水平和输入节点之间的输入n型晶体管，其集电极与正电源水平相连且其发射极与输入节点相连；提供置于正电源水平和输出节点之间的输出n型晶体管，其集电极与正电源水平相连且其发射极与输出节点相连；提供置于输入节点和输出节点之间的反馈电路，所述反馈电路与把高端晶体管的基极和输入晶体管的基极相连的链路进行通信，通过使用所述反馈电路维持输入和输出晶体管的基极一发射极电压相等，把输入晶体管的发射极电流镜像到输出晶体管的发射极电流。
依据本发明，还提供一种用于将输入电流I_in镜像到输出电流I_out的电流镜，包括：用于接收输入电流I_in的输入节点；用于提供输出电流I_out的输出节点；置于正电源水平和输入节点之间的输入电阻器；置于正电源水平和输出节点之间的输出电阻器；以及置于输入节点和输出节点之间的反馈电路，所述反馈电路用于维持输入和输出电阻器上的电压降相等，以将输入电流镜像到输出电流。
依据本发明的一个方面，提供一种存储有数据的存储介质，其中，当执行该数据时，将导致包括电流镜的集成电路设计，用于把输入电流I_in镜像到输出电流I_out，所述电流镜包括：用于接收输入电流I_in的输入节点；用于提供输出电流I_out的输出节点；置于正电源水平和输入节点之间的输入电阻器；置于正电源水平和输出节点之间的输出电阻器；以及置于输入节点和输出节点之间的反馈电路，所述反馈电路用于维持输入和输出电阻器上的电压降相等，以将输入电流镜像到输出电流。
依据本发明，还提供一种用于将输入电流I_in镜像到输出电流I_out的方法，包括：提供用于接收输入电流I_in的输入节点；提供用于提供输出电流I_out的输出节点；提供置于正电源水平和输入节点之间的输入电阻器；提供置于正电源水平和输出节点之间的输出电阻器；提供置于输入节点和输出节点之间的反馈电路，通过使用所述反馈电路维持输入和输出电阻器上的电压降相等，把输入电流镜像到输出电流。
附图说明
将结合下面的附图对本发明的典型实施例进行描述，其中：
图1是原理性地示出了现有技术的电流镜的简化电路图；
图2是原理性地示出了全n型晶体管电流镜的第一实施例的简化电路图；
图3是全n型晶体管电流镜中使用的反馈放大器的简化电路图；
图4是原理性地示出了全n型晶体管电流镜的第二实施例的简化电路图；
图5是原理性地示出了全n型晶体管电流镜的第三实施例的简化电路图；
图6是原理性地示出了全n型晶体管电流镜的第四实施例的简化电路图；
图7是原理性地示出了全n型晶体管电流镜的第五实施例的简化电路图；
图8是示出了第一实施例的电流匹配的简化示意图；
图9是示出了第一实施例中作为频率的函数的输出阻抗的简化示意图；以及
图10是示出了第一实施例中作为频率的函数的输出阻抗的简化示意图。
具体实施方式
在下文描述中，使用npn晶体管来描述本发明的多个实施例。对本领域技术人员来说明显的是，该电路可扩展至其它类型的n型晶体管，比如NMOS晶体管。为简单起见，下文描述使用“基极、集电极和发射极”的表达。对本领域技术人员来说明显的是，当涉及例如NMOS晶体管的FET器件时，容易地使用表达“栅极、漏极和源极”分别替换上述表达。
参见图1，示出了现有技术的电流镜的基本电路。低端反射镜通过使用诸如npn和NMOS之类的n型晶体管1和2来实现，并且参照地或负电源水平对电流i_in进行镜像。高端反射镜通过使用诸如pnp和PMOS之类的p型晶体管3和4来实现，并且参照正电源水平Vdc对电流i_out进行镜像。
参见图2，示出了依据本发明的电流镜100的第一实施例。电流源110代表被镜像到Iout的电流Iin。电流源110与n型晶体管T4的发射极相连。晶体管T3和T4的集电极各自与正电源水平VCC相连，而晶体管T3和T4的基极彼此互相连接。电流镜100还包括例如运算放大器的反馈放大器108。反馈放大器108的正输入端通过节点106与晶体管T3的发射极相连，而反馈放大器108的负输入端与置于电流源110和晶体管T4的发射极之间的节点104相连。反馈放大器108的输出与置于晶体管T3和T4的基极之间的节点102相连。工作时，反馈使得晶体管T3和T4具有相同的基极-发射极电压Vbe，因此，使得晶体管T3和T4的发射极电流相等或者可另选地使两者彼此比例相关，后者取决于由晶体管T3和T4的发射极面积所限定的比例因数。在晶体管T3上的电流增大的情况下，反馈放大器108的负输入端电压增大，因此，晶体管T3和T4的基极电压减小，从而减小了晶体管T3的发射极电压。反馈放大器108被设计成电路在预定操作频率范围之内的运行是稳定的、并且没有太多的能量消耗。图3示出了反馈放大器108的一种可能的设计。可选择地，用另一种输出级电路替换图3中示出的“图腾柱”输出级TS，或者省去图3中示出的“图腾柱”输出级TS。
参见图4，示出了依据本发明仅使用n型晶体管的电流镜的第二实施例200。这里，在节点202的电流i_in(输入)通过n型晶体管Q0和Q1被镜像到节点204的i_out(输出)。在这个电流镜中，通过使用n型晶体管Q2、Q3、Q4、Q5和Q6使晶体管Q0和Q1的基极-发射极电压Vbe保持相等，使晶体管Q0和Q1的发射极电流相等或彼此比例相关。晶体管Q0和Q1的集电极与正电源水平相连。为了提供反馈，晶体管Q1的发射极与n型晶体管Q3的基极相连，同时Q0的发射极与n型晶体管Q2的基极相连。晶体管Q2和Q3的发射极彼此相连，并且通过节点206和电流源208接地，或者可另选地连接到负电源水平。晶体管Q2的集电极通过节点210和电阻器R1与正电源水平相连，晶体管Q3的集电极通过节点212和电阻器R2与正电源水平相连。晶体管Q0和Q1的基极彼此互连并通过节点214、216、218和220与反馈电路相连。节点214把反馈电路与地相连，或可选择地通过电流源222与负电源水平相连。节点216和218将晶体管Q0和Q1的基极分别与晶体管Q4和Q5的发射极相连。晶体管Q4和Q5的基极彼此相连，同时集电极分别通过电阻器R1和R2连接到正电源水平。节点224和226之间的反馈环把晶体管Q5的集电极和基极相连。晶体管Q6置于Q0和Q1的基极之间，正电源水平经过电阻器R1，其发射极连接到节点220，集电极连接到正电源水平，基极连接到置于晶体管Q4的集电极和电阻器R1之间的节点228。
在本发明的第一和第二实施例中，电流镜的输出直流电压与输入直流电压相等.在某些应用中是不希望这样的.即，理想的电流镜具有固定的输入电压，其输出电流与输出电压无关.此外，其输出的直流电压与反射镜自身无关，而是由负载确定.下文所述的实施例中实现了输出电流与输出电压的独立性.
参见图5，示出了依据本发明仅使用n型晶体管的电流镜的第三实施例300。电流Iin(与输入节点312相连的电流源302)通过n型晶体管T1和T2被镜像到输出节点314的Iout。晶体管T1和T2的基极-发射极电压Vbe通过反馈放大器304保持相等，反馈放大器的正输入端通过节点308连接到高端，其负输入端通过节点310连接到低端，其输出端连接到位于高端内的晶体管T3的基极。而且，晶体管T1和T2的基极彼此相连并通过节点306连接到正电源水平VCC。晶体管T1和T2的集电极连接到正电源水平VCC。如同在第一和第二实施例中一样，反馈放大器304的增益把晶体管T1和T2的基极-发射极电压Vbe设置为相等。然而，附加的晶体管T3使得输出节点314处的直流电压与输入节点312处的直流电压无关。
参见图6，示出了依据本发明仅使用n型晶体管的电流镜的第四实施例400。除了设置在晶体管T1发射极和节点310之间的电阻器R以及设置在晶体管T2发射极和节点308之间的电阻器R/m之外，这个实施例的电路与第三实施例的实质上相同。插入电阻器提高了输出电流与输入电流的匹配精度，从而放松了对反馈放大器304的要求。可选择地，这些电阻器与晶体管T1和T2的基极而不是发射极相连。电阻器可随意地连接到晶体管T1和T2的发射极和基极。
参见图7，示出了依据本发明仅使用n型晶体管的电流镜的第五实施例500。电流Iin(与输入节点512相连的电流源502)通过电阻器R和R/m被镜像到输出节点514的Iout。电阻器R和R/m上的电压降通过反馈放大器504保持相等，反馈放大器的正输入端通过节点508与高端相连，负输入端通过节点510与低端相连，输出端与置于高端中的n型晶体管T3的基极相连。而且，晶体管T3使输出节点514处的直流电压与输入节点512处的直流电压无关。这里，镜像不是通过使基极-发射极电压相等、而是通过使两个电阻器上的电压降相等而实现的。
在电流镜中，希望具有低输入阻抗和高输出阻抗。在上述实施例中，当输入阻抗趋于所期望的低阻抗时，由于输入阻抗与公共集电极的发射极阻抗相等，所以输出阻抗也趋于低阻抗。反馈电路的环路增益把输出阻抗提升至期望水平，如等式1所示：
Z 0 = 1 gm ( 1 + A ) - - - ( 1 )
其中A是环路增益。要注意的是，为了达到与rθ相等的阻抗水平，环路增益近似为A＝gm rθ＝VA/VT，其中VA是厄雷电压(Early voltage)而VT是热电压(thermal voltage)。
附图8-10示出了本发明的第一个实施例的仿真结果。在图8中，示出了输入电流和输出电流的比率。晶体管是来自GCS的npn InPSHBT，，每个晶体管的偏置为3mA。60dB(1000)增益给出了将近95％的匹配。在图9中，示出了第一实施例中的电流镜的输出阻抗。反馈放大器具有60dB的电压增益和1MHz的带宽且其输出阻抗为100。在图10中，示出了电流镜的输入阻抗。在高于放大器带宽(IMHz)的频率处，输入阻抗等于1/gm。在更低频率处，这个值要除以放大器增益。
就克服了例如MOBI3、GaAs和InP的技术不能提供p型晶体管的缺点来说，依据本发明仅使用n型晶体管是非常有优势的。
在不脱离所附权利要求中限定的本发明的精神和范围的前提下，本发明的大量其它实施例对本领域技术人员是明显的。

Claims (11)

1.一种用于将输入电流I_in镜像到输出电流I_out的n型晶体管电流镜，包括：用于接收输入电流I_in的输入节点(104，202，310)；用于提供输出电流I_out的输出节点(106，204，314)；置于正电源面(VCC)和输入节点(104，202，310)之间的输入n型晶体管(T4，Q0，T1)，其集电极与正电源面相连接而且其发射极与输入节点(104，202，310)相连；置于正电源面(VCC)和输出节点(106，204，314)之间的输出n型晶体管(T3，Q1，T2)，其集电极与正电源面(VCC)相连且其发射极与输出节点(106，204，314)相连；以及，置于输入节点(104，202，310)和输出节点(106，204，314)之间的反馈电路，所述反馈电路与把输入晶体管(T4，Q0，T1)的基极和输出晶体管(T3，Q1，T2)的基极相连的链路进行通信，所述反馈电路用于维持输入晶体管(T4，Q0，T1)和输出晶体管(T3，Q1，T2)的基极-发射极电压相等，以便将输入晶体管(T4，Q0，T1)的发射极电流镜像到输出晶体管(T3，Q1，T2)的发射极电流，其中，所述反馈电路包括运算放大器，所述运算放大器的正输入端与输出节点相连，所述运算放大器的负输入端与输入节点相连，所述运算放大器的输出端与置于输出晶体管发射极和输出节点之间的n型反馈晶体管的基极进行通信。
2.一种如权利要求1所述的用于将输入电流I_in镜像到输出电流I_out的n型晶体管电流镜，其中所述输出节点(106，204，314)具有预定的阻抗。
3.一种如权利要求2所述的用于将输入电流I_in镜像到输出电流I_out的n型晶体管电流镜，其中所述反馈电路的大小使所述反馈电路的环路增益足以提供预定的阻抗。
4.一种如权利要求1所述的用于将输入电流I_in镜像到输出电流I_out的n型晶体管电流镜，其中连接有运算放大器(108)，其正输入端与输出节点(106)相连，其负输入端与输入节点(104)相连，其输出端与把输入晶体管(T4)的基极和输出晶体管(T3)的基极相连的链路进行通信。
5.一种如权利要求1所述的用于将输入电流I_in镜像到输出电流I_out的n型晶体管电流镜，其中把输入晶体管(T1)基极和输出晶体管(T2)基极相连的链路与正电源面(VCC)相连。
6.一种如权利要求5所述的用于将输入电流I_in镜像到输出电流I_out的n型晶体管电流镜，包括：置于输入晶体管(T1)的发射极和反馈放大器(304)之间的输入电阻器(R)以及置于输出晶体管(T2)的发射极和反馈放大器(304)之间的输出电阻(R/m)。
7.一种用于将输入电流I_in镜像到输出电流I_out的方法，包括：提供用于接收输入电流I_in的输入节点(104，202，310)；提供用于提供输出电流I-out的输出节点(106，204，314)；提供置于正电源面(VCC)和输入节点(104，202，310)之间的输入n型晶体管(T4，Q0，T1)，其集电极与正电源面相连接而且其发射极与输入节点(104，202，310)相连；提供置于正电源面(VCC)和输出节点(106，204，314)之间的输出n型晶体管(T3，Q1，T2)，其集电极与正电源面(VCC)相连且其发射极与输出节点(106，204，314)相连；提供置于输入节点(104，202，310)和输出节点(106，204，314)之间的反馈电路，所述反馈电路与把输入晶体管(T4，Q0，T1)的基极和输出晶体管(T3，Q1，T2)的基极相连的链路进行通信，通过使用所述反馈电路维持输入晶体管(T4，Q0，T1)和输出晶体管(T3，Q1，T2)的基极-发射极电压相等，把输入晶体管(T4，Q0，T1)的发射极电流镜像到输出晶体管(T3，Q1，T2)的发射极电流，其中，所述反馈电路包括运算放大器，所述运算放大器的正输入端与输出节点相连，所述运算放大器的负输入端与输入节点相连，所述运算放大器的输出端与置于输出晶体管发射极和输出节点之间的n型反馈晶体管的基极进行通信.
8.一种用于将输入电流I_in镜像至输出电流I_out的电流镜，包括：用于接收输入电流I_in的输入节点(510)；用于提供输出电流I_out的输出节点(514)；置于正电源面和输入节点之间的输入电阻器(R)；置于正电源面(VCC)和输出节点(514)之间的输出电阻器(R/m)；以及置于输入节点(510)和输出节点(514)之间的反馈电路，所述反馈电路用于维持输入电阻器(R)和输出电阻器(R/m)上的电压降相等，以便把输入电流镜像到输出电流，其中，所述反馈电路包括运算放大器，所述运算放大器的正输入端与输出节点相连，所述运算放大器的负输入端与输入节点相连，所述运算放大器的输出端与置于输出晶体管发射极和输出节点之间的n型反馈晶体管的基极进行通信。
9.一种如权利要求8所述的用于将输入电流I_in镜像到输出电流I_out的电流镜，其中所述输出节点(514)具有预定的阻抗。
10.一种如权利要求9所述的用于将输入电流I_in镜像到输出电流I_out的电流镜，其中所述反馈电路的大小使所述反馈电路的环路增益足以提供预定的阻抗。
11.一种用于将输入电流I_in镜像至输出电流I_out的方法，包括：提供用于接收输入电流I_in的输入节点(510)；提供用于提供输出电流I-out的输出节点(514)；提供置于正电源面和输入节点之间的输入电阻器(R)；提供置于正电源面(VCC)和输出节点(514)之间的输出电阻器(R/m)；提供置于输入节点(510)和输出节点(514)之间的反馈电路；以及通过使用所述反馈电路维持输入电阻器(R)和输出电阻器(R/m)上的电压降相等而把输入电流镜像到输出电流，其中，所述反馈电路包括运算放大器，所述运算放大器的正输入端与输出节点相连，所述运算放大器的负输入端与输入节点相连，所述运算放大器的输出端与置于输出晶体管发射极和输出节点之间的n型反馈晶体管的基极进行通信。
CN2005800425551A 2004-10-13 2005-10-13 全n型晶体管高端电流镜 Expired - Fee Related CN101076767B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US61856404P 2004-10-13 2004-10-13
US60/618,564 2004-10-13
PCT/IB2005/053370 WO2006040739A1 (en) 2004-10-13 2005-10-13 All n-type transistor high-side current mirror

Publications (2)

Publication Number Publication Date
CN101076767A CN101076767A (zh) 2007-11-21
CN101076767B true CN101076767B (zh) 2010-05-05

Family

ID=35641101

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005800425551A Expired - Fee Related CN101076767B (zh) 2004-10-13 2005-10-13 全n型晶体管高端电流镜

Country Status (3)

Country Link
US (1) US20090278603A1 (zh)
CN (1) CN101076767B (zh)
WO (1) WO2006040739A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103699171B (zh) * 2012-09-27 2015-10-28 无锡华润矽科微电子有限公司 具有高稳定性的能隙基准电流电路结构

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2135846A (en) * 1983-02-04 1984-09-05 Standard Telephones Cables Ltd Current splitter
DE3611548A1 (de) * 1986-04-05 1987-10-08 Telefunken Electronic Gmbh Stromspiegelschaltung
EP0647894A2 (en) * 1993-10-12 1995-04-12 Philips Electronics Uk Limited A circuit for providing a sink for majority charge carriers
US5493205A (en) * 1995-03-01 1996-02-20 Lattice Semiconductor Corporation Low distortion differential transconductor output current mirror

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4287439A (en) * 1979-04-30 1981-09-01 Motorola, Inc. MOS Bandgap reference
US4263519A (en) * 1979-06-28 1981-04-21 Rca Corporation Bandgap reference
NL8103813A (nl) * 1981-08-14 1983-03-01 Philips Nv Stroomstabilisatieschakeling.
US5825167A (en) * 1992-09-23 1998-10-20 Sgs-Thomson Microelectronics, Inc. Linear transconductors
US6194967B1 (en) * 1998-06-17 2001-02-27 Intel Corporation Current mirror circuit
US6150883A (en) * 1999-07-22 2000-11-21 Burr-Brown Corporation Rail-to-rail input/output operational amplifier and method
US6362612B1 (en) * 2001-01-23 2002-03-26 Larry L. Harris Bandgap voltage reference circuit
DE10208117B4 (de) * 2002-02-26 2006-08-24 Infineon Technologies Ag Transimpedanzverstärker und optischer Empfänger
JP4104012B2 (ja) * 2005-03-10 2008-06-18 株式会社半導体理工学研究センター 電流ミラー回路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2135846A (en) * 1983-02-04 1984-09-05 Standard Telephones Cables Ltd Current splitter
DE3611548A1 (de) * 1986-04-05 1987-10-08 Telefunken Electronic Gmbh Stromspiegelschaltung
EP0647894A2 (en) * 1993-10-12 1995-04-12 Philips Electronics Uk Limited A circuit for providing a sink for majority charge carriers
US5493205A (en) * 1995-03-01 1996-02-20 Lattice Semiconductor Corporation Low distortion differential transconductor output current mirror

Also Published As

Publication number Publication date
WO2006040739A1 (en) 2006-04-20
CN101076767A (zh) 2007-11-21
US20090278603A1 (en) 2009-11-12

Similar Documents

Publication Publication Date Title
US6842075B2 (en) Gain block with stable internal bias from low-voltage power supply
US7570040B2 (en) Accurate voltage reference circuit and method therefor
CN100481716C (zh) 偏压电路及其控制电路
EP0155720B1 (en) Cascode current source arrangement
US4283674A (en) Constant voltage output circuit
US6177837B1 (en) Active low-pass filter
EP0387951B1 (en) Current amplifier
CN101076767B (zh) 全n型晶体管高端电流镜
US6664856B2 (en) Circuit configuration for setting the operating point of a radiofrequency transistor and amplifier circuit
US6121764A (en) Current source having high impedance current output and method therefor
GB1516190A (en) Wideband transistor amplifier
KR890004771B1 (ko) 차동 증폭기
US3866134A (en) Power amplifier with self biasing and insensitivity to temperature variations
US6734720B2 (en) Operational amplifier in which the idle current of its output push-pull transistors is substantially zero
US20040027201A1 (en) Rail to rail class AB output for an amplifier
US4506176A (en) Comparator circuit
CN113296568A (zh) 带隙基准电路、集成电路、无线电器件和电子设备
JPH05218799A (ja) インピーダンス乗算器
US7230476B1 (en) Bipolar high impedance element
US6339319B1 (en) Cascoded current mirror circuit
CA2342918A1 (en) Electronic circuit
CN216647203U (zh) 一种恒流源以及传感器设备
EP1376861B1 (en) Device for converting a differential signal to a single signal
CN220651152U (zh) 一种电流镜
JP2010021869A (ja) 増幅器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: NXP CO., LTD.

Free format text: FORMER OWNER: KONINKLIJKE PHILIPS ELECTRONICS N.V.

Effective date: 20080404

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20080404

Address after: Holland Ian Deho Finn

Applicant after: Koninkl Philips Electronics NV

Address before: Holland Ian Deho Finn

Applicant before: Koninklijke Philips Electronics N.V.

C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100505

Termination date: 20141013

EXPY Termination of patent right or utility model