CN101075559A - 薄化晶片的方法 - Google Patents
薄化晶片的方法 Download PDFInfo
- Publication number
- CN101075559A CN101075559A CN 200610082732 CN200610082732A CN101075559A CN 101075559 A CN101075559 A CN 101075559A CN 200610082732 CN200610082732 CN 200610082732 CN 200610082732 A CN200610082732 A CN 200610082732A CN 101075559 A CN101075559 A CN 101075559A
- Authority
- CN
- China
- Prior art keywords
- wafer
- thinning
- back side
- technology
- adhesion layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 41
- 239000002390 adhesive tape Substances 0.000 claims abstract description 12
- 238000005516 engineering process Methods 0.000 claims description 33
- 238000005530 etching Methods 0.000 claims description 5
- 238000003486 chemical etching Methods 0.000 claims description 2
- 238000007517 polishing process Methods 0.000 claims description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract 1
- 229910052710 silicon Inorganic materials 0.000 abstract 1
- 239000010703 silicon Substances 0.000 abstract 1
- 235000012431 wafers Nutrition 0.000 description 91
- 239000004065 semiconductor Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 230000001771 impaired effect Effects 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Images
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
本发明公开了一种薄化晶片的方法。首先，提供晶片。接着利用黏着层将该晶片的正面接合于承载晶片上，该黏着层包括热释放胶带或紫外线胶带。随后进行薄化工艺，由该晶片的背面薄化该晶片。所述方法提升晶片薄化的厚度极限。
Description
技术领域
本发明涉及一种薄化晶片的方法，特别是涉及一种利用热释放胶带(thermal release tape)或紫外线胶带(UV tape)作为黏着层将晶片固定于承载晶片上，由此提升晶片薄化的厚度极限的方法。
背景技术
许多半导体元件与微机电元件，基于功能考虑或是尺寸需求，必须进行晶片薄化工艺，以将晶片缩减至适当厚度。现行薄化晶片的方法受限于机器的承载机构，例如静电夹盘，因此晶片厚度的极限仅能达到约100微米，一旦厚度过薄，晶片极易产生破裂问题。
发明内容
本发明的目的之一在于提供一种薄化晶片的方法，以避免晶片破裂并提升晶片厚度的极限。
根据本发明的一优选实施例，提供一种薄化晶片的方法。首先，提供晶片。接着利用黏着层将该晶片的一正面接合于承载晶片上，该黏着层包括热释放胶带或紫外线胶带。随后进行晶片薄化工艺，由该晶片的背面薄化该晶片。
为了进一步了解本发明的特征及技术内容，请参阅以下有关本发明的详细说明与附图。然而附图仅供参考与辅助说明用，并非用来对本发明加以限制。
附图说明
图1至图10为本发明一优选实施例薄化晶片的方法示意图。
简单符号说明
10 晶片 12 正面
14 背面 20 承载晶片
22 黏着层 30 屏蔽图案
32 背面图案
具体实施方式
请参考图1至图10。图1至图10为本发明一优选实施例薄化晶片的方法示意图。如图1所示，首先提供晶片10，其包括正面12与背面14。本实施例的晶片10为在其正面12已制作出所需的半导体元件或微机电元件(图未示)，并待薄化的晶片，然而本发明的方法并不限于此，而可应用于任何半导体工艺或微机电工艺中所需的晶片薄化工艺中。
如图2所示，接着提供承载晶片20，例如半导体晶片、玻璃晶片、塑料晶片或石英晶片，并利用黏着层22将晶片10的正面12贴附于承载晶片20的表面，其中本发明使用热释放胶带或紫外线胶带作为黏着层22的材料。热释放胶带的特性在于可利用加热方式去除其黏性，因此当温度到达其释放温度(约为150至200℃)时，即可轻易在不损伤晶片10的情况下，使晶片10自承载晶片20的表面脱离。紫外线胶带则可利用照射特定波长的紫外线的方式丧失其黏性，同样具有可轻易在不损伤晶片10的情况下，使晶片10自承载晶片20的表面脱离的特性。因此，本发明薄化晶片的方法利用热释放胶带或紫外线胶带作为黏着层22的作法，使得后续即使晶片10的厚度被薄化至极薄的情况下，晶片10也不会在去除黏着层22时受损。
如图3与图4所示，接着进行晶片薄化工艺，由晶片10的背面14薄化晶片10，直至其厚度缩减至所需的厚度。在本实施例中，晶片薄化工艺可区分为二阶段，其中图3所示为晶片薄化工艺的第一阶段，而图4所示则为晶片薄化工艺的第二阶段。在图3所示的第一阶段中，由于晶片10仍具有较大的厚度，可先利用较快速的薄化方式，如粗磨(grinding)工艺，将晶片10的厚度初步缩减至适中的厚度。举例来说，若晶片10为直径为8英寸的标准晶片，则其初始厚度约为725微米，而于第一阶段中可先将其厚度快速缩减至约300微米。在图4所示的第二阶段中，则视晶片10的最终厚度需求、表面状态需求与应力考虑等而采用不同的方法进行。举例来说，可利用等离子体蚀刻工艺全面性地薄化晶片10，或利用化学蚀刻工艺蚀刻晶片10使晶片10的背面14满足对于表面粗糙度的需求，亦或是利用研磨抛光(polish)工艺使晶片10的背面14具有所需的表面光滑度。当然，晶片薄化工艺的第二阶段并不限定单独使用上述任一方式，而可视实际状况进行上述工艺的组合，同时其它晶片薄化技术，例如化学机械抛光(CMP)工艺等亦可选用。本实施例晶片薄化工艺的第一阶段使用粗磨工艺，可加快晶片薄化的效率，而第二阶段使用蚀刻工艺或研磨抛光工艺等方式，不仅可消除晶片10上由于粗磨工艺所残留的应力，更可满足各种不同的规格需求。
如图5所示，在晶片薄化工艺的第二阶段后，可利用厚度测量仪器测量晶片10的厚度是否达到预设的标准，亦可利用检测仪器确认晶片10的表面状态是否如预期，一旦晶片10的厚度或表面状态未如预期则可重复进行晶片薄化工艺直至满足预定规格为止。
本发明的晶片薄化工艺可将晶片10的厚度薄化至约50微米左右，甚至更低，已超过一般超薄晶片的厚度规格(约100微米)，而可进一步提升晶片10的厚度极限。另外，对于某些元件而言，如微机电元件，必须在晶片10的背面14制作出背面图案，例如麦克风元件的背腔(back cavity)，因此在晶片薄化工艺后，本发明的方法可另进行下列工艺。如图6所示，接着在晶片10的背面14形成屏蔽图案30，例如光致抗蚀剂图案，用以定义欲形成的背面图案。如图7所示，随着进行各向异性蚀刻工艺，例如等离子体蚀刻工艺，蚀刻未被屏蔽图案30覆盖的晶片10，以在晶片10的背面14形成背面图案32。如图8所示，接着去除屏蔽图案30。值得说明的是在本实施例中，各向异性蚀刻工艺蚀穿晶片10，因此本发明的方法亦可进一步与晶片切割工艺整合，换句话说，在形成背面图案32的步骤时可一并进行晶片切割工艺将晶片10切割成多个个元件，而成为一种晶片级切割方法。
如图9所示，当背面图案32形成后，再去除黏着层22的黏性即可使晶片10脱离承载晶片20的表面。如前所述，若黏着层22的材料选用热释放胶带，则利用加热方式将温度提升至其释放温度以上，即可轻易在不损伤晶片10的情况下，使晶片10自承载晶片20的表面脱离。若黏着层22的材料选用紫外线胶带，则可利用照射紫外线的方式使其丧失黏性，可轻易在不损伤晶片10的情况下，使晶片10自承载晶片20的表面脱离。最后如图10所示，晶片10的背面14即制作出背面图案32，同时即使在晶片10的厚度已薄化至50微米左右，在使用热释放胶带或紫外线胶带的情况下亦不会造成晶片10的破裂。
综上所述，本发明薄化晶片的方法具有下列优点：
1)利用热释放胶带或紫外线胶带接合晶片与承载晶片，可有效保护晶片正面的元件并解决晶片薄化后不易固定传输的问题；
2)薄化后的晶片在不需去除热释放胶带或紫外线胶带的情况下即可进行后续工艺，可避免晶片受损；
3)晶片薄化工艺可依据规格需求加以调整，并可有效解决应力问题；
4)热释放胶带或紫外线胶带具有易分离特点，可避免晶片破裂。
以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的等同变化与修饰，皆应属本发明的涵盖范围。
Claims (10)
1、一种薄化晶片的方法，包括：
提供晶片；
利用黏着层将所述晶片的正面接合于承载晶片上，所述黏着层包括热释放胶带或紫外线胶带；以及
进行晶片薄化工艺，由所述晶片的背面薄化所述晶片。
2、如权利要求1所述的方法，其中所述晶片薄化工艺包括等离子体蚀刻工艺。
3、如权利要求1所述的方法，其中所述晶片薄化工艺包括研磨抛光工艺。
4、如权利要求1所述的方法，其中所述晶片薄化工艺包括化学蚀刻工艺。
5、如权利要求1所述的方法，还包括在所述晶片薄化工艺后对所述晶片进行厚度测量工艺。
6、如权利要求1所述的方法，还包括在所述晶片薄化工艺后在所述晶片的所述背面上形成背面图案。
7、如权利要求6所述的方法，其中形成所述背面图案包括：
在所述晶片的所述背面形成屏蔽图案；
进行蚀刻工艺，蚀刻未被所述屏蔽图案覆盖的所述晶片；以及
去除所述屏蔽图案。
8、如权利要求7所述的方法，其中所述蚀刻工艺包括各向异性蚀刻工艺。
9、如权利要求7所述的方法，其中所述蚀刻工艺蚀穿所述晶片。
10、如权利要求6所述的方法，还包括在形成所述背面图案后，移除所述黏着层，使所述晶片脱离所述承载晶片。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200610082732 CN101075559A (zh) | 2006-05-15 | 2006-05-15 | 薄化晶片的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200610082732 CN101075559A (zh) | 2006-05-15 | 2006-05-15 | 薄化晶片的方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101075559A true CN101075559A (zh) | 2007-11-21 |
Family
ID=38976495
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 200610082732 Pending CN101075559A (zh) | 2006-05-15 | 2006-05-15 | 薄化晶片的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101075559A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102832105A (zh) * | 2012-09-10 | 2012-12-19 | 豪威科技(上海)有限公司 | 晶圆减薄方法 |
| CN103515250A (zh) * | 2013-09-10 | 2014-01-15 | 天水华天科技股份有限公司 | 一种75μm超薄芯片生产方法 |
| CN108281376A (zh) * | 2018-01-22 | 2018-07-13 | 南京工业大学 | 一种半导体器件的制备方法 |
| WO2019041153A1 (en) * | 2017-08-30 | 2019-03-07 | Texas Instruments Incorporated | ENGRAVING AND MECHANICAL GRINDING OF FILM LAYERS STACKED ON A SEMICONDUCTOR SUBSTRATE |
-
2006
- 2006-05-15 CN CN 200610082732 patent/CN101075559A/zh active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102832105A (zh) * | 2012-09-10 | 2012-12-19 | 豪威科技(上海)有限公司 | 晶圆减薄方法 |
| CN102832105B (zh) * | 2012-09-10 | 2015-08-19 | 豪威科技(上海)有限公司 | 晶圆减薄方法 |
| CN103515250A (zh) * | 2013-09-10 | 2014-01-15 | 天水华天科技股份有限公司 | 一种75μm超薄芯片生产方法 |
| CN103515250B (zh) * | 2013-09-10 | 2016-01-20 | 天水华天科技股份有限公司 | 一种75μm超薄芯片生产方法 |
| WO2019041153A1 (en) * | 2017-08-30 | 2019-03-07 | Texas Instruments Incorporated | ENGRAVING AND MECHANICAL GRINDING OF FILM LAYERS STACKED ON A SEMICONDUCTOR SUBSTRATE |
| US10249504B2 (en) | 2017-08-30 | 2019-04-02 | Texas Instruments Incorporated | Etching and mechanical grinding film-layers stacked on a semiconductor substrate |
| US10566204B2 (en) | 2017-08-30 | 2020-02-18 | Texas Instruments Incorporated | Etching and mechanical grinding film-layers stacked on a semiconductor substrate |
| CN111066125A (zh) * | 2017-08-30 | 2020-04-24 | 德克萨斯仪器股份有限公司 | 蚀刻并机械研磨堆叠在半导体衬底上的膜层 |
| CN108281376A (zh) * | 2018-01-22 | 2018-07-13 | 南京工业大学 | 一种半导体器件的制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112020763B (zh) | 用于简化的手柄晶片的dbi到si的键合 | |
| US11764177B2 (en) | Bonded structure with interconnect structure | |
| US8679944B2 (en) | Progressive trimming method | |
| KR101185426B1 (ko) | 복합 트리밍 방법 | |
| US7129172B2 (en) | Bonded wafer processing method | |
| US8314007B2 (en) | Process for fabricating a heterostructure with minimized stress | |
| US20100003804A1 (en) | Electronic Device and Method for Manufacturing Same | |
| US8298916B2 (en) | Process for fabricating a multilayer structure with post-grinding trimming | |
| CN101075559A (zh) | 薄化晶片的方法 | |
| JP2005322738A (ja) | 半導体装置の製造方法 | |
| CN105097480A (zh) | 一种使晶片变薄的加工方法 | |
| TWI299888B (en) | Method of fabricating micro connectors | |
| JP2007251098A (ja) | 半導体チップの製造方法 | |
| Sandireddy et al. | Advanced wafer thinning technologies to enable multichip packages | |
| CN112951713A (zh) | 一种小尺寸晶圆的加工方法 | |
| JP2004079889A (ja) | 半導体ウェーハの製造方法 | |
| Kim et al. | Optimization and challenges on TSV MEOL integration | |
| Kroninger et al. | Time for change in pre-assembly? The challenge of thin chips | |
| CN110534404B (zh) | 半导体装置的制造方法 | |
| CN110534423B (zh) | 半导体器件及其制作方法 | |
| KR101822669B1 (ko) | 임시 결합된 제품 웨이퍼의 처리 방법 | |
| CN101075721A (zh) | 制作微型连接器的方法 | |
| Kroeninger | Thin die production | |
| CN116110799A (zh) | 一种晶圆键合结构及其形成方法 | |
| Teixeira et al. | Stress analysis on ultra thin ground wafers |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |