CN101068036B - 磁性存储装置 - Google Patents

磁性存储装置 Download PDF

Info

Publication number
CN101068036B
CN101068036B CN2006101694759A CN200610169475A CN101068036B CN 101068036 B CN101068036 B CN 101068036B CN 2006101694759 A CN2006101694759 A CN 2006101694759A CN 200610169475 A CN200610169475 A CN 200610169475A CN 101068036 B CN101068036 B CN 101068036B
Authority
CN
China
Prior art keywords
sandwich construction
magnetic field
ferromagnetic layer
magnetic
resistance state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2006101694759A
Other languages
English (en)
Other versions
CN101068036A (zh
Inventor
伊藤显知
高桥宏昌
河原尊之
竹村理一郎
蒂博·德沃尔代
保罗·克罗扎
约-冯·基姆
克洛德·沙佩尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Centre National de la Recherche Scientifique CNRS
Universite Paris Sud Paris 11
Hitachi Ltd
Original Assignee
Centre National de la Recherche Scientifique CNRS
Universite Paris Sud Paris 11
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from EP06118378A external-priority patent/EP1863034B1/en
Application filed by Centre National de la Recherche Scientifique CNRS, Universite Paris Sud Paris 11, Hitachi Ltd filed Critical Centre National de la Recherche Scientifique CNRS
Publication of CN101068036A publication Critical patent/CN101068036A/zh
Application granted granted Critical
Publication of CN101068036B publication Critical patent/CN101068036B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1657—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

一种磁性存储装置包括磁隧道结(MTJ)(37)，通过隔离晶体管(81)将比特线(31)连接至感应线(49)。MTJ(37)包括具有难磁化轴的铁磁层。辅助电流线(33)位于比特线(31)之上并与比特线(31)隔离。MTJ(37)可在第一相对高的阻态和第二相对低的阻态之间转换。辅助电流线(33)沿着铁磁层的难磁化轴施加磁场，其不依赖于流过MTJ(37)的电流而辅助MTJ(37)在第一态和第二态之间转换。

Description

磁性存储装置
技术领域
本发明涉及一种磁性存储装置，更具体但不唯一地涉及一种磁性随机存取存储器。本发明还涉及一种写入磁性存储装置的方法。
背景技术
磁性随机存取存储器(MRAM)的出现是长期以及短期数据存储发展中极具前景的一步。MRAM具有非易失性的益处，而且具有比闪存(Flash)存储器更低的能耗和更快的读写时间。MRAM还具有比通用的易失性存储器动态RAM(DRAM)和静态RAM(SRAM)更低的能耗，和比DRAM更快的读写时间。
传统的MRAM单元(cell)包括具有铁磁自由层和铁磁固定(pinned)层的磁性元件，铁磁自由层和铁磁固定层由非磁性层分隔。固定层具有相对高的矫顽性，使得其磁化强度(magnetisation)在施加写入磁场时保持固定。自由层具有相对低的矫顽性，使得其磁化强度在施加写入磁场时能够改变。
为了写入MRAM单元，可以施加写入磁场以转换自由层的磁化强度使其与固定层平行或者反平行。自由层表现出磁滞性，因此它的磁化强度在去除磁场时保持不变。这导致形成了非易失性的存储器。
为了读取MRAM单元的状态，驱动一个小电流通过磁性元件。磁性元件的磁阻在自由层和固定层的磁化强度反平行时比在自由层和固定层磁化强度平行时高。以此方式，通过测量磁性元件的阻抗可以确定该磁性元件的状态。
IEEE Transactions on Magnetics，Vol.36，No.5(2000年9月)，2752-2757页，S.Tehrani等人的“Recent Developments in Magnetic Tunnel Junction MRAM”中描述了一种传统的MRAM。
这种传统MRAM具有以下缺陷，随着MRAM单元尺寸的减小，转换自由层磁化强度所需的磁场变大。因此，装置的功耗随着单元尺寸的减小而增加。
另一种用于写入磁性元件的技术是自旋-转移-扭矩(spin-transfer-torque，STT)转换。STT转换在Phys.Rev.B，Vol.54(1996)，9353页，J.C.Slonczewski的“Current-driven Excitation of Magnetic Multilayers”中有描述。转换自由层的磁化强度时，不施加磁场，而是垂直于自由层和固定层的平面驱动电流通过磁性元件。这可以通过在驱动电流由自由层流向固定层时使电子流过固定层或者在驱动电流由固定层流向自由层时使电子从固定层散射，来形成自旋极化电子注入到自由层。
当自旋极化电子注入到自由层时，它们的自旋角动量与自由层的磁动量相互作用。这些电子将它们角动量的一部分转移给自由层。这样在自旋极化电流足够大时，可以转换自由层的磁化强度。
应用STT转换的MRAM在2005 Symposium on VLSI Technology Digest ofTechnical Papers，184页，W.C.Jeong等人的“Highly scalable MRAM using fieldassisted current induced switching”中有描述。
STT转换需要的电流随着单元尺寸的减小而减小。因此，高密度MRAM可以STT转换实现。对于DC电流，STT转换的阈值电流密度依赖于材料常数，例如饱和磁化强度、吉尔伯特阻尼常数以及固定层和自由层的自旋极化。然而，纳秒脉冲需要的电流远大于DC阈值电流。已知该纳秒时段需要的电流如下：
I = I c 0 ( 1 + C · t p - 1 ) - - - ( 1 )
其中C是常数，Ic0是DC阈值电流。根据以上的等式(1)，对于1ns脉冲而言转换磁化强度所需的电流是DC阈值电流的4倍。因此，具有快速写入时间的STT转换MRAM将具有较大功耗。
IEEE International Electron Device Meeting 2005，19.1页，M.Hosomi等人的“A Novel Non-volatile Memory with Spin Torque Transfer MagnetisationSwitching：Spin-RAM”中描述了另一种MRAM，其中也表明STT转换需要的电流在纳秒时段显著增加。
Appl.Phys.Lett.，88，pp.152502(2006)，T.Devolder等人的“Magnetizationswitching by spin torque using subnanosecond current pulses assisted by hard axismagnetic fields”中描述了一种使用柱形自旋阀进行的实验，其中通过使用纳秒电流脉冲的自旋转移，结合固定难磁化轴磁场，感应生成了磁化强度转换。传统MRAM
装置设计
参看图1，示出了现有技术MRAM阵列的示意图。该MRAM阵列以交叉点结构设置，在多个比特线3和多个与比特线3垂直设置的数字(digit)线5的每个交叉部分之间都有磁隧道结(MTJ)1。因此，该阵列的每一行由比特线3限定，而阵列每一列由数字线5限定。
MTJ 1与比特线3电接触。但是，MTJ 1通过绝缘矩阵18与数字线5电绝缘。
MTJ 1在MTJ 1的平面(此处限定为x-y面)内具有易磁化轴，并在MTJ1的平面内具有难磁化轴。在此例中，易磁化轴定义为平行于x轴，而难磁化轴定义为平行于y轴。比特线3平行于MTJ 1的易磁化轴取向，即平行于x轴取向。数字线5平行于MTJ 1的难磁化轴取向，即平行于y轴取向。每个MTJ 1都设置在一个底部电极7上。每个底部电极7都连接至隔离晶体管9，9a，9b。每个隔离晶体管9，9a，9b都连接至感应(sense)线(未示出)。字符(word)线11平行于数字线5延伸，即平行于y轴。每个字符线11都连接至单列上全部晶体管9，9a，9b的栅极。
图2是沿A-A’线穿过MRAM阵列一行的两个相邻存储器单元的截面图。每个存储器单元13a，13b都由一个晶体管9a，9b和一个MTJ 1a，1b构成。为了最小化单元的面积，每个隔离晶体管9a，9b的源极15都在相邻单元13a，13b之间共享。感应线17连接至隔离晶体管9a，9b的源极15。
如上所述，MTJ 1a，1b都连接至比特线3。每个MTJ 1a，1b通过相应的底部电极7a，7b连接至晶体管9a，9b的漏极19a，19b。字符线11a，11b连接至每个晶体管9a，9b的栅极21a，21b。数字线5a，5b在每个MTJ 1a，1b之下延伸。数字线5a，5b通过绝缘矩阵18与底部电极7a，7b分隔。
每个MTJ 1a，1b包括自由层23，固定层(pinned)25，和自由层23与固定层25之间的薄介电势垒27。钉扎(pinning)层29耦合到固定层25。自由层23是具有相对较低矫顽力的铁磁层。固定层25是具有相对较高矫顽力的铁磁层。介电势垒27具有电子可隧穿的厚度。钉扎层29是反铁磁层，阻止固定层25磁化强度的转换。
介电势垒27包括氧化铝(AlOx)，具有大约
Figure G061G9475920061225D000041
的厚度。自由层23和固定层25由铁化镍(NiFe)构成。钉扎层29由锰化铁(FeMn)或锰化铱(IrMn)构成。
装置操作
现将描述现有存储器单元的读和写操作。
为写入存储器单元13a，不施加偏压至字符线11a，使晶体管9a关闭。于是，没有电流可以流过MTJ 1a。之后，驱动电流通过比特线3。这将沿MTJ 1a和MTJ 1b的难磁化轴生成磁场H1。而且，还驱动电流通过数字线5a。这将沿着MTJ 1a的易磁化轴生成磁场H2。
比特线3生成的磁场H1大约为转换自由层23磁化强度所需磁场的一半。数字线5a生成的磁场H2也大约为转换自由层23磁化强度所需磁场的一半。这两个磁场H1和H2的总和刚刚超过自由层23的转换阈值。
因此，MTJ 1b附近生成的磁场不足以导致自由层23的转换。但是，MTJ1a附近生成的磁场足够导致自由层23的转换。以此方式，驱动电流通过对应MTJ 1a的行的比特线3并通过对应MTJ 1a的列的数字线5a，仅单独转换了MTJ 1a。
磁场H1和H2的总和不足以导致固定层25的转换。
为了读取存储器单元13a，施加偏压至字符线11a，使晶体管9a导通。因此，电流可以流过MTJ 1a，电流也可以流过在阵列中相同列的全部MTJ。之后，施加偏压至比特线3。因此，电流流过字符线11a定义的列和比特线3定义的行中的MTJ 1a。
MTJ 1a的磁阻取决于自由层23的磁化强度方向。当自由层23的磁化强度平行于固定层25的磁化强度设置时，介电势垒27两侧对上自旋(spin-up)和下自旋(spin-down)电子具有相等的态密度。这导致较高几率隧穿势垒27，形成低阻态。当自由层23的磁化强度反平行于固定层25的磁化强度设置时，势垒27两侧对上自旋和下自旋电子具有不等的态密度。这降低了隧穿势垒27的几率，形成高阻态。
存储器单元13a的阻抗通过感应电路(未示出)与相关的参考存储器单元(未示出)进行比较。以此方式，可以确定存储器单元13a的状态。
以上所述存储器单元13a的尺寸由有效功率限制。这是因为，随着MTJ尺寸的减小，自由层23的矫顽力增大，这增加了通过比特线3和数字线5以转换存储器单元13a所需的电流。另外，当写入时，半选择的MTJ(即，所选数字线的列或者所选比特线的行中的MTJ)具有减小的反磁化能势垒。这降低了它们自由层的热稳定性。而且，这种写入方法因自由层的形状变化而具有较小写入余量(margin)的缺陷。
如上所述，STT转换MRAM对给定的单元尺寸能够减小所需功率。但是，纳秒时段需要的写入电流可能比DC阈值电流大许多倍。
发明内容
本发明试图提供一种改进的操作磁性存储装置的方法。
根据本发明的第一方面，提供了一种磁性存储装置包括：第一和第二引线；磁阻多层结构，设置在所述引线之间使得电流可以穿过多层结构的各层由第一引线流向第二引线，所述多层结构表现出相对较高的第一阻态和相对较低的第二阻态阻态，所述多层结构包括具有难磁化轴和易磁化轴的第一铁磁层，并且所述多层结构可在第一态和第二态之间转换；其特征在于一磁场源，用于不依赖流过多层结构的电流而可控制地沿着铁磁层中难磁化轴施加磁场以辅助多层结构在第一态和第二态之间转换。
在这种磁性存储装置中，可以使用较低的转换电流。而且，对于给定电流这可以带来写入速度的增加。
多层结构可以包括磁隧道结，该磁隧道结包括所述第一铁磁层，第二区域，以及分隔所述第一铁磁层和第二区域的绝缘层。这能增大相对高阻态和相对低阻态的磁阻比值。
第一铁磁层可以具有相对低的矫顽力，第二区域可以包括合成反铁磁(SAF)层，具有相对高的矫顽力；其中SAF层包括：第一铁磁子层；第二铁磁子层，其具有与第一铁磁子层的磁化强度大小基本相等并且反平行的磁化强度；和反铁磁耦合子层，将第一铁磁子层和第二铁磁子层分隔，其中所述多层结构还包括反铁磁层，耦合到所述SAF层用于钉扎SAF层的磁化强度，SAF层分隔绝缘层和钉扎层。
第一铁磁层可以具有相对低的矫顽力，第二区域可以包括第二铁磁层，具有相对高的矫顽力。
第二铁磁层可以比第一铁磁层厚。
多层结构可以进一步包括反铁磁层，耦合到第二铁磁层用于钉扎第二铁磁层的磁化强度，其中第二铁磁层分隔绝缘层和反铁磁层。
多层结构可以进一步包括第三铁磁层，与第一铁磁层分隔，用于在电流从第二铁磁层流向第一铁磁层时将电子自旋极化。
多层结构可以形成在竖直的柱(pillar)中。柱可以包括具有短轴和长轴的椭圆形底部，其中第一铁磁层的难磁化轴沿着短轴取向。两轴的比值可以在1∶1.5到1∶2.5的范围内。轴的比值可以为1∶2。
磁场源可以包括伸长的导体，具有平行于第一铁磁层易磁化轴设置的纵向轴。
伸长的导体可以为电线。伸长的导体可由金属形成。伸长的导体可由合金形成。伸长的导体可以具有10nm和100nm之间的厚度。伸长的导体可以具有10nm和100nm之间的宽度。
伸长的导体可以从第一铁磁层穿过至少200nm。伸长的导体可以从第一铁磁层穿过20nm到100nm之间。
导体可以配置为使得当电流响应于施加在导体两侧的1V量级的偏压而穿过导体时，在第一铁磁层中生成第一铁磁层各向异性磁场的0.1至0.2倍的磁场。
导体可以配置为使得当电流响应于施加在导体两侧的1V量级的偏压而穿过导体时，在第一铁磁层中生成至少20Oe的磁场。
导体可以配置为使得当电流响应于施加在导体两侧的1V量级的偏压而穿过导体时，在第一铁磁层中生成20Oe到50Oe的磁场。
根据本发明的第二方面，提供了一种磁性随机存取存储器(MRAM)，包括：磁性存储装置阵列，其中每个多层结构将一个第一引线与一个第二引线连接；和第三组引线，使得每个多层结构可以通过一个所述第一或第二引线和所述第三组引线中的一个进行寻址。
根据本发明的第三方面，提供了一种MRAM，包括：第一、第二和第三组引线；磁阻多层结构阵列，每个磁阻多层结构将所述第一组引线中的一个与所述第二组引线中的一个连接，使得每个多层结构可以通过所述第一或第二组引线中一个以及所述第三组引线中的一个进行寻址，所述多层结构表现出相对较高的第一阻态和相对较低的第二阻态阻态，所述多层结构包括具有难磁化轴和易磁化轴的铁磁层，并且所述多层结构可在第一态和第二态之间转换；并且特征在于多个磁场源，每个用于不依赖流过多层结构的电流而可控制地沿着所述磁阻多层结构阵列中至少一个的铁磁层的难磁化轴施加磁场以辅助多层结构在第一态和第二态之间转换。
每个所述第一引线和每个所述第二引线可以在阵列的一列之间共享。每个所述第三引线可在阵列的行之间共享。
MRAM可以进一步包括隔离晶体管阵列，其中每个所述多层结构通过一个所述第一引线或一个所述第二引线连接至一个隔离晶体管的源极或漏极，每个所述第三引线连接至阵列的行中的隔离晶体管的基极。
阵列的每列都可设置磁场源，其中每个磁场源包括一个伸长的导体，具有平行于铁磁层易磁化轴设置的纵向轴。
根据本发明的第四方面，提供了一种写入磁性存储装置的方法，该磁性存储装置包括第一和第二引线；设置在所述引线之间的磁阻多层结构，所述多层结构表现出相对较高的第一阻态和相对较低的第二阻态阻态，所述多层结构包括具有难磁化轴和易磁化轴的铁磁层，并且所述多层结构可在第一态和第二态之间转换；其特征在于一个磁场源，用于不依赖流过多层结构的电流而可控制地沿着铁磁层中难磁化轴施加磁场以辅助多层结构在第一态和第二态之间转换，所述方法包括：使用磁场源沿着铁磁层的难磁化轴施加磁场；在第一引线和第二引线之间施加偏压以驱动电流通过磁阻多层结构；去除所述磁场；去除所述偏压，其中施加磁场发生在施加偏压的步骤之前。
施加磁场可以发生在施加偏压至少1ns之前。
去除磁场可以发生在去除偏压之前。
去除偏压可以发生在施加磁场2ns之后，去除磁场可以发生在施加磁场3ns之后，去除偏压可以发生在施加磁场6ns之后。
铁磁层中所施加磁场的大小可以是第一铁磁层各向异性磁场的0.1到0.2倍。
根据本发明的第五方面，提供了一种操作磁性存储装置的方法，该磁性存储装置包括第一和第二引线；设置在所述引线之间的磁阻多层结构，所述多层结构表现出相对较高的第一阻态和相对较低的第二阻态阻态，所述多层结构包括具有难磁化轴和易磁化轴的铁磁层，并且所述多层结构可在第一态和第二态之间转换；以及磁场源，用于不依赖流过多层结构的电流而可控制地沿着铁磁层中难磁化轴施加磁场以辅助多层结构在第一态和第二态之间转换，所述方法包括：使用磁场源沿着铁磁层的难磁化轴开启磁场；在开启磁场之后0ns到5ns内开启通过磁阻多层结构的电流。
根据本发明的第六方面，提供了一种操作磁性存储装置的方法，该磁性存储装置包括第一和第二引线；设置在所述引线之间的磁阻多层结构，所述多层结构表现出相对较高的第一阻态和相对较低的第二阻态阻态，所述多层结构包括具有难磁化轴和易磁化轴的铁磁层，并且所述多层结构可在第一态和第二态之间转换；以及磁场源，用于不依赖流过多层结构的电流而可控制地沿着铁磁层中难磁化轴施加磁场以辅助多层结构在第一态和第二态之间转换，所述方法包括：使用磁场源沿着铁磁层的难磁化轴开启磁场；在时间Δt内开启通过磁阻多层结构的电流，使得Δt＜tdamp，其中：
t damp ≈ 1 2 παf
其中α是阻尼常数，f是开启磁场导致的进动频率。
这能够允许使用更低的通过磁阻多层结构的转换电流。
该方法可以包括在开启磁场之后0ns到3ns内或0ns到2ns之间开启通过磁阻多层结构的电流。
根据本发明的第七方面，提供了一种存储器，其包括：磁性存储装置，该磁性存储装置包括第一和第二引线；设置在所述引线之间的磁阻多层结构，所述多层结构表现出相对较高的第一阻态和相对较低的第二阻态阻态，所述多层结构包括具有难磁化轴和易磁化轴的铁磁层，并且所述多层结构可在第一态和第二态之间转换；以及磁场源，用于不依赖流过多层结构的电流而可控制地沿着铁磁层中难磁化轴施加磁场以辅助多层结构在第一态和第二态之间转换；和配置成执行上述方法用于控制磁性存储装置的电路。
附图说明
以下将通过举例参考附图中的图3A至18描述本发明的实施例，附图中：
图1是现有技术磁性随机存取存储器(MRAM)阵列的示意图；
图2是沿A-A’线作的两个相邻现有技术MRAM单元的截面图；
图3A是包括根据本发明磁性存储装置实施例的存储器阵列的平面图；
图3B是沿B-B’线作的图3A所示存储器阵列的截面图；
图3C是沿C-C’线作的图3A所示存储器阵列的截面图；
图3D是图3A所示存储器阵列部分的侧视图；
图4是图3A所示存储器阵列所用磁隧道结的截面图；
图5示出了图3A所示存储器阵列的控制电路；
图6示出了在读取周期施加到图3A所示存储器阵列的偏压；
图7示出了在写入周期施加到图3A所示存储器阵列的偏压；
图8A和8B示出了写入周期通过图3A所示存储器阵列的电流；
图9A和9B示出了写入周期各个时间的图3A所示存储器阵列的自由层和固定层的磁化强度的示意图；
图10A和10B是STT转换电流对脉冲持续时间的曲线图；
图11A到11H示出了制造图3A所示装置的方法；
图12A是包括根据本发明的磁性存储装置的实施例的存储器阵列的平面图；
图12B是沿D-D’线作的图9A所示存储器阵列的截面图；
图12C是沿E-E’线作的图9A所示存储器阵列的截面图；
图13示出了图9A所示存储器阵列的控制电路；
图14和15示出了根据本发明的其他磁隧道结的截面图；
图16示出了随着应用辅助场自由层的磁化强度产生进动同时施加转换电流时图3A所示存储器阵列的自由层和固定层的磁化强度的示意图；
图17是随着自由层的磁化强度产生进动同时施加转换电流时对不同辅助场由平行至反平行转换所需的最小电流的曲线图；
图18示出了在自由层的磁化强度产生进动同时施加转换电流的情况，以及在磁化强度稳定之后施加转换电流的情况下，由平行到反平行转换所需电流的曲线图。
具体实施方式
第一实施例
装置设计
参照图3A至3D，示出了根据本发明的存储器阵列的第一实施例。该存储器阵列是磁性随机存取存储器(MRAM)。
具体参照图3A，存储器阵列由多个字符线53和多个比特线31构成，字符线53定义了阵列的第一维，在此例中为阵列的列，比特线31位于字符线53之上并垂直于字符线53，其定义了阵列的第二维，在此例中为阵列的行。多个磁隧道结(MTJ)37具有层叠层，连接至每个比特线31的下侧，位于字符线53之间的空间。
比特线31排列在第一方向，此处限定为x轴。字符线53排列在第二方向，此处限定为y轴。
具体参照图3B和3C，多个辅助电流线33平行于x轴设置。辅助电流线33位于比特线31之上并通过绝缘距阵35与比特线31电绝缘。
如图3A所示，每个MTJ 37都形成在侧壁38限定的柱(pillar)内，并具有椭圆形底部，短轴为L1，长轴为L2。在此例中，柱在其高度上具有均匀的截面，即在x-y平面具有均匀的截面。长轴L2和短轴L1的长度差提供了磁形状各向异性。在此例中，短轴L1的长度和长轴L2的长度比值是1∶2。因此，每个MTJ 37都具有平行于长轴，即平行于x轴的易磁化轴，和平行于短轴，即平行于y轴的难磁化轴。
具体参照图3B，每个MTJ 37的上侧都连接至比特线31的下侧。辅助电流线33位于比特线31之上。因此，MTJ 37与辅助电流线33电绝缘。每个MTJ 37的下侧都连接至底部电极39。通孔41将每个底部电极39连接到衬底45的有源区43。该有源区43限定了衬底45内可发生电荷载流子扩散的区域。
在衬底45内有源区43通过浅沟槽隔离(shallow trench isolation，STI)区47相互隔离。
具体参照图3C，感应线49平行于每个比特线31并在每个比特线31之下延伸。感应线49通过绝缘矩阵50与比特线31、底部电极39、通孔41隔离。通孔51将每个有源区43与其上的感应线49相连接。
字符线53设置在衬底45上，并通过栅氧化物53a与衬底45隔离。字符线53垂直于比特线31、辅助电流线33和感应线49设置。字符线53通过绝缘矩阵55与感应线49隔离。
具体参照图3A，在阵列的每行上，在相邻的字符线53对之间交替设置MTJ 37。例如，对于第一比特线311，在第一字符线(未示出)和第二相邻字符线532之间设置第一MTJ 371，在第三和第四字符线533，534之间设置第二MTJ 372，在第五和第六字符线535，536之间设置第三MTJ 373。对于第二比特线312(相邻于第一比特线311)，在第二和第三字符线532，533之间设置第四MTJ 374，在第四和第五字符线534，535之间设置第五MTJ 375，在第六字符线536和第七相邻字符线(未示出)之间设置第六MTJ 376。每个比特线31上相邻的MTJ 37设置成对59。
具体参照图3D，每个MTJ对59具有有源区431，它在两个MTJ 37a，37b的相应通孔411，412之间延伸。STI区47分隔每个对59的有源区431。通孔511将有源区431连接至感应线49，其设置在对59限定的区域内的字符线532，533之间。
仍然参照图3D，源极区61设置在有源区43中，位于每个连接底部电极39和有源区43的通孔41之下。漏极区63设置在有源区43中，位于每个连接感应线49和有源区43的通孔51之下。因此，每个有源区43提供了两个源极区61和一个漏极区63。每个源极区61和漏极区63通过它们之间的字符线53导电。因此，所述字符线53作为隔离晶体管81的栅极65，每个MTJ37设置一个隔离晶体管81。
参考图3A和图3D，存储器单元66由一个MTJ 37和相应的晶体管限定。晶体管的漏极区63在相邻存储器单元66之间共享。存储器单元66具有8F2的面积。存储器阵列的特征尺寸F可以为100nm或更小。
比特线31和辅助电流线33之间的间隔在20nm到100nm的范围内。比特线31和辅助电流线33由导电材料构成，诸如铜或钨。绝缘矩阵35为二氧化硅(SiO2)。
参照图4，示出了MTJ 37的层结构。
MTJ 37包括一系列层，包括覆盖(capping)层82，自由层83，隧道势垒层84，固定层85，钉扎层87，和缓冲层89。在此例中，覆盖层82距离衬底45最远，缓冲层89距离衬底45最近。
自由层83由氧化镁(MgO)构成，并且足够薄使得电子可以隧穿它。
固定层85是合成反铁磁(SAF)。该SAF 85包括具有第一磁化强度的第一铁磁子层91，和具有第二磁化强度的第二铁磁子层93，二者通过反铁磁层95分隔。第一磁化强度和第二磁化强度大小不等，彼此反平行。在此例中，第二铁磁子层93比第一铁磁子层91厚，因此第二磁化强度比第一磁化强度具有更大的量值。
反铁磁层95将第一铁磁子层91和第二铁磁子层93耦合。第一磁化强度和第二磁化强度平行于MTJ 37的易轴取向，即平行于x轴。因此，在x方向SAF具有小的净磁化强度。固定层85具有相对高的矫顽力。
钉扎层87包括反铁磁材料。钉扎层87使固定层85的磁化强度固定(pin)，以在施加磁场或转换电流时阻止固定层85磁化强度的转换。
当自由层83的磁化强度平行于固定层85的第一铁磁子层91的磁化强度时，MTJ 37具有相对低的磁阻。当自由层83的磁化强度反平行于固定层85第一铁磁子层91的磁化强度时，MTJ 37具有相对高的磁阻。
在此例中，覆盖层82由非磁性材料构成，例如铜(Cu)或钽(Ta)，厚度约为10nm。在另一示例中，覆盖层82由两层钽构成，每层具有5nm的厚度，通过厚度10nm的铜层分隔，即Ta(5nm)/Cu(10nm)/Ta(5nm)。
在此例中，自由层83由硼铁化钴(CoFeB)构成，厚度约为3nm。
在此例中，隧道势垒层84由氧化镁(MgO)构成。但是，也可以使用其他介电材料，诸如氧化铝(AlOx)、二氧化硅(SiO2)和氮化铝(AlN)。在此例中，隧道势垒层84厚度约为2nm。在其他示例中，隧道势垒层84的厚度可以在1nm到2nm的范围内。
第一铁磁子层91由硼铁化钴(CoFeB)构成，厚度约为4nm。耦合层95由铷(Ru)构成，厚度约为0.8nm。第二铁磁子层93由铁化钴(CoFe)构成，厚度约为6nm。
在此例中，钉扎层包括锰化铂(PtMn)，厚度约为15nm。优选PtMn是因为它具有高阻挡(blocking)温度和高交换偏置场，这改善了MTJ 37的热稳定性。但是，也可以使用其他反铁磁材料，诸如锰化铱(IrMn)，锰化镍(NiMn)，锰化钯(PdMn)。
缓冲层89至少由一个非磁性导电层构成，厚度在10nm和20nm之间。例如，缓冲层89可以包括两钽层，每层具有5nm的厚度，通过厚度10nm的铜层分隔，还包括镍铁覆层，其厚度5nm，通过其中一个钽层与铜层分隔，即Ta(5nm)/Cu(10nm)/Ta(5nm)/NiFe(5nm)。或者，两钽层可以通过厚度10nm的金层分隔，即Ta(5nm)/Au(10nm)/Ta(5nm)/NiFe(5nm)。在另一示例中，缓冲层89可以由厚度5nm的钽层和厚度5nm的镍铁层构成，即Ta(5nm)/NiFe(5nm)。在以上例子中，镍铁层是钉扎层87的种(seed)层。
x-y平面内MTJ 37的椭圆截面的长轴和短轴分别具有100nm和50nm的尺寸。
对于以上所述的MTJ 37，相对高阻态和相对低阻态的磁阻比值可以接近3∶1。这可提供具有高信噪比的MRAM。
辅助电流线33和自由层83之间相隔一定距离，该距离取决于自由层83的各向异性磁场和通过辅助电流线33的电流。当磁场施加到自由层83的难磁化轴时，可以通过测量自由层83的磁滞回线来确定各向异性磁场。辅助磁场的大小可能为各向异性磁场的十分之一。在此例中，自由层83的各向异性磁场通常为300到400Oe。因此，辅助磁场为30到40Oe。自由层83中辅助磁场的大小与辅助电流线33中电流的关系为：
H A = I A 2 πr - - - ( 2 )
其中HA是辅助磁场，IA是辅助电流线33中的电流，r是辅助电流线33和自由层83之间的距离。通常，铜线能够提供的最大电流密度量级为106A/cm2。因此，对于厚度50nm的电线，IA的量级为10-10A。使用上述等式(2)，得出辅助电流线33和MTJ 37之间距离的量级为100nm。
参考图5，示出了存储器阵列的控制电路。
存储器阵列的每个行都设置写驱动器67和感应放大器68。每个比特线31都与相应写驱动器67的第一输出69连接。每个感应线49都与相应写驱动器67的第二输出70连接。每个比特线31还与相应感应放大器68的第一输入/输出端口71连接。
感应放大器68的第二输出和相应写驱动器67的第一输入之间设置连接72。
写驱动器67具有第二输入73，用于施加写放大器使能(WAE)电压。
感应放大器68具有第二输入74，用于接收感应放大器使能(SAE)电压。感应放大器68具有第三输入/输出端口75，用于施加感应放大器输入/输出(SAIO)电压。
阵列的每行都设置辅助驱动器78。每个辅助驱动器78都具有连接至辅助电流线33的第一输入。
设置单独的字符线驱动器80。每个字符线53与相应的字符线驱动器80的输出连接。
每个MTJ 37将比特线31通过单独的隔离晶体管81与相同行的感应线49连接。隔离晶体管81的基极与单独的字符线53连接。当施加偏压至限定MTJ 37列的字符线53，和施加偏压至限定MTJ 37行的比特线31或感应线49时，电流将流过MTJ 37。以此方式，每个MTJ可以通过单独的字符线53和单独的比特线31或感应线49寻址。
装置操作
参考图4，5和6，现将描述存储器阵列中存储器单元66的读和写操作。
图6示出了在读取周期施加至存储器阵列并在存储器阵列中测量的偏压。
第一曲线101是字符线偏压对时间的曲线。第二曲线103是施加到感应放大器68的第二输入74的感应放大器使能(SAE)偏压对时间的曲线。第三曲线1051和第四曲线1052分别是自由层83磁化强度和固定层85磁化强度平行时，比特线31的响应电压对时间的曲线和感应放大器输入/输出(SAIO)偏压对时间的曲线。第五曲线1071和第六曲线1072分别是自由层83磁化强度和固定层85磁化强度反平行时，比特线31的响应电压对时间的曲线和SAIO偏压对时间的曲线。
如第一曲线101所示，在时间tR1通过字符线驱动器80向对应存储器单元66的列的字符线(WL)53施加偏压VW。VW可以在1V到3V的范围内。这将导通阵列的列中的隔离晶体管81。
如第三曲线1051和第五曲线1071所示，在时间tR2通过写驱动器67向对应存储器单元的行的比特线(BL)31施加偏压VB。在此例中，VB大约为0.4V。对应存储器单元的行的感应线(SL)49保持接地电压。在时间tR3去除偏压VB。
如第三曲线1051所示，在此例中，比特线31的响应电压在大约1ns内降低为接地电压。这是因为，当自由层83磁化强度和固定层85磁化强度平行时，MTJ 37的磁阻(以及因此测量到的电压响应)相对低，因此电压响应相对快。
如第五曲线1071所示，在此例中，比特线31的响应电压在大约2ns到3ns内降低为接地电压。这是因为，当自由层83磁化强度和固定层85磁化强度反平行时，MTJ 37的磁阻(以及因此测量到的电压响应)相对高，因此电压响应相对慢。
如第二曲线103所示，在之后的时间tR4向对应存储器单元66行的感应放大器68施加SAE偏压。当感应放大器68工作后，它感应是否比特线31的响应电压低于参考电压Vref。Vref可以约为VB的一半。在此例中，Vref是0.2V。
如第三曲线1051所示，当自由层83磁化强度和固定层85磁化强度平行时，至时间tR4，比特线31的响应电压已经下降低于Vref。这由感应放大器68来感应。因此，感应放大器68第三输入/输出端口75的感应放大器输入/输出(SAIO)置为低。
如第五曲线1071所示，当自由层83磁化强度和固定层85磁化强度反平行时，至时间tR4，比特线31的响应电压没有下降至低于Vref。这由感应放大器68来感应。因此，感应放大器68第三输入/输出端口75的SAIO置为高。
在时间tR5，去除SAE偏压。在时间tR6，去除WL偏压。
在此例中，时间tR1为1ns，tR2为2.5ns，tR3为3.5ns，tR4为7.5ns，tR5为9ns，tR6为10ns。
以此方式，自由层83的磁化强度方向确定了感应放大器68第三输入/输出端口75的输出。如果自由层83平行于固定层85，感应放大器68的输出为“0”。如果自由层83反平行于固定层85，感应放大器68的输出为“1”。
图7示出了在写入周期施加到存储器阵列的偏压。
第七曲线109是辅助电流线(AL)偏压对时间的曲线。第八曲线111是字符线(WL)偏压对时间的曲线。第九曲线113是写放大器使能(WAE)偏压对时间的曲线。第十曲线115和第十一曲线117分别是自由层83的磁化强度由反平行于固定层85磁化强度转换到平行于固定层85磁化强度(AP至P转换)时，施加至存储器单元66的SAIO偏压对时间的曲线和施加至比特线(BL)和感应线(SL)的偏压对时间的曲线。第十二曲线119和第十三曲线121分别是自由层83的磁化强度由平行于固定层85磁化强度转换到反平行于固定层85磁化强度(P至AP转换)时，施加至存储器单元66的SAIO偏压对时间的曲线和施加至比特线(BL)和感应线(SL)的偏压对时间的曲线。
参考第七曲线109，为了向存储器单元66写入数据，在时间tW1通过辅助驱动器78向对应存储器单元66行的辅助电流线33施加AL33偏压VA。VA的大小被选择以提供自由层83中所需的辅助磁场。VA的值可以通过常规实验获得。
参考第八曲线111，在时间tW2通过字符线驱动器80向对应存储器单元66列的字符线53施加WL偏压VW。VW可以在1V到3V的范围内。这将导通阵列的列中的隔离晶体管81。
在时间tW2向对应存储器单元66行的感应放大器68第三输入/输出端口75施加SAIO偏压。如第十曲线115所示，对于AP至P转换，SAIO偏压保持接地电压。如第十二曲线119所示，对于P至AP转换，SAIO偏压保持在VS。连接72将该信号由感应放大器68的第二输出传送至写驱动器67的第一输入。
参照第九曲线113，在时间tW3向对应存储器单元66行的写驱动器67施加WAE偏压。这使写驱动器67能够依据感应放大器68的输出SAIO施加偏压至比特线31或者感应线49。
参照第十一曲线117，当SAIO保持接地电压时，在时间tW3，写驱动器67向比特线31施加偏压VB，感应线49保持接地电压。因此，写驱动器67驱动电流由感应线49流向比特线31。这使得自由层83由AP至P转换。
参照第十三曲线121，当SAIO保持VS时，在时间tW3，写驱动器67向感应线49施加偏压VB，比特线31保持接地电压。因此，写驱动器67驱动电流由比特线31流向感应线49。这使得自由层83由P至AP转换。
VB可以在1V到1.5V的范围内，对于P到AP转换和AP到P转换具有大约相同的值。
在时间tW4，去除AL偏压。在时间tW6，去除BL或SL偏压。在时间tW7，去除WL偏压。
在此例中，时间tW1为1ns，tW2为2ns，tW3为3ns，tW4为4ns，tW5为8ns，tW6为9ns，tW7为10ns。
图8A和8B分别示出了AP至P转换和P至AP转换时在写入周期通过辅助电流线33(图4)的电流IA和通过MTJ 37(图4)的电流IMTJ。图9A和9B分别示出了AP至P转换和P至AP转换时在写入周期自由层83的磁化强度M1，M2。
首先参考图8A和图9A，在时间t＝0，自由层83的磁化强度M1和固定层85的磁化强度M2反平行，电流IA和IMTJ为零。
在时间tW1和tW2之间，辅助电流线33中的电流IA斜线上升(或增长)到量值IA1。IA1可以为100μA的量级。在时间tW2和tW4之间，辅助电流线33中的电流IA保持在IA1。
在时间tW1，电流IA在自由层83中感应出辅助磁场HA。磁场HA平行于自由层83的难磁化轴。至时间tW2，磁场HA的应用引起自由层83的磁化强度M1以在自由层83的平面内逆时针旋转角度θ。
在时间tW2和tW3之间，MTJ 37中的电流IMTJ斜线上升到量值IMTJ1。在时间tW3和tW6之间，MTJ 37中的电流IMTJ保持在IMTJ1。
在时间tW3，电流IMTJ由自由层83流向固定层85。因此，被固定层85自旋极化的电子注入到自由层83。这些电子转移的自旋引起关于进动轴P1发生的自由层83磁化强度M1的进动。因此，磁化强度M1围绕进动轴P1旋转。进动轴P1及因此引起的磁化强度M1的时间平均值，在自由层83的平面内进一步逆时针旋转。该旋转由磁场HA辅助发生。
在时间tW4，自由层83的磁化强度M1继续围绕进动轴P1旋转。磁化强度M1的进动轴P1垂直于磁化强度M1的初始方向，即它平行于自由层83的难磁化轴和辅助磁场HA。在时间tW4和tW5之间，磁化强度M1围绕进动轴P1的角度逐渐增加，进动轴P1突然进一步逆时针地旋转。
在时间tW4，电流IMTJ还要引起进动轴P1逆时针旋转。因此，优选去除辅助电流IA，使它不会阻止进动轴P1进一步逆时针旋转。在时间tW4和tW5之间，辅助电流线33中的电流IA斜线下降至零。
在时间tW5，辅助电流IA为零，因此没有辅助磁场HA。转换电流IMTJ继续使得自由层83磁化强度M1的进动轴P1进一步地逆时针旋转。
在时间tW6，不再有磁化强度M1的进动。自由层83的磁化强度M1平行于固定层85的磁化强度M2。
在时间tW6和tW7之间，电流IMTJ斜线下降(或降落)至零。
现在参考图8B和图9B，在时间t＝0，自由层83的磁化强度M1和固定层85的磁化强度M2平行，电流IA和IMTJ为零。
在时间tW1和tW2之间，辅助电流线33中的电流IA斜线上升(或增长)到量值IA2。电流IA2可以与IA1具有相同大小，但是方向相反。在时间tW2和tW4之间，辅助电流线33中的电流IA保持在IA2。
在时间tW1，电流IA在自由层83中感应出辅助磁场HA。磁场HA平行于自由层83的难磁化轴。至时间tW2，磁场HA的应用引起自由层83的磁化强度M1在自由层83的平面内逆时针旋转角度θ。
在时间tW2和tW3之间，MTJ 37中的电流IMTJ斜线上升到量值IMTJ2。在时间tW3和tW6之间，MTJ 37中的电流IMTJ保持在IMTJ2。电流IMTJ2可以与IMTJ1具有大约相同的大小。
在时间tW3，电流IMTJ由固定层85流向自由层83。因此，自旋极化的电子从固定层85散射并注入到自由层83。这些电子转移的自旋引起自由层83磁化强度M1的进动。因此，磁化强度M1围绕进动轴旋转。进动轴P1及因此引起的磁化强度M1的时间平均值，在自由层83的平面内进一步逆时针旋转。该旋转由磁场HA辅助发生。
在时间tW4，自由层83的磁化强度M1继续围绕进动轴P1旋转。磁化强度M1的进动轴P1垂直于磁化强度M1的初始方向，即它平行于自由层83的难磁化轴和辅助磁场HA。在时间tW4和tW5之间，磁化强度M1围绕进动轴P1的角度逐渐增加，进动轴P1突然进一步逆时针地旋转。
在时间tW4，电流IMTJ仍然引起进动轴P1逆时针旋转。因此，优选去除辅助电流IA，使它不会阻止进动轴P1进一步逆时针旋转。在时间tW4和tW5之间，辅助电流线33中的电流IA斜线下降至零。
在时间tW5，辅助电流IA为零，因此没有辅助磁场HA。转换电流IMTJ继续使得自由层83磁化强度M1的进动轴P1进一步地逆时针旋转。
在时间tW6，不再有磁化强度M1的进动。自由层83的磁化强度M1反平行于固定层85的磁化强度M2。
在时间tW6和tW7之间，电流IMTJ斜线下降(或降落)至零。
如上所述，引起STT转换所需的电流与电流脉冲的持续时间有关，与自由层83磁化强度的初始方向有关。上述等式(1)中的常数C可被展开，给出以下的自由层83中引起STT转换所需电流IsTT的表达：
I STT / I c 0 - 1 = C ′ ln ( π / 2 θ 0 ) · t P - 1 - - - ( 3 )
其中，Ic0是DC阈值电流，C’是常数，tp是转换时间，θ0是自由层83磁化强度和自由层83易磁化轴之间的初始角度。因此，根据上述等式(3)，初始磁化角度θ0越大，则引起STT转换所需的电流越小。因此，可在STT转换电流IMTJ之前施加辅助电流IA，以使自由层的磁化强度旋转，并因此降低STT转换电流。换句话说，在此例中，辅助电流线偏压的前沿或上升沿可以发生在比特线或感应线偏压前沿或上升沿之前，辅助电流线偏压的后沿或下降沿可以发生在比特线或感应线偏压前沿或上升沿之后。
但是，优选在STT转换过程中关闭辅助电流IA。这是因为，如果辅助磁场HA在STT转换结束之后存在，则自由层83的畴(domain)结构变得不稳定。这将引起纳秒时段内STT转换电流的概率分布的增长，和引起STT写入过程中狭窄的电流余量。因此，在此例中，辅助电流线偏压的后沿或下降沿发生在比特线或感应线偏压的后沿或下降沿之前。
如以上示例所示，辅助磁场HA的方向可以沿平行于自由层83难磁化轴的两个方向中的任一个取向，具体取决于转换电流IMTJ的方向。转换电流IMTJ在自由层83中感应出安培场，使辅助磁场HA取向以消除自由层83中的安培场能够带来更优的(例如，更稳定)用于STT转换的自由层83中的畴结构。因此，AP至P转换的辅助磁场HA可以与P至AP转换的辅助磁场HA在相反方向设置。但是，安培场的效应并不显著，因此对于STT转换，辅助磁场HA可在相反方向取向，即不抵消安培场。
之后将详细解释，如果开启辅助电流IA和开启转换电流IMTJ之间的时间间隔Δt足够短(例如Δt≤5ns)，那么转换电流可以进一步减小。
参考图10A和10B，分别示出了有辅助磁场和没有辅助磁场的STT转换的模拟结果。这是使用具有0.5极化度的自旋极化电流，在300K温度下的STT转换模拟。该模拟结果示出了STT转换需要的归一化电流I/Ic0-1对脉冲持续时间倒数tp -1的关系。
具体参考图10A，对于AP至P转换，当使用大小为80Oe的辅助磁场脉冲时，对于给定脉冲持续时间的转换电流127可以比不使用辅助磁场时的转换电流129小最高50％。
具体参考图10B，对于P至AP转换，当使用大小为80Oe的辅助磁场脉冲时，对于给定脉冲持续时间的转换电流131可以比不使用辅助磁场时的转换电流133小最高100％。
装置制造
参考图11A至11G，将描述图3A至3D所示存储器阵列的制造方法。图11A，11C，11E和11G示出了沿B-B’线作的图3A所示存储器阵列在制造工艺各阶段的截面图。图11B，11D，11F和11H示出了沿C-C’线作的图3A所示存储器阵列在制造工艺各阶段的截面图。
首先参考图11A和11B，使用STI蚀刻工艺形成硅衬底45中的浅沟槽47，其中填满了介电材料。衬底中不包括STI区的区域限定了有源区43。
栅绝缘层53a和字符线53顺序层叠，形成衬底和STI区上的栅叠层。栅叠层侧壁和顶部上形成栅间隔53b。杂质离子注入到衬底45中形成隔离晶体管的源极区61和漏极区63。
现在参考图11C和11D，在整个衬底表面上形成第一绝缘矩阵55。第一绝缘矩阵55被顺序图案化和被蚀刻以开放通孔51，暴露每个漏极区63的一部分。然后，在衬底上形成一个或多个导电层并填充通孔51。然后，典型地使用研磨(planarisation)工艺，去除导电层的上部，以去除形成在通孔51内以外的全部导电层，暴露第一绝缘矩阵55的上表面。
然后，在第一绝缘矩阵55上形成另一层导电层。该导电层被图案化然后被蚀刻形成感应线49，感应线49垂直于字符线延伸并与通孔51中的导电层接触。然后，在衬底上形成第二绝缘矩阵50。通过与以上关于通孔51所述类似的形式，在第一绝缘矩阵和第二绝缘矩阵中形成通孔41，使其接触每个源极区61的表面。
现在参考图11E和11F，在衬底上形成导电层。然后，图案化和蚀刻该导电层形成接触通孔41的底部电极39。
然后，根据以下步骤制造MTJ 37。
顺序沉积缓冲层89和反铁磁钉扎层87。通过加热和施加外部磁场设置钉扎层87的磁化强度，这在钉扎层87冷却时保持。之后，在钉扎层87上顺序沉积第一铁磁子层91，反铁磁耦合层95和第二铁磁子层93。
然后，沉积势垒材料。这可以通过r-f溅射该材料，或者沉积镁然后通过诸如等离子氧化等工艺氧化镁来实现。
然后，沉积铁磁自由层83。在铁磁自由层83上沉积覆盖层82。
然后，将形成的叠层图案化为多个单元形成MTJ 37。可以通过在保护覆盖层上沉积一层光刻胶，使用光刻图案化光刻胶，然后去除未被保护的材料来进行图案化。
现在参考图11G和11H，之后在包括MTJ 37的衬底的上表面上形成第三绝缘矩阵123。该第三绝缘矩阵123被图案化形成比特线接触孔125，暴露覆盖层82的表面。之后在衬底上和比特线接触孔125中形成导电层。然后，图案化和蚀刻该导电层形成覆盖比特线接触孔125并平行于感应线49的比特线31。
第四绝缘矩阵35形成在整个衬底表面上。在衬底上形成导电层，随后图案化并蚀刻该导电层形成比特线31之上并平行于比特线31的辅助电流线33。
在以上所述的制造工艺中，可以使用本领域熟知的方法形成导电层，诸如化学汽相沉积，物理汽相沉积，等离子增强化学汽相沉积，或者溅射等。
第二实施例
装置设计
参照图12A至12C，示出了根据本发明存储器阵列的第二实施例。该存储器阵列为MRAM。
具体参照图12A，在第一方向设置多个比特线201，此处限定为x轴。比特线201定义了阵列的第一维，在此例中为阵列的行。辅助电流线203位于每个比特线201之上，并通过绝缘矩阵205与相应的比特线201电绝缘。
设置多个MTJ 207。MTJ 207具有与以上参照第一实施例描述的MTJ 37相同的结构。使MTJ 207易磁化轴平行于比特线201，即平行于x轴。
具体参照图12B，每个MTJ 207连接至比特线201的下侧。因此，MTJ 207与辅助电流线203电绝缘。
具体参照图12A，每个MTJ 207连接至底部电极209。底部电极209在x-y平面内为矩形形状，具有长边和短边。底部电极209的长边和短边大约与MTJ 207的长轴和短轴具有相同尺寸。
具体参照图12B，通孔211将每个底部电极209连接到衬底215的有源区213。
衬底215上有源区213通过STI区216相互电绝缘。
具体参照图12B，感应线217在每个比特线之下延伸。感应线217不与比特线201、MTJ或者底部电极209接触。通孔219将感应线217与有源区213相连接。
具体参照图12A，每个感应线217的边与边关于一纵轴相互交织。该纵轴平行于x轴。每个有源区213的边与边也关于一平行于x轴的纵轴相互交织。
感应线217的交织节奏与有源区213的交织节奏相同。该交织为180°反相以使感应线217的交织与有源层213的交织一致并在通孔219接触。
在感应线217与有源层213彼此相距最远处，设置连接底部电极209与有源区213的通孔211。因此，感应线217相距连接底部电极209与有源区213的通孔211一定间隔。
具体参照图12C，在衬底215上设置多个字符线221，二者通过栅氧化物221a相互隔离。字符线221垂直于比特线201。字符线221排列在第二方向，此处限定为y轴。字符线221通过绝缘矩阵223与感应线隔离。每个字符线221都设置在连接感应线217与有源区213的通孔219和连接底部电极209与有源区213的通孔211之间。
字符线221定义阵列的第二维，在此例中为阵列的列。每个MTJ 207都设置2个字符线221。因此，阵列的每列由位于MTJ 207一列任一侧的两个字符线221定义。
具体参考图12C，源极区227设置在有源区213中，位于每个连接底部电极209与有源区213的通孔211之下。漏极区229设置在有源区213中，位于每个连接感应线217与有源区213的通孔219之下。每个源极区227和漏极区229通过两区之间的字符线221导电。因此，所述字符线221作为隔离晶体管233的栅极231。
每个MTJ 207提供两个晶体管233，因此每个存储器单元235由一个MTJ207和两个晶体管233定义。每个晶体管233的漏极区229在相邻存储器单元235之间共享。每个存储器单元235的面积为8F2。
存储器阵列的特征尺寸F在50nm和100nm之间。
参考图13，示出了存储器阵列的控制电路。
存储器阵列的每行都设置写驱动器236和感应放大器237。每个比特线201连接至相应写驱动器236的第一输出238。每个感应线217连接至相应感应放大器237的第二输出239。每个比特线201还连接至相应感应放大器237的第一输入/输出端口240。
在感应放大器237的第二输出和相应写驱动器236的第一输入之间设置连接241。
写驱动器236具有第二输入242，用于施加写放大器使能(WAE)电压。
感应放大器237具有第二输入243，用于施加感应放大器使能(SAE)电压。感应放大器237具有第三输入/输出端口244，用于施加感应放大器输入/输出(SAIO)电压。
阵列的每行都设置辅助驱动器246。每个辅助驱动器246都具有连接至辅助电流线203的第一输入。
提供了单一的字符线驱动器245。每个字符线221与字符线驱动器245的相应输出相连接。
每个MTJ 207通过MTJ 207任一侧的两个隔离晶体管233中的一个将比特线201与相同行的感应线217连接。每个隔离晶体管233的基极连接至单个字符线221。当施加偏压至限定存储器单元235列的字符线221，并施加偏压至限定MTJ 207行的比特线201或者感应线203时，电流将流过MTJ 207。以此方式，每个MTJ 207可以通过两个字符线221，和单个比特线201或者感应线217寻址。
通过两个字符线221寻址每个MTJ 207减少了通过隔离晶体管233的电流。这是有利的，因为隔离晶体管233的最大通过电流限定了STT转换中可用的电流的上限。
装置操作
图12A至12C所示的存储器单元的读和写操作与之前相对图3A至图3D所示存储器单元描述的一样。
装置制造
图12A至12C所示的存储器单元的制造工艺步骤与之前相对图3A至图3D所示存储器单元描述的一样。
替代MTJ结构
参考图14，示出了通过x-z平面所作的替代MTJ 247的截面。MTJ 247可以替代第一实施例的MTJ 37或者第二实施例的MTJ 207使用。
MTJ 247包括一系列层，包括自由层249，隧道势垒层251，和固定层253。在此例中，自由层距离衬底最远，固定层距离衬底最近。
自由层249包括铁磁材料。自由层249具有相对低的矫顽力，在施加转换电流或磁场时可以被转换。
隧道势垒层251由绝缘材料构成，诸如氧化镁(MgO)，并且足够薄使电子可以隧穿。
固定层253包括铁磁材料。固定层253比自由层249厚。这给它提供了比自由层249更高的矫顽力。因此，自由层249能够在施加转换电流和辅助磁场时转换，固定层253不能在施加转换电流和辅助磁场时转换。
参考图15，示出了另一替代MTJ 255的x-z平面的截面。MTJ 255也可以替代第一实施例的MTJ 37或者第二实施例的MTJ 207使用。
MTJ 255包括一系列层，包括自由层257，隧道势垒层259，固定层261，和钉扎层263。在此例中，自由层距离衬底最远，钉扎层距离衬底最近。
自由层257包括铁磁材料。自由层257具有相对低的矫顽力，在施加转换电流或磁场时可以被转换。
隧道势垒层259由绝缘材料构成，诸如氧化镁(MgO)，并且足够薄使电子可以隧穿。
固定层261包括铁磁材料。固定层261具有相对高的矫顽力，在施加转换电流或磁场时不可以被转换。
钉扎层263包括反铁磁材料。钉扎层263使固定层261的磁化强度固定，以在施加磁场或转换电流时阻止固定层261磁化强度的转换。
替代MTJ 247，255相比于第一实施例使用的MTJ 37和第二实施例使用的MTJ 207具有更简单的结构的优点。因此，替代MTJ 247，255制造更简单。但是，替代MTJ 247，255没有表现出如MTJ 37和MTJ 207那样高的磁阻率。
增强转换
如之前解释的，辅助磁场HA可以用于降低转换自由层83(图9A和9B)的磁化强度M1(图9A和9B)所需的电流IMTJ。
如果在开启转换电流的同时或很短的时间之前(例如，不超过大约5ns)，开启辅助磁场HA(图9A和9B)，那么可以进一步减小转换电流IMTJ。如之后将详细解释的，即使对于最适度的辅助磁场(例如，80Oe或更大)，如果在开启辅助磁场之后足够快就开启电流，那么转换电流可以降低到DC阈值电流Ic0之下。
在以下的描述中，将描述平行至反平行(P至AP)转换。但是，应当理解以下描述也适用于反平行至平行(AP至P)转换。
参照图16，开启辅助磁场HA之后，自由层83的磁化强度M1开始围绕轴265产生进动，轴265相对于易磁化轴267成角θ0，其中θ0＝arcsin(HA/Hk)，HA是辅助磁场(或者沿难磁化轴的磁场分量)，Hk是自由层83的各向异性磁场。
在磁化强度M1旋转初次几周的初始周期内，磁化强度M1和自由层易磁化轴267之间的角θ达到大约2θ0。但是，磁化强度M1的运动衰减直到它与轴265对准。
可以使用下式找到进动周期tprecess：
t precess = 1 / f precess = 1 g 2 π H A ( H A + M S / μ 0 ) - - - ( 4 )
其中，g是重力常数(2.2×105mA-1s-1)，HA是外部场(即辅助磁场)，MS是饱和磁化强度，μ0是自由空间的导磁率(permeability)。在此例中，tprecess大约为250ps。
阻尼(衰减)时间tdamp可由下式找出：
t damp ≈ 1 2 παf - - - ( 5 )
其中α是阻尼常数，f是开启磁场引起的进动频率(即f＝fprecess)。在此例中，α～0.01，tdamp～4ns。
可以通过常规实验找出Landau-Lifshitz-Gilbert(朗道-栗弗希兹-吉尔伯特)阻尼常数α(通常简称为“阻尼常数”)。例如，通过使用微波激励材料样品，同时施加磁场和测量(例如，透射或反射)微波强度，可以获得形成自由层的材料样品的磁化率共振曲线。对于固定磁场，如果扫描频率，则可观察到共振在频率ω0具有最大值，并具有Δω的半幅值全宽(FWHM)，阻尼常数α可以使用α＝Δω/2ω0找出。除此以外或者作为替代，对于固定频率，如果扫描磁场，则可观察到共振在频率H0具有最大值，并具有ΔH的半幅值全宽(FWHM)，阻尼常数α可以使用α＝ΔH.γ/2ω0找出，其中ω0是共振频率(之前已找出)，γ是回转磁常数。
自旋转移扭矩随着θ增加，在θ＝90°时具有最大值。因此，辅助磁场HA开启后的初始周期中自旋转移扭矩较大。所以，如果在磁化强度M1的进动运动衰减(即，Δt＜tdamp)之前，在此初始周期中开启了STT转换电流，较佳地该STT转换电流在该初始周期结束之前已经停止增长，那么自旋转移扭矩将非常有效。
在STT转换过程中(即，STT转换电流停止增长之后)，辅助电流IA被关断，以帮助稳定磁化强度M1在STT转换之后的运动。在STT转换过程结束之后，STT转换电流也被关断。
通常，STT转换电流及其分布可以降低到不使用辅助磁场HA时的一半以下。
因此，可在100MHz的编程频率执行写入过程，且tW1＝tW3＝1ns，tW2＝0，tW4＝3ns，tW6＝9ns，tW7＝10ns。较佳地，0≤tW2＜tW3＜5ns(或tdamp)。
应当明白，获得进动增强转换的时间间隔Δt可以小或大于5ns，这取决于tprecess和tdamp的值，该时间间隔大约等于阻尼时间，即Δt≈tdamp＞tprecess。
开启辅助电流和转换电流之间的时间间隔Δt可以使用辅助和转换电流的底部(feet)(例如，可以定义为最大值的10％)或肩部(shoulder)(例如，可以定义为最大值的90％)限定。如图8A和8B所示，在此实施例中，使用辅助和转换电流的底部限定时间间隔Δt。
应当理解，对于从AP至P态的转换，电流方向相反。
参考图17，示出了在绝对零度随着自由层的磁化强度仍然产生进动(即，对于Δt＜tdamp)同时施加电流时对不同辅助磁场(HA＝0，40，60，80和120Oe)由平行至反平行转换所需的最小电流模拟曲线图。
如图17所示，随着辅助磁场HA增大，转换所需的电流Ipusle减小。在HA＝120Oe所需的电流Ipusle大约为在dc处的一半并且不依赖于脉冲持续时间τp(图8A和8B)。图17中所示的结果表明，用于导出以上等式1的小幅值近似不适用于这些条件(即Δt＜tdamp)下的STT转换。
参考图18，示出了在自由层的磁化强度产生进动同时施加转换电流的情况(即Δt＜tdamp)，以及在磁化强度稳定之后立即施加转换电流的情况下(即Δt＞＞tdamp)，由平行到反平行转换所需电流的模拟曲线图。
如图18所示，如果在辅助电流开启不久之后开启了转换电流(即，Δt为“小”，换句话说Δt＜tdamp)，那么转换磁化强度所需的电流相比于开启转换电流和辅助电流之间有较长的延时的情况(即，Δt为“大”，换句话说Δt＞＞tdamp)可以减小。
在此例中，自由层的各向异性磁场Hk大约为800Oe。根据辅助磁场HA大约为各向异性磁场Hk的十分之一，几百μA的辅助电流IA可以生成大约几百Oe的辅助磁场HA，这已经足够大可以将转换电流减小到Ic0以下。
使用在开启辅助磁场不久之后开启转换电流的写入过程可以帮助进一步减小MRAM的功耗。
以上过程还可以帮助减小纳秒时段内转换电流的概率分布。转换电流本征概率分布的一个起因是热涨落引起的自由层初始磁化强度方向的分布。辅助磁场可以帮助固定自由层磁化强度的方向。因此，通过使用辅助磁场脉冲，可以减小转换电流的分布。这能帮助加宽MRAM的写入电流余量。
较佳地，上升时间(例如，tW1和tW3-tW2)应当尽可能短，例如几百皮(pico)秒或更小。
在另一示例(未示出)中，MTJ设置有另外的铁磁层覆盖在自由层上。该另外的铁磁层通过非磁性导体与上述铁磁层隔离。在电流由固定层流向自由层时，该另外的铁磁层可以增加自旋极化电子注入到自由层的比例。
在又一示例(未示出)中，替代MTJ设置自旋阀。自旋阀包括一系列层，包括通过非磁性导体隔离的铁磁自由层和铁磁固定层。
应当理解对以上所述实施例可以作许多修改。例如，辅助电流脉冲的强度和宽度可以依据自由层的磁性特性调整。另外，MTJ相对比特线和感应线的取向可以变化。但是，辅助电流线应当平行于MTJ的易磁化轴。

Claims (37)

1.一种磁性存储装置，包括：
第一(31；201)和第二(49；217)引线；
磁阻多层结构(37；207；247；255)，设置在所述引线之间使得电流可以穿过多层结构的各层由第一引线流向第二引线，所述多层结构表现出相对较高的第一阻态和相对较低的第二阻态，所述多层结构包括具有难磁化轴和易磁化轴的第一铁磁层(83；249；257)，并且所述多层结构可在所述第一阻态和第二阻态之间转换；
其特征在于包括磁场源(33；203)，用于不依赖流过多层结构的电流而可控制地沿着铁磁层的难磁化轴施加磁场以辅助多层结构在第一阻态和第二阻态之间转换，其中磁场源(33；203)包括伸长的导体，其具有平行于第一铁磁层(83；249；257)易磁化轴设置的纵向轴。
2.根据权利要求1所述的磁性存储装置，其中所述多层结构(37；207)包括磁隧道结，该磁隧道结包括所述第一铁磁层(83；249；257)，第二区域(85；253；261)，和分隔所述第一铁磁层和第二区域的绝缘层(84；251；259)。
3.根据权利要求2所述的磁性存储装置，其中所述第一铁磁层(83)具有相对低的矫顽力，所述第二区域(85)包括合成反铁磁层，具有相对高的矫顽力；
其中合成反铁磁层包括：
第一铁磁子层(91)；
第二铁磁子层(93)，其具有与第一铁磁子层的磁化强度大小相等并且反平行的磁化强度；和
反铁磁耦合子层(95)，其将第一铁磁子层和第二铁磁子层分隔，
其中所述多层结构还包括反铁磁层(87)，耦合到所述合成反铁磁层(85)用于钉扎合成反铁磁层的磁化强度，该合成反铁磁层分隔绝缘层和反铁磁层(87)。
4.根据权利要求2所述的磁性存储装置，其中所述第一铁磁层(249；257)具有相对低的矫顽力，所述第二区域(253；261)包括第二铁磁层，具有相对高的矫顽力。
5.根据权利要求4所述的磁性存储装置，其中第二铁磁层(253)比第一铁磁层(249)厚。
6.根据权利要求4或5所述的磁性存储装置，其中多层结构(37；255)进一步包括反铁磁层(87；263)，其耦合到第二铁磁层(85；261)用于钉扎第二铁磁层的磁化强度，其中第二铁磁层(85；261)分隔绝缘层和反铁磁层。
7.根据权利要求4或5所述的磁性存储装置，其中多层结构(37；207；247；255)进一步包括第三铁磁层，其与第一铁磁层(83；249；257)分隔，用于在电流从第二铁磁层(85；253；261)流向第一铁磁层时将电子自旋极化。
8.根据权利要求1所述的磁性存储装置，其中以竖直的柱形成多层结构(37；207；247；255)。
9.根据权利要求8所述的磁性存储装置，其中柱包括具有短轴和长轴的椭圆形底部，其中第一铁磁层(83；249；257)的难磁化轴沿着短轴取向。
10.根据权利要求9所述的磁性存储装置，其中两轴的比值在1∶1.5到1∶2.5的范围内。
11.根据权利要求10所述的磁性存储装置，其中两轴的比值为1∶2。
12.根据权利要求11所述的磁性存储装置，其中伸长的导体(33；203)为导线。
13.根据权利要求11或12所述的磁性存储装置，其中伸长的导体(33；203)由金属形成。
14.根据权利要求11或12所述的磁性存储装置，其中伸长的导体(33；203)由合金形成。
15.根据权利要求11或12所述的磁性存储装置，其中伸长的导体(33；203)具有10nm和100nm之间的厚度。
16.根据权利要求11或12所述的磁性存储装置，其中伸长的导体(33；203)具有10nm和100nm之间的宽度。
17.根据权利要求11或12所述的磁性存储装置，其中伸长的导体(33；203)从相距第一铁磁层(83；249；257)至少200nm处穿过。
18.根据权利要求11或12所述的磁性存储装置，其中伸长的导体(33；203)从相距第一铁磁层(83；249；257)20nm到100nm之间穿过。
19.根据权利要求11或12所述的磁性存储装置，其中所述导体(33；203)配置为使得当电流响应于施加在导体两侧的1V量级的偏压而流过导体时，在第一铁磁层中生成一磁场，该磁场为第一铁磁层(83；249；257)各向异性磁场的0.1至0.2倍。
20.根据权利要求11或12所述的磁性存储装置，其中所述导体(33；203)配置为使得当电流响应于施加在导体两侧的1V量级的偏压而流过导体时，在第一铁磁层(83；249；257)中生成至少20Oe的磁场。
21.根据权利要求11或12所述的磁性存储装置，其中所述导体(33；203)配置为使得当电流响应于施加在导体两侧的1V量级的偏压而流过导体时，在第一铁磁层(83；249；257)中生成20Oe到50Oe的磁场。
22.一种磁性随机存取存储器，其包括：
根据前述任一权利要求所述的磁性存储装置的阵列，其中每个多层结构(37；207；247；255)将一个所述第一引线(31；201)与一个第二引线(49；217)连接；和
第三组引线(53；221)，使得每个多层结构可通过一个所述第一或第二引线以及所述第三组引线中的一个进行寻址。
23.一种磁性随机存取存储器，其包括：
第一(31；201)、第二(49；217)和第三(53；221)组引线；
磁阻多层结构(37；207；247；255)阵列，每个磁阻多层结构将所述的第一组引线中的一个与所述第二组引线中的一个进行连接，使得每个多层结构可通过所述第一或第二组引线中的一个以及所述第三组引线中的一个进行寻址，所述多层结构表现出相对较高的第一阻态和相对较低的第二阻态，所述多层结构包括具有难磁化轴和易磁化轴的铁磁层(83；249；257)，并且所述多层结构可在所述第一阻态和第二阻态之间转换；
其特征在于包括多个磁场源(33；203)，每个用于不依赖流过多层结构的电流而可控制地沿着所述磁阻多层结构阵列中至少一个的铁磁层的难磁化轴施加磁场以辅助多层结构在第一阻态和第二阻态之间转换。
24.根据权利要求22或23所述的磁性随机存取存储器，其中每个所述第一引线(31；201)和每个所述第二引线(49；217)在阵列的一列之间共享。
25.根据权利要求23所述的磁性随机存取存储器，其中每个所述第三引线(53；221)在阵列的行之间共享。
26.根据权利要求25所述的磁性随机存取存储器，进一步包括隔离晶体管(81；223)阵列，其中每个所述多层结构(37；207；247；255)通过一个所述第一引线(31；201)或一个所述第二引线(49；217)连接至一个隔离晶体管的源极或漏极，且每个所述第三引线(53；221)连接至阵列的行中的隔离晶体管的基极。
27.根据权利要求22所述的磁性随机存取存储器，其中阵列的每列都设置磁场源(33；203)，且每个磁场源包括一个伸长的导体，具有平行于铁磁层(83；249；257)易磁化轴设置的纵向轴。
28.一种操作磁性存储装置的方法，该磁性存储装置包括第一(31；201)和第二(49；217)引线；设置在所述引线之间的磁阻多层结构(37；207；247；255)，所述多层结构表现出相对较高的第一阻态和相对较低的第二阻态，所述多层结构包括具有难磁化轴和易磁化轴的铁磁层(83；249；257)，并且所述多层结构可在第一阻态和第二阻态之间转换；以及磁场源(33；203)，用于不依赖流过多层结构的电流而可控制地沿着铁磁层中难磁化轴施加磁场以辅助多层结构在第一阻态和第二阻态之间转换，所述方法包括：
使用磁场源沿着铁磁层的难磁化轴开启磁场；
在开启磁场之后0ns到5ns内开启通过磁阻多层结构的电流。
29.一种操作磁性存储装置的方法，该磁性存储装置包括第一(31；201)和第二(49；217)引线；设置在所述引线之间的磁阻多层结构(37；207；247；255)，所述多层结构表现出相对较高的第一阻态和相对较低的第二阻态，所述多层结构包括具有难磁化轴和易磁化轴的铁磁层(83；249；257)，并且所述多层结构可在第一阻态和第二阻态之间转换；以及磁场源(33；203)，用于不依赖流过多层结构的电流而可控制地沿着铁磁层中难磁化轴施加磁场以辅助多层结构在第一阻态和第二阻态之间转换，所述方法包括：
使用磁场源沿着铁磁层的难磁化轴开启磁场；
在时间Δt内开启通过磁阻多层结构的电流，使得Δt＜tdamp，其中：
t damp ≈ 1 2 παf
其中α是阻尼常数，f是开启磁场引起的进动的频率。
30.根据权利要求28或29所述的方法，包括：
在开启磁场之后0ns到3ns内开启通过磁阻多层结构的电流。
31.根据权利要求28所述的方法，包括：
在开启磁场之后0ns到2ns内开启通过磁阻多层结构的电流。
32.一种写入磁性存储装置的方法，该磁性存储装置包括第一(31；201)和第二(49；217)引线；设置在所述引线之间的磁阻多层结构(37；207；247；255)，所述多层结构表现出相对较高的第一阻态和相对较低的第二阻态，所述多层结构包括具有难磁化轴和易磁化轴的铁磁层(83；249；257)，并且所述多层结构可在第一阻态和第二阻态之间转换；以及磁场源(33；203)，用于不依赖流过多层结构的电流而可控制地沿着铁磁层中难磁化轴施加磁场以辅助多层结构在第一阻态和第二阻态之间转换，所述方法包括：
使用磁场源沿着铁磁层的难磁化轴施加磁场；
在第一引线和第二引线之间施加偏压以驱动电流通过磁阻多层结构；
去除所述磁场；和
去除所述偏压，
其中施加磁场发生在施加偏压之前。
33.根据权利要求32所述的方法，其中施加磁场发生在施加偏压至少1ns之前。
34.根据权利要求32或33所述的方法，其中去除磁场发生在去除偏压之前。
35.根据权利要求32所述的方法，其中
施加偏压发生在施加磁场2ns之后；
去除磁场发生在施加磁场3ns之后；
去除偏压发生在施加磁场6ns之后。
36.根据权利要求28所述的方法，其中铁磁层(83；249；257)中所施加磁场的大小是铁磁层各向异性磁场的0.1到0.2倍。
37.一种存储器，其包括：
磁性存储装置，包括
第一(31；201)和第二(49；217)引线；
设置在所述引线之间的磁阻多层结构(37；207；247；255)，所述多层结构表现出相对较高的第一阻态和相对较低的第二阻态，所述多层结构包括具有难磁化轴和易磁化轴的铁磁层；以及
磁场源(33；203)，用于不依赖流过多层结构的电流而可控制地沿着铁磁层中难磁化轴施加磁场以辅助多层结构在第一阻态和第二阻态之间转换；和
对所述磁性存储装置进行控制的电路，所述磁性存储装置配置成执行前述权利要求28至36中任一权利要求所述的方法。
CN2006101694759A 2006-05-04 2006-12-15 磁性存储装置 Expired - Fee Related CN101068036B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
EP06113534A EP1852873A1 (en) 2006-05-04 2006-05-04 Magnetic memory device
EP06113534.9 2006-05-04
EP06118378.6 2006-08-03
EP06118378A EP1863034B1 (en) 2006-05-04 2006-08-03 Magnetic memory device

Publications (2)

Publication Number Publication Date
CN101068036A CN101068036A (zh) 2007-11-07
CN101068036B true CN101068036B (zh) 2010-08-11

Family

ID=36889293

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006101694759A Expired - Fee Related CN101068036B (zh) 2006-05-04 2006-12-15 磁性存储装置

Country Status (4)

Country Link
EP (1) EP1852873A1 (zh)
CN (1) CN101068036B (zh)
DE (1) DE602006019389D1 (zh)
PT (1) PT1863034E (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201027715A (en) * 2008-12-23 2010-07-16 Ibm Memory element
KR101161745B1 (ko) * 2009-06-05 2012-07-02 에스케이하이닉스 주식회사 반도체 메모리 장치
US8890266B2 (en) 2011-01-31 2014-11-18 Everspin Technologies, Inc. Fabrication process and layout for magnetic sensor arrays
US8450722B2 (en) * 2011-07-15 2013-05-28 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetoresistive random access memory and method of making the same
US8681529B2 (en) * 2011-11-10 2014-03-25 Micron Technology, Inc. Apparatuses and operation methods associated with resistive memory cell arrays with separate select lines
CN106104696B (zh) * 2014-03-28 2019-11-05 英特尔公司 6f2非易失性存储器位单元
US10256395B2 (en) * 2015-06-19 2019-04-09 Intel Corporation Capped magnetic memory
US10068945B2 (en) * 2015-09-30 2018-09-04 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure integrated with magnetic tunneling junction and manufacturing method thereof

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6744086B2 (en) * 2001-05-15 2004-06-01 Nve Corporation Current switched magnetoresistive memory cell
JP3898556B2 (ja) * 2002-04-22 2007-03-28 株式会社東芝 磁気ランダムアクセスメモリ
US6639830B1 (en) * 2002-10-22 2003-10-28 Btg International Ltd. Magnetic memory device
JP2004280892A (ja) * 2003-03-13 2004-10-07 Toshiba Corp 半導体記憶装置及びその制御方法
US6753562B1 (en) * 2003-03-27 2004-06-22 Sharp Laboratories Of America, Inc. Spin transistor magnetic random access memory device

Also Published As

Publication number Publication date
CN101068036A (zh) 2007-11-07
PT1863034E (pt) 2011-04-11
EP1852873A1 (en) 2007-11-07
DE602006019389D1 (de) 2011-02-17

Similar Documents

Publication Publication Date Title
CN101067967B (zh) 磁性存储装置
EP1863034B1 (en) Magnetic memory device
US7190611B2 (en) Spin-transfer multilayer stack containing magnetic layers with resettable magnetization
US7502253B2 (en) Spin-transfer based MRAM with reduced critical current density
US6958927B1 (en) Magnetic element utilizing spin-transfer and half-metals and an MRAM device using the magnetic element
US8670271B2 (en) Magnetic stack having assist layers
US6538920B2 (en) Cladded read conductor for a pinned-on-the-fly soft reference layer
US7486551B1 (en) Method and system for providing domain wall assisted switching of magnetic elements and magnetic memories using such magnetic elements
US8823118B2 (en) Spin torque transfer magnetic tunnel junction fabricated with a composite tunneling barrier layer
US6593608B1 (en) Magneto resistive storage device having double tunnel junction
CN1941175B (zh) 存储元件和存储器
CN101068036B (zh) 磁性存储装置
US20040179395A1 (en) Magnetic tunneling junction cell array with shared reference layer for MRAM applications
US8213221B2 (en) Magnetic shielding in magnetic multilayer structures
US8036024B2 (en) Magnetic storage element storing data by magnetoresistive effect
US7333359B2 (en) Magnetic random access memory

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100811

Termination date: 20171215