CN101064503A - 宽输入共模电压比较器 - Google Patents

宽输入共模电压比较器 Download PDF

Info

Publication number
CN101064503A
CN101064503A CNA2006100263214A CN200610026321A CN101064503A CN 101064503 A CN101064503 A CN 101064503A CN A2006100263214 A CNA2006100263214 A CN A2006100263214A CN 200610026321 A CN200610026321 A CN 200610026321A CN 101064503 A CN101064503 A CN 101064503A
Authority
CN
China
Prior art keywords
mode voltage
common
comparator
input
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006100263214A
Other languages
English (en)
Other versions
CN101064503B (zh
Inventor
喻骞宇
俞大立
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN200610026321A priority Critical patent/CN101064503B/zh
Priority to US11/548,696 priority patent/US8044687B2/en
Publication of CN101064503A publication Critical patent/CN101064503A/zh
Application granted granted Critical
Publication of CN101064503B publication Critical patent/CN101064503B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H03K19/018528—Interface arrangements of complementary type, e.g. CMOS with at least one differential stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/003—Changing the DC level
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors

Abstract

提供一种用于宽输入共模电压比较器的设计，该设计减小了在来自子比较器的输出之间的延迟。宽输入共模电压比较器包括配置成接收差分输入的第一比较器。所述第一比较器进一步配置成适应高共模电压。宽输入共模电压比较器还包括配置成接收差分输入的第二比较器。所述第二比较器进一步配置成适应低共模电压。另外，在所述比较器内的主动器件的阈值电压在－100mV至100mV之间。此外，宽输入共模电压比较器包括配置成接收第一和第二比较器的输出以产生单端输出的求和电路。

Description

宽输入共模电压比较器
技术领域
本发明涉及集成电路。更为具体地，本发明提供一种用于比较电压的器件和方法。仅作为实例，本发明已应用到宽输入共模电压比较器。但应认识到本发明具有更宽的可应用范围。
背景技术
集成电路或“IC”已从制造在硅单芯片上的少数互连器件发展到数百万的器件。现在的IC提供了远远超过最初想象的性能和复杂度。为了实现复杂度和电路密度(即，能封装到给定芯片面积上的器件数目)的改善，也称作器件“几何形状”的最小的器件特征尺寸已随着IC的每一代而变小。现在正以小于四分之一微米宽的特征尺寸来制造半导体器件。
增加电路密度不仅改善了IC的复杂度和性能，还对消费者提供了更低成本的部件。IC制造设施可价值数亿甚至数十亿美元。每个制造设施会具有一定的晶片产量，并且每个晶片在其上会具有一定数目的IC。因此，通过使IC的单个器件更小，可在每个晶片上制造更多的器件，由此增加了制造设施的产量。使器件更小很有挑战性，因为给定工艺、器件布局和/或系统设计通常只对一定的特征尺寸有效。
这种限制的例子是电压比较器的性能。例如，电压比较器可集成在不同的集成电路中。宽输入共模电压比较器通常使用两个比较器，适应高共模电压的NMOS比较器和适应低共模电压的PMOS比较器。两个比较器的输出在求和电路内结合在一起以产生单端输出。但是，由于在NMOS和PMOS比较器中使用的电路类型，延迟可能出现在比较器的输出之间。
通过上述内容可见，对宽输入共模电压比较器的改进设计是需要的。
发明内容
本发明涉及集成电路。更为具体地，本发明提供了用于比较电压的器件和方法。仅作为实例，本发明已应用到宽输入共模电压比较器。但应认识到本发明具有更宽的可应用范围。
在本发明的一个特定实施例中，提供了宽输入共模电压比较器。宽输入共模电压比较器包括配置成接收差分输入的第一比较器。第一比较器还配置成适应高共模电压。宽输入共模电压比较器还包括配置成接收差分输入的第二比较器。第二比较器还配置成适应低共模电压。另外，比较器内的主动器件(active device)的阈值电压在-100mV至100mV之间。此外，宽输入共模电压比较器包括配置成接收第一和第二比较器的输出以产生单端输出的求和电路。
在本发明的另一个特定实施例中，提供了低共模电压比较器。低共模电压比较器包括耦合到地的电流沉(current sink)。低共模电压比较器还包括阈值电压在-100mV至100mV之间的第一和第二输入晶体管。第一和第二输入晶体管耦合到电流沉。此外，低共模电压比较器包括耦合到输入晶体管的第一和第二输出。另外，低共模电压比较器包括耦合到第一和第二输出且还耦合到电压源的负载电路。
在本发明的又一个特定实施例中，提供了低共模电压比较器。低共模电压比较器包括在其源极端子耦合到地的第一原生(native)NMOS。低共模电压比较器还包括第二和第三原生NMOS晶体管。第二和第三原生NMOS晶体管耦合到第一原生NMOS晶体管的漏极端子，并接收输入差分电压作为栅极电压。低共模电压比较器还包括在其漏极端子耦合到第二原生NMOS晶体管的漏极端子的第一PMOS晶体管。第一PMOS晶体管的漏极端子还耦合到第一PMOS晶体管的栅极端子。此外，低共模电压比较器包括在其漏极端子耦合到第三原生NMOS晶体管的漏极端子的第二PMOS晶体管。第二PMOS晶体管的漏极端子还耦合到第二PMOS晶体管的栅极端子。另外，低共模电压比较器包括在其栅极端子耦合到第一PMOS晶体管的栅极端子的第三PMOS晶体管。第三PMOS晶体管的漏极端子耦合到第一输出。另外，低共模电压比较器包括在其栅极端子耦合到第二PMOS晶体管的栅极端子的第四PMOS晶体管。第四PMOS晶体管的漏极端子耦合到第一输出。第一、第二、第三和第四PMOS晶体管在它们的源极端子耦合到电压源。
通过本发明的方法可实现超过传统技术的许多益处。例如，本技术提供了使用依赖与传统技术工艺的便易。在一些实施例中，提供了大大地减少在两个子比较器之间的延迟的宽输入共模电压比较器。通过减少在比较器之间的延迟，可在电压比较器内实现更大的准确性和精确性。这还可以导致对电路的减少的歪斜(skew)量和减少的容限。依赖与实施例，可实现一个或更多的这些益处。这些和其他益处将更完全地在本说明书中描述并将在下面更为具体地描述。
参考下列的详细说明和附图可更完全地理解本发明的多个附加目的、特征和优势。
附图说明
图1是简化的宽输入共模电压比较器的传统实施；
图2是示出宽输入共模电压比较器的传统实施的增益对共模电压的图；
图3A和3B是示出传统的在宽输入共模电压比较器中使用的子比较器的电路实施的图；
图4是示出宽输入共模电压比较器的输入和输出值的示范性的图；
图5是根据本发明的一个实施例的宽输入共模电压比较器的简化的示范性实施；
图6A和6B是示出在根据本发明的一个实施例的宽输入共模电压比较器中使用的子比较器的电路实施的简化的示范性图；
图7是示出根据本发明的一个实施例的宽输入共模电压比较器的输入和输出值的示范性曲线图；以及
图8和图9示出了根据本发明的一个实施例的在电压扫描和输出期间示出比较器输入共用电压的模拟测试的示范性结果。
具体实施方式
本发明涉及集成电路。更为具体地，本发明提供了用于比较电压的器件和方法。仅作为实例，本发明已应用到宽输入共模电压比较器。但应认识到本发明具有更宽的可应用范围。
图1是简化的宽输入共模电压比较器的传统实施。差分输入4输入到宽输入共模比较器14中作为差分信号。比较器14可用作与放大信号的其它放大器串联使用的前比较器。例如，输入可使用对两个输入端子都共用的共模电压来发射。差分输入4输入到处理不同共模电压电平的两个子比较器6和8中。例如，比较器6设计成适应可从1.5到3V的共模电压的高电平。比较器8设计成适应可从0.05到2V的低共模电压。例如，比较器6可使用NMOS电路作为主动器件来实施，而比较器8可使用PMOS电路作为主动器件来实施，如图3A和3B中所示。在两个比较器的范围之间可略微重叠。两个比较器6和8的输出在求和电路10中求和以产生单端输出12。
两个子比较器在宽输入共模比较器14内可以是需要的，以适应不同的共模电压。图2是示出宽输入共模电压比较器的传统实施的增益对共模电压的曲线图。比较器的增益在不同的共模电压示出。例如，低共模比较器在低共模电压显示了大增益20，该增益20随着共模电压的增加而逐渐减小并达到零。高共模比较器在高共模电压显示了高增益22，该增益22随着共模电压减小而减少。对高共模电压输入，增益的大部分通过高共模比较器，而对低共模电压，增益的大部分通过低共模比较器。如前所述，可有一定程度的重叠范围26，该范围26对两个子比较器都共用，在该重叠范围处两个比较器都被使用。这两种比较器(高共模和低共模)在不同的输入共模电压下呈现出不同的性能特点。
图3A和3B是示出传统的在宽输入共模电压比较器中使用的子比较器的电路实施的图。例如，图3A是可用于高共模比较器的电路实施的例子，而图3B是可用于低共模比较器的电路实施的例子。在图3A中，差分输入IN1(30)和IN2(32)用作主动NMOS电路34的栅极电压。电压Vb1(36)用作对耦合到地的NMOS电路38的偏置电压。当NMOS电路34使用Vb1(36)通过NMOS电路38耦合时，NMOS电路38起到电流沉的作用。两个PMOS电路40和42用作在输出OUT1(44)和OUT2(46)前的负载。两个输出可用作可非常低并需要在后级放大的输入电压。例如，输入电压可在100mV和400mV之间。在图3A中所示电路中的电流方向向下，从电压源到地。
在图3B中，差分输入IN1(52)和IN2(54)用作主动PMOS器件50的栅极电压。Vb2(56)用作PMOS电路58的栅极电压，所述PMOS电路58当被耦合时起到P型电流源的作用。结果，因为PMOS电路58起到电流源而不是电流沉的作用，图3B的电流方向与图3A的电流方向相反。两个NMOS电路60和62用作输出OUT1和OUT2前的负载。另外，由于在两个子比较器中流动的电流的不同方向，需要一对倒相级或复制电路64和66以在输出前倒相信号或改变电流方向。
图4是示出宽输入共模电压比较器的输入和输出值的示范性图。对宽输入共模电压比较器的输入显示为两个元件信号80和82。共模电压可视作在两个输入端子之间的共享电压，而差分电压是在两个元件信号80和82之间的差。但是，由于在比较器中使用的不同电路，两个高共模比较器和低共模比较器的输出可相互滞后量Δt。当频率较高时，量Δt对求和输出可具有增大的效应。这种延迟可导致通过宽输入共模电压比较器返回的不正确或延迟的值。高和低共模比较器可能需要新的电路设计来减少或消除这种延迟。
图5是根据本发明的一个实施例的宽输入共模电压比较器的简化的示范性实施。类似图1，差分输入104提供到宽输入共模比较器114作为差分信号。差分信号104输入到处理不同的共模电压电平的两个子比较器106和108。例如，比较器106设计成适应可从1.5到3V的高共模电压电平。比较器108设计成适应可从0.05到2V的低共模电压。在两个比较器的范围之间可略微重叠。两个比较器106和108的输出在求和电路10中求和以产生单端输出112。类似于图3A中所示，比较器106可实施为NMOS比较器。但是比较器108使用具有降低的阈值电压的主动器件来实施。主动器件的降低的阈值电压允许它们给对于低共模电压范围起作用的比较器。例如在比较器108内使用的原生NMOS器件的阈值电压可从-100mV变到100mV。比较而言，用作主动器件的传统NMOS晶体管的阈值电压从0.4V变到0.6V。当然，还可以有其它的变化、修改和替选。
图6A和6B是示出在根据本发明的一个实施例的宽输入共模电压比较器中使用的子比较器的电路实施的简化的示范性图。例如，附图示出了利用可在输入共模电压为低时使用的原生器件的比较器的示范性示图。这些图只是例子，不应不当地限制权利要求的范围。本领域技术人员可认识到许多变化、替选和修改。图6A和6B表示提供了对相同电路的详细和抽象的变化水平的简化的图。
差分输入IN1(302)和IN2(304)用作作为主动器件使用的原生NMOS电路MN1(306)和MN2(308)栅极电压。和PMOS器件相比，原生NMOS器件的减少的阈值电压允许它们以较低电压被接通。例如，阈值电压Vt可在-100mV至100mV之间，而为接通所需的栅极源极偏置电压Vgs可等于零，从而允许原生NMOS器件的近似直接的接通。因为NMOS器件较高的阈值电压将导致在低共模电压下电路不工作，所以取代原生NMOS器件而包括的NMOS器件将不工作。另外，原生NMOS器件的形成与标准CMOS逻辑工艺兼容，并且在器件形成期间不需要另外的光刻掩模。
电流沉310在一端上耦合到原生NMOS器件MN1(306)和MN2(308)的源极端子，在另一端上耦合到地。和在图3B中所示的低共模电压比较器的电流方向相比，在电路内的电流方向向下，从电压源到地。原生NMOS器件MN1(306)和MN2(308)的漏极端子连接到输出点OUT1(312)和OUT2(314)以及起到电路负载作用的负载块316。当然，可以有其它变化、修改和替选。
在图6B中，电流沉310实施为原生NMOS器件320，其中偏置电压Vb1(322)用作栅极电压。原生NMOS主动器件MN1(324)和MN2(326)以和图6A中相似的方式接收输入电压IN1(328)和IN2(330)作为栅极电压。例如，原生NMOS主动器件MN1(324)和MN2(326)的源极端子可耦合到原生NMOS器件320的漏极端子。负载块310使用用作复制电路的两个PMOS器件332和334来实施。输出OUT1(336)和OUT2(338)耦合到负载器件332和334。当然，可以有其它变化、修改和替选。
图7是示出根据本发明的一个实施例的宽输入共模电压比较器的输入和输出值的示范性图。这个图只是例子，不应不当地限制权利要求的范围。本领域技术人员可认识到许多变化、替选和修改。差分输入350和352输入到宽输入共模比较器中。由于用于低共模电压的原生NMOS比较器的电流方向和用于高共模电压的NMOS比较器的电流方向相同，在原生NMOS比较器内不再需要倒相器来倒相电流方向，所以可大大地降低延迟量Δt。当然，可以有其它变化、修改和替选。
图8和图9示出了显示根据本发明的一个实施例的在电压扫描和输出期间的比较器输入共用电压的模拟测试的示范性结果。电压输入到用于测试的示范性模拟比较器中。在振荡段400期间，差分电压在一对值之间振荡，而在稳定段402期间，差分电压保持在相同值，这可以通过改变共用电压而逐步移动。段400和段402的靠拢(close up)可在图9中看到。在图8和图9的底部曲线上示出的输出在输出中没有显示延迟。图8示出到比较器的输入信号，其中差分电压总是稳定的，但共模电压从在0至2.4V之间的值范围中扫描。图8的下部分示出比较器的单端输出电压。图9示出示范性信号段400的靠拢。可见示范性的比较器能快速地接收输入电压而没有数据损失。另外，对多种共模电压输入可得到提高的比较器稳定性。
应理解，这里描述的例子和实施例只是用于说明的目的，本领域技术人员将认识到根据其的不同的修改或变化，所述修改或变化将包括在本申请的精神和范围以及所附权利要求的范围内。

Claims (18)

1.一种低共模电压比较器，包括：
第一原生NMOS晶体管，在其源极端子耦合到地；
第二和第三原生NMOS晶体管，所述第二和第三原生NMOS晶体管耦合到所述第一原生NMOS晶体管的漏极端子，并接收输入的差分电压作为栅极电压；
第一PMOS晶体管，在其漏极端子耦合到所述第二原生NMOS晶体管的漏极端子；所述第一PMOS晶体管的漏极端子还耦合到所述第一PMOS晶体管的栅极端子；
第二PMOS晶体管，在其漏极端子耦合到所述第三原生NMOS晶体管的漏极端子；所述第二PMOS晶体管的漏极端子还耦合到所述第二PMOS晶体管的栅极端子；
第三PMOS晶体管，在其栅极端子耦合到所述第一PMOS晶体管的栅极端子，所述第三PMOS晶体管的漏极端子耦合到第一输出；以及
第四PMOS晶体管，在其栅极端子耦合到所述第二PMOS晶体管的栅极端子，所述第四PMOS晶体管的漏极端子耦合到第一输出；
其中：
所述第一、第二、第三和第四PMOS晶体管在它们的源极端子耦合到电压源。
2.如权利要求1的低共模电压比较器，其中所述原生NMOS器件的阈值电压在-100mV至100mV之间。
3.如权利要求1的低共模电压比较器，其中所述低共模电压比较器配置成处理在0.05-2V之间的电压。
4.一种低共模电压比较器，包括：
耦合到地的电流沉；
具有在-100mV至100mV之间的阈值电压的第一和第二输入晶体管，所述第一和第二输入晶体管还耦合到所述电流沉；
第一和第二输出，所述第一和第二输出耦合到所述输入晶体管，以及
负载电路，所述负载电路耦合到所述第一和第二输出还耦合到电压源。
5.如权利要求4的低共模电压比较器，其中所述第一和第二输入晶体管是NMOS晶体管。
6.如权利要求5的低共模电压比较器，其中所述第一和第二输入晶体管是原生NMOS晶体管。
7.如权利要求4的低共模电压比较器，其中所述电流沉使用原生NMOS晶体管来实施。
8.如权利要求7的低共模电压比较器，其中起到所述电流沉作用的所述原生NMOS晶体管在其源极端子耦合到地，并在其漏极端子耦合到所述第一和第二输入晶体管的源极端子。
9.如权利要求4的低共模电压比较器，其中所述负载电路使用PMOS晶体管来实施。
10.如权利要求4的低共模电压比较器，其中所述低共模电压比较器配置成处理在0.05-2V之间的电压。
11.一种宽输入共模电压比较器，包括：
配置成接收差分输入的第一比较器，所述第一比较器还配置成适应高共模电压；
配置成接收差分输入的第二比较器，所述第二比较器还配置成适应低共模电压并且在所述比较器内的主动器件的阈值电压在-100mV至100mV之间；以及
配置成接收所述第一和第二比较器的输出以产生单端输出的求和电路。
12.如权利要求11的宽输入共模电压比较器，还包括配置成接收并放大所述单端输出的放大器。
13.如权利要求11的宽输入共模电压比较器，其中在所述第一比较器内的所述主动器件为NMOS晶体管。
14.如权利要求11的宽输入共模电压比较器，其中在所述第二比较器内的所述主动器件为原生NMOS晶体管。
15.如权利要求11的宽输入共模电压比较器，其中在所述第一比较器内的所述主动器件为PMOS晶体管。
16.如权利要求11的宽输入共模电压比较器，其中在所述第二比较器内的所述负载使用PMOS晶体管而实施。
17.如权利要求11的宽输入共模电压比较器，其中所述第一比较器配置成适应在1.5-3V之间的共模电压。
18.如权利要求11的宽输入共模电压比较器，其中所述第二比较器配置成适应在0.05-2V之间的共模电压。
CN200610026321A 2006-04-30 2006-04-30 宽输入共模电压比较器及低共模电压比较器 Active CN101064503B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN200610026321A CN101064503B (zh) 2006-04-30 2006-04-30 宽输入共模电压比较器及低共模电压比较器
US11/548,696 US8044687B2 (en) 2006-04-30 2006-10-11 Wide input common mode voltage comparator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200610026321A CN101064503B (zh) 2006-04-30 2006-04-30 宽输入共模电压比较器及低共模电压比较器

Publications (2)

Publication Number Publication Date
CN101064503A true CN101064503A (zh) 2007-10-31
CN101064503B CN101064503B (zh) 2010-05-12

Family

ID=38965287

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200610026321A Active CN101064503B (zh) 2006-04-30 2006-04-30 宽输入共模电压比较器及低共模电压比较器

Country Status (2)

Country Link
US (1) US8044687B2 (zh)
CN (1) CN101064503B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103650347A (zh) * 2011-05-04 2014-03-19 德克萨斯仪器股份有限公司 用于差分信令的对内偏移消除
CN103873032A (zh) * 2014-03-17 2014-06-18 上海华虹宏力半导体制造有限公司 轨对轨输入迟滞比较器
CN111010155A (zh) * 2019-12-31 2020-04-14 北京轩宇空间科技有限公司 比较器及电子设备
CN111721986A (zh) * 2020-05-21 2020-09-29 广东省大湾区集成电路与系统应用研究院 一种宽输入共模电压范围电流检测放大器电路
CN114221641A (zh) * 2022-02-21 2022-03-22 成都芯翼科技有限公司 一种宽共模输入电压的快速比较器电路

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006036349B4 (de) * 2006-08-03 2015-04-02 Infineon Technologies Ag Schaltungsvorrichtung und Verfahren zum Erkennen eines Betriebszustandes
US7592844B2 (en) * 2007-01-19 2009-09-22 Power Integrations, Inc. Comparator with complementary differential input stages
CN117650761B (zh) * 2024-01-26 2024-04-16 杭州芯正微电子有限公司 一种宽输入电压范围的电感电流采样放大电路

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0183290B1 (ko) * 1996-11-16 1999-04-15 삼성전자주식회사 동상신호 제거비 자동 조절회로 및 그 운용방법
US6172535B1 (en) * 1999-11-04 2001-01-09 Analog Devices, Inc. High-speed analog comparator structures and methods
US6822505B1 (en) * 1999-12-27 2004-11-23 Texas Instruments Incorporated Mobility compensation in MOS integrated circuits
KR100599702B1 (ko) * 2000-01-12 2006-07-12 삼성에스디아이 주식회사 음극선관의 컨버젼스 드리프트 보정 장치
KR100372633B1 (ko) * 2000-07-20 2003-02-17 주식회사 하이닉스반도체 오프셋 전압을 갖는 비교기
US7505580B2 (en) * 2000-11-09 2009-03-17 Broadcom Corporation IP telephone system
JP2003069353A (ja) * 2001-08-24 2003-03-07 Toshiba Corp 差動増幅回路および液晶表示装置駆動用半導体集積回路
GB2381971B (en) * 2001-11-08 2006-01-11 Micron Technology Inc Rail-to-rail CMOS comparator
US6788142B2 (en) * 2001-11-19 2004-09-07 Broadcom Corporation Wide common mode differential input amplifier and method
US6727757B1 (en) * 2003-01-02 2004-04-27 Texas Instruments Incoporated Biasing circuit for transconductors
US7221190B2 (en) * 2005-03-14 2007-05-22 Texas Instruments Incorporated Differential comparator with extended common mode voltage range
JP4928290B2 (ja) * 2007-01-31 2012-05-09 キヤノン株式会社 差動信号比較器

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103650347A (zh) * 2011-05-04 2014-03-19 德克萨斯仪器股份有限公司 用于差分信令的对内偏移消除
CN103650347B (zh) * 2011-05-04 2017-04-26 德克萨斯仪器股份有限公司 用于对差分信号去偏移的设备和方法
CN103873032A (zh) * 2014-03-17 2014-06-18 上海华虹宏力半导体制造有限公司 轨对轨输入迟滞比较器
CN103873032B (zh) * 2014-03-17 2016-11-16 上海华虹宏力半导体制造有限公司 轨对轨输入迟滞比较器
CN111010155A (zh) * 2019-12-31 2020-04-14 北京轩宇空间科技有限公司 比较器及电子设备
CN111010155B (zh) * 2019-12-31 2023-10-24 北京轩宇空间科技有限公司 比较器及电子设备
CN111721986A (zh) * 2020-05-21 2020-09-29 广东省大湾区集成电路与系统应用研究院 一种宽输入共模电压范围电流检测放大器电路
CN114221641A (zh) * 2022-02-21 2022-03-22 成都芯翼科技有限公司 一种宽共模输入电压的快速比较器电路
CN114221641B (zh) * 2022-02-21 2022-05-20 成都芯翼科技有限公司 一种宽共模输入电压的快速比较器电路

Also Published As

Publication number Publication date
CN101064503B (zh) 2010-05-12
US20080018362A1 (en) 2008-01-24
US8044687B2 (en) 2011-10-25

Similar Documents

Publication Publication Date Title
CN101064503B (zh) 宽输入共模电压比较器及低共模电压比较器
US7724077B2 (en) Stacked cascode current source
CN103326681A (zh) 用于输出缓冲器的放大器、信号处理设备和放大器电路
US9024674B1 (en) Negative level shifter
US10284156B2 (en) Amplifier and semiconductor apparatus using the same
CN1435739B (zh) 基准电压电路和电子器件
US6005439A (en) Unity gain signal amplifier
WO2012083781A1 (en) Voltage comparator
CN1266838C (zh) 低电源电压下亦可产生稳定恒流的半导体集成电路器件
US8836427B2 (en) Folded cascode operational amplifier
TWI463792B (zh) 具有過衝抑制功能的放大電路
US11496103B2 (en) Transconductance circuits with degeneration transistors
CN112564649A (zh) 运算放大器电路
CN106612112A (zh) 具有共享有源负载的轨对轨比较器
TWI771801B (zh) 高線性度輸入緩衝器
US6911871B1 (en) Circuit with voltage clamping for bias transistor to allow power supply over-voltage
US10797853B2 (en) High-speed decision device
US10979040B2 (en) Square wave generating method and square wave generating circuit
CN1167188C (zh) 放大器
US7816989B2 (en) Differential amplifier
JP4443889B2 (ja) 差動増幅器
US8624674B2 (en) Output stage of a class-A amplifier
CN114362700B (zh) 差分放大器及其背栅控制方法
US6999739B2 (en) Stacked FET receiver method and apparatus
US8896379B2 (en) Error amplifier having cascode current source using body biasing

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant