KR0183290B1 - 동상신호 제거비 자동 조절회로 및 그 운용방법 - Google Patents
동상신호 제거비 자동 조절회로 및 그 운용방법 Download PDFInfo
- Publication number
- KR0183290B1 KR0183290B1 KR1019960054723A KR19960054723A KR0183290B1 KR 0183290 B1 KR0183290 B1 KR 0183290B1 KR 1019960054723 A KR1019960054723 A KR 1019960054723A KR 19960054723 A KR19960054723 A KR 19960054723A KR 0183290 B1 KR0183290 B1 KR 0183290B1
- Authority
- KR
- South Korea
- Prior art keywords
- input
- differential amplifier
- voltage
- amplifier
- mixer
- Prior art date
Links
- 238000007726 management method Methods 0.000 title 1
- 238000000034 method Methods 0.000 claims abstract description 11
- 230000001105 regulatory effect Effects 0.000 claims description 3
- 230000035939 shock Effects 0.000 claims description 2
- 230000001276 controlling effect Effects 0.000 claims 2
- 230000002708 enhancing effect Effects 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 6
- 230000003321 amplification Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
- H03F3/45928—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit
- H03F3/45968—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction
- H03F3/45991—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction by using balancing means
- H03F3/45995—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction by using balancing means using switching means
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G5/00—Tone control or bandwidth control in amplifiers
- H03G5/16—Automatic control
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
- H03F3/45928—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit
- H03F3/45932—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by using feedback means
- H03F3/45937—Measuring at the loading circuit of the differential amplifier
- H03F3/45941—Controlling the input circuit of the differential amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/321—Use of a microprocessor in an amplifier circuit or its control circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45042—One or more resistors are added or changed as balancing to reduce the offset of the dif amp
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45101—Control of the DC level being present
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45212—Indexing scheme relating to differential amplifiers the differential amplifier being designed to have a reduced offset
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
- Amplifiers (AREA)
- Networks Using Active Elements (AREA)
Abstract
[청구범위에 기재된 발명이 속한 기술분야]
본 발명은 오디오/비디오 시스템의 음향기기에 관한 것으로, 특히 음질을 높이기 위한 밸런스 회로(balance circuit)의 동상 전압 제거비의 조정을 자동으로 조절할 수 있는 장치에 관한 것이다.
[발명이 해결하려고 하는 기술적 과제]
종래의 밸런스회로를 이용하여 S/N비의 조절할 시 사용자가 수작업으로 내부의 가변저항을 조절해야 했기 때문에 -80dB 이상의 감쇄시에는 미세하게 가변저항을 조절해야 하는 작업이 불가능했던 문제점과, 상기 밸런스회로 내부의 가변 저항값을 조절하여 셋팅한다 해도 외부충격에 의해 상기 셋팅한 가변 저항값이 변할 수 있었던 문제점을 해결한다.
[발명의 해결방법의 요지]
오디오/비디오 시스템의 음향기기에서 음질을 높이기 위한 밸런스 회로(balance circuit)의 동상신호 제거비의 조정을 자동으로 조절할 수 있는 장치 및 방법를 제공한다.
[발명의 중요한 용도]
동상신호 제거비 자동 조절회로 및 그 운용방법.
Description
본 발명은 오디오/비디오 시스템의 음향기기에 관한 것으로, 특히 음질을 높이기 위한 밸런스 회로(balance circuit)의 동상 전압 제거비의 조정을 자동으로 조절할 수 있는 장치에 관한 것이다.
통상적으로 오디오/비디오 시스템에 있어서 고음질의 실현은 가장 기초적인 요소이며, 가장 중요한 부분을 차지한다. 그러므로, 그 고음질 실현을 위해 가장 중요한 요인으로 S/N비(즉, 신호대 잡음비)를 들 수 있는데, 고 S/N비를 얻기 위해 밸런스회로를 사용하여 조절할 수 있도록 하였다. 그러한, 상기 종래의 밸런스회로를 도 1을 통해 설명하면, 입력측인 L채널을 통해 입력되는 신호(Vi1)는 혼합기로 사용되는 OP앰프(10)의 비반전 입력단에 입력되고, R채널을 통해 입력되는 신호(Vi2)는 혼합기로 사용되는 OP앰프(10)의 반전 입력단에 입력된다. 이때, 상기 혼합기(10)의 형태는 차동증폭기의 형태로서 반전/비반전 입력단으로 입력되는 신호의 크기가 대칭을 이룰 시 외부노이즈의 영향을 거의 받지않는 고 S/N비를 얻을 수 있다. 그러므로, 상기 반전/비반전 입력단으로 입력되는 신호의 크기가 대칭을 이루도록 하기 위해 각각의 입력단의 입력저항을 조절하여 혼합기 출력을 0이 되도록 한다. 이때, 상기 비반전단자의 출력치(Vo1)는 하기에 제시되는 수학식 1과 같으며, 상기 반전단자의 출력치(Vo2)는 하기에 제시되는 수학식 2와 같다. 그러므로, 혼합기(10)의 출력이 0일때는 비반전출력에 반전출력을 합한 값이 0 일 때 이므로, 그 조건은 상기 Vi1 = Vi2이고, R1 = (R2+VR) = R3 = R4 이다.
결국, 상기 가변저항(VR)의 크기를 사용자가 수동으로 적절이 조절함으로서, 상기 고 S/N비를 얻을 수 있었다.
[수학식1]
[수학식2]
하지만, 상기와 같은 종래의 밸런스회로를 이용하여 S/N비의 조절할 시 사용자가 수작업으로 내부의 가변저항을 조절해야 했기 때문에 -80dB 이상의 감쇄시에는 미세하게 가변저항을 조절해야 하는 작업이 불가능했던 문제점이 있었다.
그리고, 다른 문제점으로서, 상기 밸런스회로 내부의 가변 저항값을 조절하여 셋팅한다 해도 외부충격에 의해 상기 셋팅한 가변 저항값이 변할 수 있는 문제점이 발생하였다.
따라서, 본 발명의 목적은 오디오/비디오 시스템의 음향기기에서 음질을 높이기 위한 밸런스 회로(balance circuit)의 동상신호 제거비의 조정을 자동으로 조절할 수 있는 장치 및 방법를 제공함에 있다.
상기와 같은 목적을 달성하기 위한 본 발명은 두 개의 입력단으로 각 각 입력되는 두 신호의 차를 증폭하여 출력하는 차동증폭기와, 상기 차동증폭기의 비반전 입력단에 병렬 연결되며, 상기 차동증폭기의 동상 입력저항을 조절하여 신호잡음을 제거하는 동상 입력저항 조절부와, 상기 두 개의 입력단에 각 각 소정 크기의 직류전압을 동시에 공급하고, 상기 차동증폭기의 출력단으로부터 피이드백되어 입력되는 전압의 크기를 검출하여 출력레벨을 조절하는 제어부를 구비하는 동상신호 제거비 자동 조절회로의 운용방법에 있어서,
초기에 메인전원이 공급될 시 상기 제어부로부터 상기 두 개의 입력단에 소정 크기의 직류전압이 공급되는 과정과, 상기 공급된 소정크기의 직류전압을 상기 차동증폭기의 두 입력단에서 각 각 인가받아 그 차를 증폭하여 소정의 크기로 출력하는 과정과, 상기 차동증폭기로부터 출력된 소정 크기의 출력전압을 상기 제어부에서 피이드백 받아 그 출력레벨에 따라 상기 동상 입력저항 조절부의 저항값을 조절하여 상기 차동증폭기의 출력레벨을 조절하는 단계를 수행함을 특징으로 한다.
도 1은 종래의 동상신호 제거비 조절회로의 블록구성도이다.
도 2는 본 발명의 실시예에 따른 동상신호 제거비 자동 조절회로의 블록구성도이다.
도 3은 본 발명의 실시예에 따른 동상신호 제거비 자동 조절회로의 상세회로도이다.
도4a 및 도4b는 본 발명의 실시예에 따른 혼합기회로부의 등가회로도이다.
이하 본 발명에 따른 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명한다. 우선 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 또한 하기 설명에서는 구체적인 회로의 구성 소자 등과 같은 많은 특정 사항들이 나타나고 있는데, 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐 이러한 특정 사항들 없이도 본 발명이 실시될 수 있음은 이 기술분야에서 통상의 지식을 가진자에게는 자명하다 할 것이다. 그리고 본 발명을 설명함에 있어, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
도 2는 본 발명의 실시예에 따른 동상신호 제거비 자동 조절회로의 블록구성도이다. 도 2를 참조하면, 먼저 상기 동상신호 제거비 자동 조절회로는 크게 두 개의 신호채널 입력단(라이트채널, 레프트채널)과, 레벨증폭부(212)과 혼합기부(218), 피이드백증폭부(210), 마이컴(200)으로 5부분으로 구성되어 있어 상기 마이컴(200)의 제어하에 조절된다.
그 각각의 구성을 설명하면, 마이컴(micro computer)(200)은 초기에 메인전원이 인가될 시 상기 두 개의 채널 입력단에 각 각 소정 크기의 직류전압을 동시에 공급하고, 내부에 내장된 A/D컨버터를 통해 상기 혼합기부(218)로부터 피이드백 되어 입력되는 전압의 크기를 검출한 후 상기 혼합기의 출력레벨을 조절하는 제어신호를 발생한다.
레벨증폭부(212)은 두 개의 채널 입력단과 혼합기부(218) 사이에 위치하며, 상기 두 개의 채널 입력단을 통해 입력되는 신호를 각 각 증폭하여 출력하고, 상기 마이컴(200)으로부터 출력된 소정 크기의 직류전압을 증폭하여 출력한다. 이때, 상기 레벨증폭부(212)는 두 개의 채널 입력단에 각 각 대응되도록 라이트채널 입력단으로 입력되는 신호를 증폭하기 위한 비반전증폭기(206)과, 레프트채널 입력단으로 입력되는 신호를 증폭하기 위한 반전증폭기(208)로 이루어 진다.
혼합기부(218)은 상기 레벨증폭기부(212)에 뒤이어지며, 상기 레벨증폭기부(212)으로부터 각 각 입력되는 두 신호를 믹싱하고, 입력되는 신호의 잡음을 제거하여 외부에 출력한다. 이때, 상기 혼합기부(218)는 내부의 두 개의 입력단으로 각 각 입력되는 두 신호의 차를 증폭하여 출력하는 차동증폭기(202)와, 상기 차동증폭기(202)의 비반전 입력단에 병렬 연결되며, 상기 제어부의 제어하에 상기 차동증폭기의 동상 입력저항을 조절하여 신호잡음을 제거하는 동상 입력저항 조절부(204)를 구비한다.
피이드백증폭부(210)은 상기 혼합기부(218)의 출력단에 병렬로 연결되며, 상기 혼합기의 출력단으로부터 피이드백되어 입력되는 전압을 비반전 증폭하여 상기 마이컴(200)에 출력한다.
그러면, 도 3을 상세회로도를 통해 본 발명의 동작을 상세히 설명한다. 도 3을 참조하면, 먼저 초기에 메인전원이 상기 동상신호 제거비 자동 조절회로에 인가될 시 마이컴(200)은 이를 인지하여 직류전압 출력포트(DC output)을 통해 라이트채널 입력단(R채널) 및 레프트채널(L채널)입력단에 각 각 출력한다. 그러므로, 상기 출력된 직류전압은 상기 라이트채널 입력단(R채널)에 뒤이어지는 비반전증폭기(206)의 비반전입력으로 인가되고, 상기 레프트채널(L채널)입력단에 뒤이어지는 반전증폭기(204)의 반전입력으로 각 각 인가되어 증폭 출력된다. 이때, 비반전증폭기(206)내의 OP앰프(220)과, 반전증폭기(208)내의 OP앰프(224)의 증폭도는 동일한 것을 사용하므로 그 출력전압(Vi)은 동일 크기이다. 그러므로, 상기 비반전증폭기(206)와 반전증폭기(204)를 각 각 출력한 전압은 차동증폭기(202)내 OP앰프(224)의 비반전입력 및 반전입력에 입력되어 증폭 출력된다.
이때, 상기 차동증폭기(202)내 OP앰프(224)의 증폭도는 도 4a와 도4b의 등가회로를 통해 구해진다. 도 4a와 도4b를 참조하면, 도4a는 차동증폭기의 반전입력측을 중심으로 본 등가회로 이고, 도4b는 차동증폭기의 반전입력측을 중심으로 본 등가회로 이다. 그러므로, 도 4a와 같이 반전입력측의 입력전압이 하기의 수학식3과 같으므로, 반전입력측 출력은 하기의 수학식4와 같다.
[수학식3]
[수학식4]
또한, 도 4b와 같이 비반전입력측의 입력전압이 하기의 수학식5와 같으므로, 비반전입력측 출력은 하기의 수학식6와 같다.
[수학식5]
[수학식6]
결국, 상기 차동증폭기의 최종출력 값은 상기 반전입력측 출력(Vo1)과 비반전입력측 출력(Vo2)의 차가 되므로 수학식7과 같다.
[수학식7]
그러므로, 상기와 같이 차동증폭기(202)를 최종 출력한 값(Vo12)는 피이드백되어 비반전증폭기로 구성된 피이드백증폭부(210)를 통해 증폭된 후 상기 마이컴(200)에 인가된다. 이때, 상기 마이컴(200)은 상기 차동증폭기(202)를 최종 출력한 값(Vo12)을 인가받고, 상기 차동증폭기(202)의 비반전입력단에 병렬 연결된 전자가변저항(=동상 입력저항 조절부)(VR)(204)의 저항값을 적절히 조절하여 상기 차동증폭기(202)의 출력값(Vo12)이 0이 되도록 한다. 결국, 상기 수학식 7에서의 각 저항 값들을 R8=R9+VR=R11=R12이 되도록 조절하여 상기 차동증폭기의 반전/비반전 입력전압이 대칭을 이루도록 한다.
그리고, 본 발명의 또다른 실시예로서 시스템을 운용하던 중 시스템에 외부충격이 발생하여 사용자의 자동조절키 입력이 있을 시 이를 상기 제어부가 검출하여 상기 두 개의 입력단을 통해 입력중인 신호를 차단하고, 시스템을 리셋시켜 전술한바와 같은 방법으로 동상신호 제거비를 자동조절하도록 한다.
상술한 바와 같은 본 발명은 오디오/비디오 시스템의 음향기기에서 음질을 높이기 위한 밸런스 회로(balance circuit)의 동상신호 제거비의 조정을 자동으로 조절할 수 있는 장치 및 방법을 제공함으로서, 고음질을 실현하는데 있어 보다 안정된 출력을 얻을 수 있는 잇점이 있다.
Claims (12)
- 동상신호 제거비 자동조절회로에 있어서,두 개의 채널 입력단으로부터 각 각 입력되는 두 신호를 믹싱하고, 입력되는 신호의 잡음을 제거하여 외부에 출력하는 혼합기와,초기에 메인전원이 인가될 시 상기 두 개의 채널 입력단에 각 각 소정 크기의 직류전압을 동시에 공급하고, 상기 혼합기의 출력단으로부터 피이드백되어 입력되는 전압의 크기를 검출하여 혼합기의 출력레벨을 조절하는 제어부로 이루어짐을 특징으로 하는 동상신호 제거비 자동 조절회로.
- 제 1 항에 있어서,상기 두 개의 입력단과 혼합기사이에 위치하며, 상기 제어부로부터 상기 두 개의 채널 입력단에 출력된 소정크기의 직류전압을 증폭하여 상기 혼합기로 출력하는 레벨증폭부를 더 구비함을 특징으로 하는 동상신호 제거비 자동 조절회로.
- 제 2 항에 있어서, 상기 레벨증폭부는,상기 두 개의 입력단중 라이트 채널 입력단을 통해 입력되는 신호를 비반전 증폭하는 비반전증폭부와, 레프트 채널 입력단을 통해 입력되는 신호를 반전 증폭하는 반전증폭부기로 이루어짐을 특징으로 하는 동상신호 제거비 자동 조절회로.
- 제 1 항에 있어서, 상기 혼합기는상기 두 개의 입력단으로 각 각 입력되는 두 신호의 차를 증폭하여 출력하는 차동증폭기와,상기 차동증폭기의 비반전 입력단에 병렬 연결되며, 상기 제어부의 제어하에 상기 차동증폭기의 동상 입력저항을 조절하여 신호잡음을 제거하는 동상 입력저항 조절부로 이루어짐을 특징으로 하는 동상신호 제거비 자동 조절회로.
- 제 4 항에 있어서, 상기 동상 입력저항 조절부는,상기 제어부의 제어하에 자동으로 저항값이 조절되는 전자가변저항으로 이루어짐을 특징으로 하는 동상신호 제거비 자동 조절회로.
- 제 1 항에 있어서,상기 혼합기의 출력단으로부터 피이드백되어 입력되는 전압을 비반전 증폭하여 상기 제어부에 인가하는 피이드백 증폭부를 더 구비함을 특징으로 하는 동상신호 제거비 자동 조절회로.
- 동상신호 제거비 자동조절회로에 있어서,두 개의 입력단과 혼합기사이에 위치하며, 상기 제어부로부터 상기 두 개의 채널 입력단에 출력된 소정 크기의 직류전압을 증폭하여 출력하는 레벨증폭부와,상기 레벨증폭부으로부터 각 각 입력되는 두 신호를 믹싱하고, 입력되는 신호의 잡음을 제거하여 외부에 출력하는 혼합기와,상기 혼합기의 출력단에 병렬로 연결되며, 상기 혼합기의 출력단으로부터 피이드백되어 입력되는 전압을 비반전 증폭하여 출력하는 피이드백 증폭부와,초기에 메인전원이 인가될 시 상기 두 개의 채널 입력단에 각 각 소정 크기의 직류전압을 동시에 공급하고, 상기 피이드백증폭부로부터 피이드백되어 입력되는 전압의 크기를 검출하여 혼합기의 출력레벨을 조절하는 제어부로 이루어짐을 특징으로 하는 동상신호 제거비 자동 조절회로.
- 제 7 항에 있어서, 상기 레벨증폭부는,상기 두 개의 입력단중 라이트 채널 입력단을 통해 입력되는 신호를 비반전 증폭하는 비반전증폭부와, 레프트 채널 입력단을 통해 입력되는 신호를 반전 증폭하는 반전증폭부기로 이루어짐을 특징으로 하는 동상신호 제거비 자동 조절회로.
- 제 7 항에 있어서, 상기 혼합기는상기 두 개의 입력단으로 각 각 입력되는 두 신호의 차를 증폭하여 출력하는 차동증폭기와,상기 차동증폭기의 비반전 입력단에 병렬 연결되며, 상기제어부의 제어하에 상기 차동증폭기의 동상 입력저항을 조절하여 신호잡음을 제거하는 동상 입력저항 조절부로 이루어짐을 특징으로 하는 동상신호 제거비 자동 조절회로.
- 제 9 항에 있어서, 상기 동상 입력저항 조절부는,상기 제어부의 제어하에 자동으로 저항값이 조절되는 전자가변저항으로 이루어짐을 특징으로 하는 동상신호 제거비 자동 조절회로.
- 두 개의 입력단으로 각 각 입력되는 두 신호의 차를 증폭하여 출력하는 차동증폭기와, 상기 차동증폭기의 비반전 입력단에 병렬 연결되며, 상기 차동증폭기의 동상 입력저항을 조절하여 신호잡음을 제거하는 동상 입력저항 조절부와, 상기 두 개의 입력단에 각 각 소정 크기의 직류전압을 동시에 공급하고, 상기 차동증폭기의 출력단으로부터 피이드백되어 입력되는 전압의 크기를 검출하여 출력레벨을 조절하는 제어부를 구비하는 동상신호 제거비 자동 조절회로의 운용방법에 있어서,초기에 메인전원이 공급될 시 상기 제어부로부터 상기 두 개의 입력단에 소정 크기의 직류전압이 공급되는 과정과,상기 공급된 소정크기의 직류전압을 상기 차동증폭기의 두 입력단에서 각 각 인가받아 그 차를 증폭하여 소정의 크기로 출력하는 과정과,상기 차동증폭기로부터 출력된 소정 크기의 출력전압을 상기 제어부에서 피이드백 받아 그 출력레벨에 따라 상기 동상 입력저항 조절부의 저항값을 조절하여 상기 차동증폭기의 출력레벨을 조절하는 단계를 수행함을 특징으로 하는 동상신호 제거비 자동 조절회로의 운용방법.
- 두 개의 입력단으로 각 각 입력되는 두 신호의 차를 증폭하여 출력하는 차동증폭기와, 상기 차동증폭기의 비반전 입력단에 병렬 연결되며, 상기 차동증폭기의 동상 입력저항을 조절하여 신호잡음을 제거하는 동상 입력저항 조절부와, 상기 두 개의 입력단에 각 각 소정 크기의 직류전압을 동시에 공급하고, 상기 차동증폭기의 출력단으로부터 피이드백되어 입력되는 전압의 크기를 검출하여 출력레벨을 조절하는 제어부를 구비하는 동상신호 제거비 자동 조절회로의 운용방법에 있어서,시스템을 운용하던 중 시스템에 외부충격이 발생하여 사용자의 자동조절키 입력이 있을 시 이를 상기 제어부가 검출하여 상기 두 개의 입력단을 통해 입력중인 신호를 차단하고, 상기 두 개의 입력단에 소정 크기의 직류전압을 공급하는 과정과,상기 공급된 소정크기의 직류전압을 상기 차동증폭기의 두 입력단에서 각 각 인가받아 그 차를 증폭하여 소정의 크기로 출력하는 과정과,상기 차동증폭기로부터 출력된 소정 크기의 출력전압을 상기 제어부에서 피이드백 받고, 그 출력전압에 따라 상기 동상 입력저항 조절부의 저항값을 조절하여 상기 차동증폭기의 출력레벨을 조절하는 단계를 수행함을 특징으로 하는 동상신호 제거비 자동 조절회로의 운용방법.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960054723A KR0183290B1 (ko) | 1996-11-16 | 1996-11-16 | 동상신호 제거비 자동 조절회로 및 그 운용방법 |
US08/971,295 US6069533A (en) | 1996-11-16 | 1997-11-17 | Circuit and method for automatically adjusting common mode rejection ratio |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960054723A KR0183290B1 (ko) | 1996-11-16 | 1996-11-16 | 동상신호 제거비 자동 조절회로 및 그 운용방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR19980036203A KR19980036203A (ko) | 1998-08-05 |
KR0183290B1 true KR0183290B1 (ko) | 1999-04-15 |
Family
ID=19482175
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960054723A KR0183290B1 (ko) | 1996-11-16 | 1996-11-16 | 동상신호 제거비 자동 조절회로 및 그 운용방법 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6069533A (ko) |
KR (1) | KR0183290B1 (ko) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6407658B2 (en) * | 1999-05-14 | 2002-06-18 | Koninklijke Philips Electronics N.V. | Method and arrangement for filtering with common mode feedback for low power consumption |
US6380807B1 (en) * | 2000-11-22 | 2002-04-30 | Analog Devices, Inc. | Dynamic bridge system with common mode range extension |
US6854076B2 (en) * | 2001-04-03 | 2005-02-08 | Texas Instruments Incorporated | Method and apparatus for calibration of an electronic device |
GB2381971B (en) | 2001-11-08 | 2006-01-11 | Micron Technology Inc | Rail-to-rail CMOS comparator |
US7256785B1 (en) * | 2005-04-19 | 2007-08-14 | Adobe Systems Incorporated | Assigning subpath attributes in a drawing |
CN101064503B (zh) * | 2006-04-30 | 2010-05-12 | 中芯国际集成电路制造(上海)有限公司 | 宽输入共模电压比较器及低共模电压比较器 |
DE202007000891U1 (de) * | 2007-01-16 | 2008-05-21 | Ic-Haus Gmbh | Verstärker-Schaltungsanordnung mit integrierter Testschaltung |
EP2823118B1 (en) | 2012-03-09 | 2020-08-05 | Neology, Inc. | Tamper evident cargo container seal bolt lock |
US9264002B2 (en) * | 2014-02-19 | 2016-02-16 | Analog Devices Global | Apparatus and methods for improving common mode rejection ratio |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3581198A (en) * | 1969-01-08 | 1971-05-25 | Signetics Corp | Testing apparatus for electrical device where a stimulus is varied between two states |
-
1996
- 1996-11-16 KR KR1019960054723A patent/KR0183290B1/ko not_active IP Right Cessation
-
1997
- 1997-11-17 US US08/971,295 patent/US6069533A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US6069533A (en) | 2000-05-30 |
KR19980036203A (ko) | 1998-08-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1349273B1 (en) | Single-ended-to-differential converter with common-mode voltage control | |
KR0183290B1 (ko) | 동상신호 제거비 자동 조절회로 및 그 운용방법 | |
EP1292020B1 (en) | Amplifier circuit | |
KR100331369B1 (ko) | 오디오증폭기장치 | |
US10122337B2 (en) | Programmable gain amplifier | |
EP0846367B1 (en) | Bridge amplifier with feedback over the load | |
KR960030188A (ko) | 저입력신호 대역폭 압축기와 증폭기 제어회로 | |
KR100207317B1 (ko) | 영상 제어회로 | |
EP0793339B1 (en) | Electronic volume control circuit with controlled output characteristic | |
Austin | Current Feedback Amplifiers: Review, Stability Analysis, and Applications | |
JPS62132411A (ja) | 利得・オフセツト制御回路 | |
US5210502A (en) | Servo distortion trim for DBX VCA | |
KR820002308B1 (ko) | 제1 및 제2증폭소자를 포함하는 증폭기 | |
JPH11178100A (ja) | 電子バランス調整回路 | |
KR200146559Y1 (ko) | 오디오 입력신호의 레벨 보정회로. | |
JPH07312526A (ja) | フェーダ制御回路 | |
KR910006694Y1 (ko) | 음향기기의 마이크 혼합레벨 자동제어회로 | |
JPH0345927B2 (ko) | ||
JPS63314009A (ja) | 差動増幅回路 | |
SU1003198A1 (ru) | Устройство дл стабилизации тока магнитной электронной линзы | |
KR200334820Y1 (ko) | 오디오출력장치 | |
KR930004928B1 (ko) | 서라운드 신호 처리회로 | |
KR900005444Y1 (ko) | 마이크 믹싱레벨 자동조절회로 | |
KR100242234B1 (ko) | 서보메카니즘의 자동이득제어 장치 | |
JPH03104406A (ja) | 電力増幅回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20071129 Year of fee payment: 10 |
|
LAPS | Lapse due to unpaid annual fee |