CN101053087A - 具有无线接触的光电子器件 - Google Patents

具有无线接触的光电子器件 Download PDF

Info

Publication number
CN101053087A
CN101053087A CNA2005800331677A CN200580033167A CN101053087A CN 101053087 A CN101053087 A CN 101053087A CN A2005800331677 A CNA2005800331677 A CN A2005800331677A CN 200580033167 A CN200580033167 A CN 200580033167A CN 101053087 A CN101053087 A CN 101053087A
Authority
CN
China
Prior art keywords
layer
semiconductor chip
contact
electronic device
opto
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005800331677A
Other languages
English (en)
Other versions
CN100530714C (zh
Inventor
E·K·M·古恩瑟
J·E·索格
N·斯塔思
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of CN101053087A publication Critical patent/CN101053087A/zh
Application granted granted Critical
Publication of CN100530714C publication Critical patent/CN100530714C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82909—Post-treatment of the connector or the bonding area
    • H01L2224/82951—Forming additional members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

根据本发明的光电子器件包括半导体芯片(1)和载体(10)，它们配备有透明的电绝缘封装层(3)，其中封装层(3)具有用于露出接触面(6)和载体的接线区(8)的两个空隙(11、12)，并且导电层(14)从接触面(6)经由封装层(3)的部分区域通到载体(10)的电接线区(8)，以便将接触面(6)和电接线区(8)相互电连接。由半导体芯片(1)在主辐射方向(13)上所发射的辐射通过封装层(3)耦合输出，该封装层有利地包含用于转换所发射的辐射的波长的发光转换材料。

Description

具有无线接触的光电子器件
本专利申请要求德国专利申请102004047680.2和102004050371.0的优先权，其公开内容就此通过反引用予以采纳。
本发明涉及一种根据权利要求1的前序部分所述的光电子器件、一种根据权利要求12的前序部分所述的用于制造光电子器件的方法和一种根据权利要求25所述的照明装置。
例如像发光二极管(LED)的所述类型的光电子器件一般具有两个相对的接触面，其中第一接触面通常被安装在导电承载上，例如被安装在芯片外壳的配备有金属化层的区域上。
通常半导体芯片的相对的第二接触面的电接触很难形成，因为该第二接触面一般不与载体的所设置的第二接线区(Anschluβbereich)相邻。这种第二接触传统上采用接合线来制造。为在接合线与用于接触的芯片表面之间产生导电连接，芯片表面的区域被配备金属层、所谓的接合焊盘(Bondpad)。但该金属层的缺点是，所述金属层在光学上是不透明的并由此在芯片中所产生的光的一部分被吸收。然而降低接合焊盘的面积在技术上只能有限做到并提高了制造耗费。
为减少光电子器件的为辐射耦合输出所设置的表面的一部分的遮蔽问题，从JP 09283801 A中公知，使布置在半导体芯片的表面上的电极与由氧化铟锡(ITO)制成的导电透明层无线接触。在此，半导体芯片的侧面通过SiO2的绝缘层与导电透明层电绝缘。
从WO 98/12757中公知，将以常规方式与接合线接触的光电子半导体芯片嵌入包含发光转换材料的填料中，以便将由半导体芯片发射的辐射的至少一部分向更大的波长转换。通过这种方式，例如可以利用发射蓝或者紫外光的半导体芯片产生混合色光或者白光。
本发明所基于的任务在于，提供一种具有无线接触的改进的光电子器件，其中半导体芯片不受可能转换所发射的辐射的波长的环境影响且制造耗费较低。此外应该提供一种用于制造这种光电子器件的有利方法。
该任务通过按权利要求1所述的光电子器件和按权利要求12所述的方法以及通过按权利要求25所述的照明装置得以解决。本发明的有利扩展和改进为从属权利要求的主题。
在根据本发明的光电子器件中，所述光电子器件在主辐射方向上发射辐射，具有半导体芯片，所述半导体芯片具有第一主面、第一接触面和与第一主面相对的具有第二接触面的第二主面，以及具有载体，所述载体具有两个彼此电绝缘的接线区，其中半导体芯片用第一主面固定在载体上和第一接触面与第一接线区导电连接，半导体芯片和载体配备有透明的电绝缘封装层。在此，在主辐射方向上发射的辐射通过封装层被耦合输出。此外，导电层从第二接触面经由封装层的部分区域通到载体的第二电接线区，该导电层将第二接触面与第二接线区导电连接。
电绝缘的封装层在根据本发明的光电子器件中有利地满足多种功能。因为封装层是电绝缘的，所以它防止通过所施加的导电层产生短路。这例如是这种情况，即半导体芯片的pn结通过在半导体芯片的侧面上施加导电层而短路或者载体的两个接线区通过导电层而相互连接。此外，封装层保护半导体芯片不受环境影响，特别是防止污物和潮湿。
因为由光电子器件在主辐射方向上发射的辐射通过封装层被耦合输出，所以封装层有利地也可以包括发光转换材料，以便例如利用发射紫外或者蓝辐射的半导体芯片产生白光。例如像YAG:Ce(Y3Al5O12:Ce3+)的适用的发光转换材料由WO 98/12757公知，其内容为此通过反引用而被采纳。在发光转换的效率方面，如果封装层直接与半导体芯片的为辐射耦合输出所设置的表面邻接，则是特别有利的。
优选地，光电子器件包含由III-V化合物半导体材料、特别是由氮化合物半导体材料制成的发射辐射的半导体芯片。
封装层例如是塑料层。优选地，封装层是硅树脂层，因为硅树脂的特征在于特别是对UV光的高耐辐射性。
特别优选地，封装层是玻璃层。由玻璃制成的封装层的优点是，玻璃具有一般比在塑料情况下更好地与半导体芯片匹配的热膨胀系数。由此有利地减少可能导致封装层中的裂纹或者甚至导致封装层脱落的温度引起的机械应力。通过温度应力引起的导电层从封装层脱落同样得以避免。此外，玻璃的特征在于与塑料相比更低的吸潮性。此外，在由玻璃制成的封装层情况下对紫外辐射的耐抗性也非常高。
半导体芯片的第一主面可以同时是第一接触面，以及半导体芯片可以在该接触面固定在载体的第一接线区上。例如，半导体芯片的第一接触面可以是衬底的优选地具有金属化的背面，而至载体的第一接线区的电连接利用焊接连接或者导电粘合剂来实现。
但是可替代地也可能的是，不仅第一而且第二接触面均处于半导体芯片的第二主面上，并且两个接触面利用彼此绝缘的导电层与载体的两个接线区的分别一个连接。这在包含绝缘衬底(例如蓝宝石衬底(Saphirsubstrat))的半导体材料情况下是有利的。绝缘蓝宝石衬底例如经常基于氮化合物半导体的半导体芯片情况下被使用。
导电层例如是结构化的金属层。该金属层优选地如此被结构化，使得该金属层仅仅覆盖半导体芯片的第二主面的一小部分，以减少在金属层中对由光电子器件发射的辐射的吸收。金属层的结构化例如可以借助光刻法进行。
特别优选地，导电层是对所发射的辐射透明的层。这尤其对降低制造耗费有利，因为透明层不必从绝缘层的为辐射耦合输出所设置的区域去除并因此无需结构化。导电层例如可以包含透明的导电氧化物(TCO)，特别是氧化铟锡(ITO)。
如果期望光电子器件的无电位的(potentialfrei)表面，那么有利地将绝缘覆盖层、例如漆层施加在导电层上。
在用于制造光电子器件的本发明方法中，所述光电子器件在主辐射方向上发射辐射，具有半导体芯片，所述半导体芯片具有第一主面、第一接触面和与第一主面相对的具有第二接触面的第二主面，以及具有载体，所述载体具有两个彼此电绝缘的接线区，将半导体芯片利用第一主面安装在载体上，随后将透明的绝缘封装层施加在半导体芯片和载体上，在封装层中产生第一空隙用于至少部分地露出半导体芯片的第二接触面并在封装层中产生第二空隙用于至少部分地露出载体的第二接线区。随后施加导电层用于在半导体芯片的第二接触面与载体的第二接线区之间建立导电连接。
封装层优选地是塑料层。该封装层例如可以通过对塑料薄膜的层压、通过加印或者喷溅聚合溶液来施加。
在根据本发明的方法一种特别优选的方案中，首先在半导体芯片和载体上例如借助溶胶凝胶(Sol-Gel)方法通过蒸发或者通过离心涂布(Spincoating(旋涂))悬浮液来施加前驱层。通过第一温度处理随后去除前驱层的有机成分。这样产生的层随后利用第二温度处理进行压缩，以产生玻璃层形式的封装层。
封装层中的第一和第二空隙优选地通过以下方式制造，即封装层在这些区域内借助激光照射剥蚀。
导电层有利地利用PVD方法例如借助溅射施加并随后借助电沉积加厚。
代替地也可以利用印刷方法、特别是丝网印刷法施加导电层。此外，导电层也可以利用喷溅(Aufspnühen)或者离心涂布方法(Spincoating)产生。
根据本法明的光电子器件特别有利地适合于在照明装置、尤其是在例如像探照灯的大功率照明装置中使用。在此，光电子器件或者照明装置根据一种适用的实施形式具有多个半导体芯片。特别是光电子器件可以被用在机动车的前探照灯中或者作为光源被用在投影应用(例如图像和/或视频投影仪)中。
照明装置有利地具有至少一个光学元件。优选地为光电子器件的每个半导体芯片分配至少一个光学元件。光学元件用于形成具有尽可能高的照射强度和尽可能低的发散度的辐射锥体。
优选地为多个半导体芯片共同分配一个光学元件。与为每个半导体芯片分配一个自身的光学元件相比，这例如具有安装简单的优点。附加地或者可替代地，半导体芯片被分成至少两组，分别为其分配一个自身的光学元件。当然也可以为每个半导体芯片分配一个自身的光学元件。器件或者照明装置也可以具有唯一的半导体芯片，为该唯一的半导体芯片分配一个唯一的光学元件。
光学元件优选地以非成像的光学聚焦器方式构造，该光学聚焦器与聚焦器的通常使用相比被设置用于在相反的方向上透射。通过使用至少一个这种光学元件，可以有利地以有效的方式降低由光源发射的光的发散度。
在这种情况下，如果光学聚焦器的光入口以尽可能靠近半导体芯片的方式被定位，则是特别有利的，这利用所说明的无线接触能够有利地特别好地实现，因为所述无线接触与借助接合线的接触相比可以以特别低的高度来构造。有利地，从光学元件发射出光的立体角借助光学元件尽可能靠近半导体芯片来减小，其中辐射锥体的横断面仍是小的。这特别是在应当将尽可能高的辐射强度投射到尽可能小的面上的情况下是需要的，正如探照灯应用或者投影装置的情况中那样。
几何光学系统中的重要守恒量在此是Etendue、也就是光电导率。它是光源的面积与光源辐射的立体角的乘积。Etendue说明任意强度的光锥的扩展。Etendue的守恒此外的结果是，漫射辐射源(例如半导体芯片)的光不再聚焦，也就是在承受损耗的情况下不再能够偏转到具有更小的扩展的面上，因此在光束以尽可能小的横截面入射到光学元件内时是有利的。恰恰这可以通过所说明的接触以特别有利的方式实现。
在一种特别适用的实施形式中，光借助光学元件如此强地被准直、也就是光的发散度如此强地得以降低，使得光从光学元件以具有小于或者等于25°、优选地小于或者等于20°、特别优选地小于或者等于15°的张角的辐射锥体发射。
光学聚焦器有利地是CPC、CEC或者CHC类型的光学聚焦器，因此在这种情况下以及下文中是指这种光学聚焦器，其反射侧壁至少部分地和/或者至少最大程度地具有复合抛物面聚焦器(Compound Parabolic Concentrator，CPC)、复合椭圆聚焦器(Compound Elliptic Concentrator，CEC)和/或者复合双曲线聚焦器(Compound Hyperbolic Concentrator，CHC)的形式。
特别有利地，光学元件的反射面部分地或者完全地被构造为自由面，以便最佳地调整所期望的反射特性。在其基本形式方面，光学元件在此优选地类似于CPC、CEC或者CHC。
可替代地，聚焦器有利地具有侧壁，所述侧壁将辐射入口与辐射出口连接并如此构成，使得辐射入口与辐射出口之间在侧壁上走向的直接连接线基本上是直的。
光学元件有利地以介电聚焦器的方式构造并具有形式为具有适当折射率的介电材料的实体的基体，从而使耦合输入到光学元件内的光通过在实体的侧界面上的全反射向周围的介质反射。通过充分利用全反射可以最大程度地避免光反射时的吸收。
有利地，光学元件具有带透镜式凸起界面的辐射出口。由此可以在一定程度上降低光的发散度。
有利地，相邻的半导体芯片的一部分或者所有相邻的半导体芯片彼此间以尽可能小的间距布置。该间距优选地小于或者等于300μm，特别优选地小于或者等于100μm且大于或者等于0μm。这种措施对于取得尽可能高的辐射密度来说有利。同时在这样紧密布置的半导体芯片的情况下其借助接合线的电接触是没有优点的，而对于彼此紧密布置的芯片的电接触来说，所说明的无线接触是有利的。
下面借助实施例结合附图1至8对本发明进行详细说明。
图1示出通过根据本发明的光电子器件的第一实施例的横截面的示意图，
图2借助中间步骤示出根据本发明的方法的第一实施例的示意图，
图3示出在根据本发明的方法的第二实施例中施加封装层和/或者覆盖层的方案的示意图，
图4示出照明装置的第一实施例的示意透视图，
图5示出照明装置的第二实施例的示意透视图，
图6示出照明装置的第三实施例的示意透视图，
图7示出照明装置的第四实施例的一部分的的示意剖面图，以及
图8示出照明装置的第五实施例的一部分的示意剖面图。
相同的或者作用相同的元件在图中具有相同的附图标记。
在图1中所示的根据本发明的光电子器件的第一实施例包括载体10，在所述载体上施加有构成为第一接线区7和第二接线区8的两个接触金属化。半导体芯片1利用在该实施例中同时也是第一接触面4的第一主面2安装在第一接线区7上。例如通过焊接或者粘接实现半导体芯片1在第一接线区7上的安装。在半导体芯片1的与第一主面2相对的第二主面5上，半导体芯片1具有第二接触面6。
半导体芯片1和载体10配备有封装层3。封装层3优选地是塑料层。尤其可以是硅树脂层，因为硅树脂层的特征在于特别良好的耐辐射性。特别优选地，封装层3是玻璃层。
第二接触面6和第二接线区8通过经由封装层3的部分区域引导的导电层14相互连接。导电层14例如包含金属或者导电的透明氧化物(TCO)，例如氧化铟锡(ITO)、ZnO:Al或者SnO:Sb。
为获得无电位的表面，在导电层14上有利地施加例如漆层的绝缘覆盖层15。在透明的绝缘覆盖层15的情况下，该覆盖层有利地不必被结构化并因此可以整个面地施加在光电子器件上。有利地，接线区7、8的部分区域16、17从封装层3和覆盖层15露出，使得在该露出的部分区域16、17中可以安装用于对光电子器件供电的电接线。
通过封装层3保护半导体芯片1不受环境影响，特别是污物或者潮湿。封装层3此外起到导电层14的绝缘承载的作用，所述绝缘承载防止半导体芯片1的侧面和/或者载体的两个接线面7或者8短路。
此外，由半导体芯片1在主辐射方向13上发射的辐射也通过封装层3从光电子器件被耦合输出。这具有以下优点，即可以为封装层3添加发光转换材料，其中所发射的辐射的至少一部分的波长利用所述发光转换材料向更大的波长转移。特别是按照这种方式可以产生白光，其中由在蓝或者紫外光谱范围内发射的半导体芯片1所产生的辐射部分地被转换到互补的黄光谱范围内。为此优选地使用具有产生辐射的活性区的半导体芯片1，该活性区包含例如像GaN、AlGaN、InGaN或InGaAlN的氮化合物半导体材料。
下面借助图2A至2F示意根据示意性所示的中间步骤对本发明方法的实施例进行详细说明。
图2A示出载体10，在所述载体上例如通过金属化层的施加和结构化来构造两个彼此电绝缘的接线区7、8。
在图2B所示的中间步骤中，具有第一主面2和第二主面5的半导体芯片1利用在该实施例中同样为半导体芯片1的第二主面2的第一接触面4安装在载体10的第一接线区7上。例如借助焊接连接或者导电的粘合剂实现半导体芯片1在载体10上的安装。在第二主面5上，半导体芯片1具有第二接触面6，所述第二接触面例如由施加在第二主面5上并例如借助光刻法结构化的接触层或者接触层序列形成。
在图2C中示出一个中间步骤，其中在半导体芯片1和配备有接线区7、8的载体10上施加封装层3。优选地通过喷溅或者离心涂布(Spincoating)聚合溶液来施加封装层3。此外有利的还有印刷法、特别是丝网印刷用于施加封装层3。
在图2D所示的方法步骤中，在封装层3中产生露出第二接触面6的部分区域的第一空隙11和露出载体10第二接线区8的部分区域的第二空隙12。空隙11、12优选地利用激光处理产生。有利地也露出第一接线区7的部分区域16和第二接线区8的部分区域17，以便能够在光电子器件的载体10上安置电接线。
在图2E所示的中间步骤中，先前通过空隙11露出的第二接触面6通过导电层14与第二接线面8的先前通过空隙12露出的区域导电连接。
导电层14例如是金属层。例如这样施加该导电层，使得首先将例如厚度约100nm的比较薄的金属层整个面地施加在封装层3上。这例如可以通过蒸发或者溅射进行。随后将光刻胶层(未示出)施加在金属层上，在该光刻胶层上借助光刻技术在导电层14应该连接第二接触面6与第二接线区8的区域内产生空隙。
在光刻胶层中的空隙的该区域内，先前所施加的金属层通过电沉积被加厚。这有利地这样进行，即在电加厚的区域内的金属层明显厚于先前在整个面上所施加的金属层。例如，金属层的厚度在电加厚的区域内可达数个μm。随后去除光刻胶层并进行蚀刻工艺，利用该蚀刻工艺完全剥蚀未电加厚的区域内的金属层。在电加厚的区域内，金属层由于其更大的厚度而仅部分地被去除，从而该金属层作为导电层14保留在该区域内。
可代替地也可以将导电层14直接以结构化的形式施加在封装层3上。这例如可以利用印刷方法、特别是丝网印刷法进行。
有利地，在施加对所发射的辐射透明的导电层14的情况下，不需要结构化或者以结构化的方式施加导电层14。作为导电的透明层特别适用的是透明的导电氧化物(TCO)，优选地是氧化铟锡(ITO)，或者可代替地是导电的塑料层。导电的透明层优选地通过蒸发、加印、喷溅或者离心涂布(Spincoating)施加。
在图2F所示的中间步骤中，施加电绝缘的覆盖层15。绝缘覆盖层15优选地是塑料层，例如漆层。绝缘覆盖层15特别是覆盖导电层14，以产生无电位的表面。
下面借助图3A、3B和3C阐述施加装层3、也就是先前在图2C中所示的中间步骤的替代方案。
在此，在半导体芯片1和载体10上首先施加前驱层(Precursor-Schicht)9，该前驱层既包括有机也包括无机成分。
例如借助溶胶凝胶方法通过蒸发、溅射、喷溅或者通过对悬浮液的离心涂布(Spincoating)来施加前驱层。
通过在中性的N2大气中或者在低的O2分压下在优选地约为200℃至400℃的温度T1时约4h至8h的温度处理，前驱层9的有机成分如在图3B中通过箭头18所示的那样被去除。
如在图3C中示意所示，这样产生的层随后利用烧结工艺压缩，以产生封装层3。通过在优选约为300℃至500℃的温度T2时继续温度处理约4h至8h来进行烧结。取决于玻璃层的类型，烧结优选地在减少的或者氧化的大气下实施。
在图3A、3B和3C中所描述的方法步骤也可以以类似的方式用于制造由玻璃组成的覆盖层15。在这种情况下，所述方法步骤优选地第一次被实施以产生由玻璃组成的封装层3，并在施加导电层14之后被重复以沉积由玻璃制成的覆盖层15。
通过多次重复施加绝缘层和导电层还可以实现多层布线(Verschaltung)。这尤其对包括多个半导体芯片的LED模块有利。
在图4至8中示出了具有至少一个光电子器件的照明装置，所述照明装置分别具有至少一个光学元件19，其中为光电子器件的每个半导体芯片1分配光学元件。
其中在图6中在光源2上，半导体芯片上布置例如相互整体构造的多个光学元件19。而在图4中所示的光电子器件具有唯一的光学元件。该光学元件19以CPC类型被构造。
光电子器件的每个半导体芯片1例如被分配给唯一的光学元件19。光学元件朝向半导体芯片的辐射入口具有辐射入口孔，其侧例如≤1.5乘半导体芯片的相应水平边长，优选地≤1.25乘该边长。如果将这样小的辐射入口尽可能靠近半导体芯片地布置，那么可以有效地降低由半导体芯片所发射的辐射的分散度并产生具有高光密度的辐射锥体。
取代为每个半导体芯片分配唯一的自身的光学元件19，也可以为多个半导体芯片设置光学元件19，如例如在图5中所示的器件的光学元件19的情况那样。这种光学元件19也以CPC的类型被构造。光学元件19被设置例如用于六个半导体芯片1。
为获得尽可能高的效率，半导体芯片1应该互相尽可能靠近地布置。相邻的半导体芯片1的至少一部分彼此例如具有≤50μm的间距。特别优选地，这些半导体芯片彼此间基本上没有间距。
作为对CPC类型的聚焦器的替代，光学元件19例如具有从辐射入口到辐射出口直线走向的侧壁。在图6中示出这种光学元件19的例子。在这种光学元件19情况下，辐射出口优选地配备有球面或者非球面的透镜或以这种透镜的方式向外凸起。
与球面凸面相比，非球面凸面的优点是，非球面凸面例如随着光学元件19光轴的间距的加大而缩小。由此考虑到这种情况，即其分散度可通过光学元件19降低的辐射锥体不是点状的光辐射源，而是具有一定扩展的辐射源。
具有从辐射入口到辐射出口直走向的反射壁的这种光学元件与CPC型光学元件相比的优点是，利用其在同时明显降低光学元件19结构高度时能够可比较地降低辐射锥体的分散度。这种光学元件的另一个优点是，其直的侧面可以更加简单地借助例如像注塑或者压铸的喷涂法生成，而凸起侧面的构造如在CPC型聚焦器情况下比较困难。
该光学元件优选地是具有由介电材料制成的基体的介电聚焦器。但可替代地也可以使用具有用反射内壁限定相应空腔的基体的聚焦器。
如果光学元件19以介电聚焦器的方式构造，那么一般需要附加的固定装置，以便将光学元件19在半导体芯片上或者相对于其定位。
在图4和6中所示的光学元件具有支撑元件120，所述支撑元件在该光学元件或者多个光学元件19的辐射出口附近离开介电基体延伸并在一侧从其突出以及以与基体的有一间距的方式在辐射入口的方向上伸展。
支撑元件120例如可以包括柱状元件，在其上可以安置光学元件并因此可以相对于半导体芯片1定位。
作为对这种支撑元件120的替代，光学元件19也可以借助单独的固定装置被安装和定位。例如可以将所述光学元件插入单独的框架内。
在图4和6中所示的器件是具有模块承载20的光电子模块。在模块承载的上或者内构造电印制导线和对应的插头25，通过其可以借助相应的插头电连接模块。
在图7所示的器件情况下，光学元件19直接这样被施加在绝缘覆盖层15上，使得光学元件19的辐射入口与之邻接。覆盖层15在此起光学元件用的耦合材料的作用。可替代地，耦合材料也可以以附加层的方式被施加在半导体芯片1上。“耦合材料”例如应被理解为一种介电材料，该介电材料对于由半导体芯片1发射的辐射是透光的并具有优选地与半导体芯片1的半导体材料的折射率对应的折射率，从而菲涅耳(Fresnel)损耗和全反射在半导体芯片1与光学元件19之间的界面上明显降低。
菲涅耳损耗是由于在存在折射率突变的界面上的反射所引起的损耗。典型的例子是例如在电磁辐射射入光学元件或从光学元件射出时在空气与介电材料之间的折射率突变。
半导体芯片1因此借助耦合材料光耦合在光学元件19的介电基体上。耦合材料例如是一种透辐射的凝胶，其折射率或者与光学元件19的介电体的折射率或者与半导体芯片1的半导体材料的折射率匹配或者处于这两种材料的折射率之间。作为对凝胶的替代，例如也可以使用环氧树脂或者漆类材料。
耦合材料的折射率优选地处于光学元件19的介电体的折射率与半导体芯片1的半导体材料的折射率之间。重要的是折射率明显大于1。例如，耦合材料被用于其折射率大于1.3、优选地大于1.4的耦合介质。对此例如考虑硅树脂。但其他材料(例如液体)也可以作为耦合介质。水具有例如大于约1.3的折射率并原则上适合作为耦合介质。
在图8中所示的实施例情况下，在半导体芯片1与光学元件19之间存在间隙5，例如空气隙。可替代地也可以用其他气体填充间隙5并且同样可能的是在间隙5内存在真空。间隙导致由半导体芯片1所发射的辐射的高发散部分由于在界面上的反射以小于低发散部分的程度耦合输入到光学元件19中。这可能对于产生高度准直的辐射锥体以及在高分散部分可能产生干扰的应用中有利。对此的例子是投影应用。
在图7中所示的实施例情况下，光学元件的辐射入口到半导体芯片1的间距小于100μm，例如仅约为60μm。在图8中所示的实施例情况下，光学元件的辐射入口到半导体芯片的间距例如为180μm。
本发明不受根据实施例的说明的限制。确切地说，本发明包括每个新的特征以及特征的每种组合，这尤其包含权利要求中的特征的每种组合，即使该特征或者该组合本身并未明确地在权利要求或者实施例中予以说明。

Claims (31)

1.光电子器件，其在主辐射方向(13)上发射辐射，具有半导体芯片(1)，所述半导体芯片具有第一主面(2)、第一接触面(4)和与第一主面(2)相对的具有第二接触面(6)的第二主面(5)，以及具有载体(10)，所述载体具有两个彼此绝缘的电接线区(7、8)，其中半导体芯片(1)利用第一主面(2)固定在载体(10)上和第一接触面(4)与第一接线区(7)导电连接，其特征在于，
-半导体芯片(1)和载体(10)配备有透明的电绝缘封装层(3)，
-在主辐射方向(13)上所发射的辐射通过封装层(3)耦合输出，
-导电层(14)从第二接触面(6)经由封装层(3)的部分区域通到载体(10)的第二电接线区(8)，该导电层将第二接触面(6)与第二接线区(8)导电连接。
2.按权利要求1所述的光电子器件，其特征在于，封装区(3)包含发光转换材料。
3.按权利要求1或2所述的光电子器件，其特征在于，封装层(3)是塑料层。
4.按权利要求3所述的光电子器件，其特征在于，封装层(3)包含硅树脂。
5.按权利要求1或2所述的光电子器件，其特征在于，封装层(3)是玻璃层。
6.按前述权利要求之一所述的光电子器件，其特征在于，第一接触面(4)布置在半导体芯片的第一主面(2)上，其中半导体芯片(1)利用第一接触面(4)借助导电连接安装在第一接线区(7)上。
7.按权利要求1至5之一所述的光电子器件，其特征在于，第一接触面布置在半导体芯片(1)的第二主面(5)上，以及另一导电层从第一接触面经由封装层(3)的部分区域通到载体(10)的第一电接线区(7)，该另一导电层将第一接触面与第一接线区(7)导电连接。
8.按前述权利要求之一所述的光电子器件，其特征在于，导电层(14)是对所发射的辐射透明的层。
9.按权利要求8所述的光电子器件，其特征在于，导电层(14)包含透明的导电氧化物、优选地是氧化铟锡。
10.按权利要求1至7之一所述的光电子器件，其特征在于，导电层(14)是结构化的金属层。
11.按前述权利要求之一所述的光电子器件，其特征在于，绝缘覆盖层(15)施加在导电层(14)上。
12.按权利要求11所述的光电子器件，其特征在于，覆盖层(15)是玻璃层。
13.用于制造光电子器件的方法，所述光电子器件在主辐射方向(13)上发射辐射，具有半导体芯片(1)，所述半导体芯片具有第一主面(2)、第一接触面(4)和与第一主面(2)相对的具有第二接触面(6)的第二主面(5)，以及具有载体(10)，所述载体具有两个彼此电绝缘的接线区(7、8)，其特征在于方法步骤：
-将半导体芯片(1)利用第一主面(2)安装在载体(10)上，
-将透明的电绝缘封装层(3)施加在半导体芯片(1)和载体(10)上，
-在封装层(3)中产生第一空隙(11)用于至少部分地露出半导体芯片(1)的第二接触面(6)并在封装层(3)中产生第二空隙(12)用于至少部分地露出载体(10)的第二接线区(8)，
-施加导电层(14)，该导电层将半导体芯片的第二接触面(6)与载体(10)的第二接线区(8)导电连接。
14.按权利要求13所述的方法，其特征在于，封装层(3)是塑料层。
15.按权利要求13或14所述的方法，其特征在于，封装层(3)通过对薄膜层压、加印、喷溅或者离心涂布施加。
16.按权利要求13所述的方法，其特征在于，封装层(3)是玻璃层。
17.按权利要求16所述的方法，其特征在于，封装层(3)的施加包括以下方法步骤：
-施加包含无机和有机成分的前驱层(9)，
-第一温度处理，用于从前驱层(9)去除有机成分，
-第二温度处理，用于将前驱层(9)压缩到玻璃层(3)中。
18.按权利要求13至17之一所述的方法，其特征在于，封装层(3)中的第一空隙(11)和第二空隙(12)通过激光处理产生。
19.按权利要求13至18之一所述的方法，其特征在于，为制造导电层(14)利用PVD方法施加金属层并随后借助电沉积加厚。
20.按权利要求13至18之一所述的方法，其特征在于，导电层(14)利用印刷方法施加。
21.按权利要求13至18之一所述的方法，其特征在于，导电层(14)通过喷溅或者离心涂布施加。
22.按权利要求13至21之一所述的方法，其特征在于，电绝缘覆盖层(15)被施加在导电层(14)上。
23.按权利要求22所述的方法，其特征在于，覆盖层(15)是玻璃层。
24.按权利要求23所述的方法，其特征在于，覆盖层(15)的施加包括以下方法步骤：
-施加包含无机和有机成分的前驱层(9)，
-第一温度处理，用于从前驱层(9)去除有机成分，
-第二温度处理，用于将前驱层(15)压缩到玻璃层中。
25.照明装置，其包含按权利要求1至12之一所述的光电子器件。
26.按权利要求25所述的照明装置，其特征在于，照明装置为探照灯。
27.按权利要求26所述的照明装置，其特征在于，探照灯为机动车的前探照灯。
28.按权利要求25至27之一所述的照明装置，其特征在于，包含至少一个光学元件，该光学元件以非成像光学聚焦器方式被构造，与聚焦器的通常使用相比，该聚焦器被设置用于在相反的方向上透射。
29.按权利要求25至28之一所述的照明装置，其特征在于，包含多个半导体芯片并且相邻的半导体芯片的一部分或者所有相邻的半导体芯片彼此间具有小于或者等于300μm且大于或者等于0μm的间距。
30.按权利要求29所述的照明装置，其特征在于，相邻的半导体芯片的一部分或者所有相邻的半导体芯片具有小于或者等于100μm且大于或者等于0μm的间距。
31.按权利要求28至30之一所述的照明装置，其特征在于，光学元件的辐射入口到给其所分配的半导体芯片具有小于或者等于300μm、优选地小于或者等于200μm且大于0μm的间距。
CNB2005800331677A 2004-09-30 2005-09-13 具有无线接触的光电子器件 Expired - Fee Related CN100530714C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102004047680.2 2004-09-13
DE102004047680 2004-09-30
DE102004050371.0 2004-10-15

Publications (2)

Publication Number Publication Date
CN101053087A true CN101053087A (zh) 2007-10-10
CN100530714C CN100530714C (zh) 2009-08-19

Family

ID=38783546

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005800331677A Expired - Fee Related CN100530714C (zh) 2004-09-30 2005-09-13 具有无线接触的光电子器件

Country Status (1)

Country Link
CN (1) CN100530714C (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009097786A1 (zh) * 2008-01-31 2009-08-13 Jin, Peng 垂直结构的半导体芯片
CN102598327A (zh) * 2009-10-28 2012-07-18 欧司朗光电半导体有限公司 光电子器件和用于制造光电子器件的方法
CN103109383A (zh) * 2010-09-15 2013-05-15 欧司朗光电半导体有限公司 光电子器件和用于制造所述光电子器件的方法
CN105793980A (zh) * 2013-11-25 2016-07-20 欧司朗光电半导体有限公司 用于半导体芯片的壳体，壳体复合件，半导体器件和用于制造半导体器件的方法
CN107275235A (zh) * 2016-04-04 2017-10-20 英飞凌科技股份有限公司 包括介电层和包封剂的电子器件封装件
CN111430526A (zh) * 2016-03-14 2020-07-17 欧司朗光电半导体有限公司 半导体光源
CN114642086A (zh) * 2019-10-30 2022-06-17 罗伯特·博世有限公司 用于生产电子模块的方法和设备

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8410508B1 (en) * 2011-09-12 2013-04-02 SemiLEDs Optoelectronics Co., Ltd. Light emitting diode (LED) package having wavelength conversion member and wafer level fabrication method

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009097786A1 (zh) * 2008-01-31 2009-08-13 Jin, Peng 垂直结构的半导体芯片
CN102598327A (zh) * 2009-10-28 2012-07-18 欧司朗光电半导体有限公司 光电子器件和用于制造光电子器件的方法
US9419193B2 (en) 2009-10-28 2016-08-16 Osram Opto Semiconductors Gmbh Optoelectronic component and method for producing an opto-electronic component
CN102598327B (zh) * 2009-10-28 2016-10-19 欧司朗光电半导体有限公司 光电子器件和用于制造光电子器件的方法
CN103109383A (zh) * 2010-09-15 2013-05-15 欧司朗光电半导体有限公司 光电子器件和用于制造所述光电子器件的方法
CN105793980A (zh) * 2013-11-25 2016-07-20 欧司朗光电半导体有限公司 用于半导体芯片的壳体，壳体复合件，半导体器件和用于制造半导体器件的方法
CN105793980B (zh) * 2013-11-25 2018-06-15 欧司朗光电半导体有限公司 用于半导体芯片的壳体，壳体复合件，半导体器件和用于制造半导体器件的方法
CN111430526A (zh) * 2016-03-14 2020-07-17 欧司朗光电半导体有限公司 半导体光源
CN111430526B (zh) * 2016-03-14 2023-09-19 欧司朗光电半导体有限公司 半导体光源
CN107275235A (zh) * 2016-04-04 2017-10-20 英飞凌科技股份有限公司 包括介电层和包封剂的电子器件封装件
CN114642086A (zh) * 2019-10-30 2022-06-17 罗伯特·博世有限公司 用于生产电子模块的方法和设备
CN114642086B (zh) * 2019-10-30 2024-08-02 罗伯特·博世有限公司 用于生产电子模块的方法和设备

Also Published As

Publication number Publication date
CN100530714C (zh) 2009-08-19

Similar Documents

Publication Publication Date Title
KR101413503B1 (ko) 와이어 없는 방식으로 접촉되는 광전자 소자
US20200256526A1 (en) Light emitting device and vehicular lamp comprising same
CN100530714C (zh) 具有无线接触的光电子器件
US8814406B2 (en) Optoelectronic headlight, method for production of an optoelectronic headlight and a luminescence diode chip
TW578315B (en) Luminescence-diode
US8399267B2 (en) Methods for packaging light emitting devices and related microelectronic devices
CN108780829B (zh) 半导体器件
CN1754268A (zh) 照明模块及其制造方法
US20110121339A1 (en) Light-emitting diode module and manufacturing method thereof
CN101051665A (zh) 具有阳极化绝缘层的发光二极管封装及其制造方法
CN1684281A (zh) 发光器件及其制造方法和采用该器件的发光系统
US20090309106A1 (en) Light-emitting device module with a substrate and methods of forming it
CN103765585A (zh) 具有倒装芯片式安装的固态辐射传感器的固态辐射传感器装置及其相关联系统及方法
CN106887507B (zh) 发光装置及其制造方法
KR20130104975A (ko) 발광장치
US9065020B2 (en) Semiconductor lighting module package
US9583467B2 (en) Optoelectronic semiconductor component and method for producing said component
JP2018022859A (ja) 発光装置及びその製造方法
KR20120079084A (ko) 방사선 방출면 및 절연 층을 갖는 적어도 하나의 제 1 반도체 몸체를 포함하는 광전자 모듈 그리고 상기 광전자 모듈을 제조하기 위한 방법
JP2006013347A (ja) 発光ダイオード用封止樹脂及びそれを使用した発光ダイオード
US10253950B2 (en) Method for producing a multifunctional layer, electrophoresis substrate, converter plate and optoelectronic component
KR101264251B1 (ko) 다층 반사면을 갖는 방열 기판 및 이를 이용한 발광 다이오드 패키지
CN1802049A (zh) 发光装置及其制造方法
CN203192849U (zh) 发光模块用基板
TWI282184B (en) Optoelectronic component with a wireless contacting

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090819

Termination date: 20190913

CF01 Termination of patent right due to non-payment of annual fee