CN105793980A - 用于半导体芯片的壳体，壳体复合件，半导体器件和用于制造半导体器件的方法 - Google Patents
用于半导体芯片的壳体，壳体复合件，半导体器件和用于制造半导体器件的方法 Download PDFInfo
- Publication number
- CN105793980A CN105793980A CN201480064404.5A CN201480064404A CN105793980A CN 105793980 A CN105793980 A CN 105793980A CN 201480064404 A CN201480064404 A CN 201480064404A CN 105793980 A CN105793980 A CN 105793980A
- Authority
- CN
- China
- Prior art keywords
- housing
- semiconductor chip
- stationary plane
- installed surface
- front side
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 93
- 238000004519 manufacturing process Methods 0.000 title abstract description 17
- 239000002131 composite material Substances 0.000 title abstract description 10
- 230000005855 radiation Effects 0.000 claims description 29
- 238000000034 method Methods 0.000 claims description 8
- 230000005693 optoelectronics Effects 0.000 claims description 4
- 230000000007 visual effect Effects 0.000 claims description 4
- 238000009434 installation Methods 0.000 claims description 2
- 238000005215 recombination Methods 0.000 claims description 2
- 230000006798 recombination Effects 0.000 claims description 2
- 230000000284 resting effect Effects 0.000 abstract 1
- 238000005266 casting Methods 0.000 description 6
- 238000001514 detection method Methods 0.000 description 6
- 230000008878 coupling Effects 0.000 description 5
- 238000010168 coupling process Methods 0.000 description 5
- 238000005859 coupling reaction Methods 0.000 description 5
- 238000004806 packaging method and process Methods 0.000 description 4
- 238000000748 compression moulding Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000005538 encapsulation Methods 0.000 description 2
- 238000001746 injection moulding Methods 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000004512 die casting Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 238000000608 laser ablation Methods 0.000 description 1
- 239000000206 moulding compound Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000003595 spectral effect Effects 0.000 description 1
- 238000001721 transfer moulding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/483—Containers
- H01L33/486—Containers adapted for surface mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Led Device Packages (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Light Receiving Elements (AREA)
Abstract
提出一种用于半导体芯片的壳体(1)，所述壳体具有前侧(2)和与前侧相对置的后侧(3)，其中?前侧具有用于半导体芯片的固定面(21)；?后侧具有用于安装壳体的安装面(31)，其中安装面倾斜于固定面伸展；并且?后侧具有支承面(35)，所述支承面平行于固定面伸展。此外，提出一种具有多个这种壳体的壳体复合件、一种具有这种壳体的半导体器件、一种器件装置和一种用于制造半导体器件的方法。
Description
技术领域
本发明涉及一种用于半导体芯片的壳体、一种具有多个这种壳体的壳体复合件、一种半导体器件以及一种用于制造半导体器件的方法。
背景技术
可表面安装的半导体器件、例如发光二极管典型地主要垂直于器件的安装平面放射。此外，已知平行于安装平面放射的器件。所述构型也称为顶部观察器(Top-Looker)或侧向观察器(Side-Looker)。然而，不同的应用需要主要倾斜的放射。
发明内容
一个目的是，以简单且可靠的方式实现以预设的角进行的放射。所述目的还通过根据独立权利要求的壳体或方法来实现。设计方案和适合方案是从属权利要求的主题。
提出一种用于半导体芯片、尤其用于光电子半导体芯片的壳体。
根据壳体的至少一个实施方式，壳体具有前侧和与前侧相对置的后侧。尤其壳体的设置用于固定半导体芯片的侧视为前侧。后侧尤其设置用于将壳体例如固定在联接载体上。
壳体尤其设置为用于可表面安装的器件的壳体(surfaceMounteddevice，SMD)。
壳体例如具有成型体，例如塑料成型体。成型体例如借助于浇注法制造。
浇注法通常理解为，借助于该方法能够将模塑料根据预设的形状构成并且在需要的情况下能够随后硬化。尤其，该术语包括浇注、注射成型(injectionmolding)、压铸(transfermolding)和模压成型(compressionmolding)。
根据壳体的至少一个实施方式，前侧具有用于半导体芯片的固定面。固定面尤其是前侧的平坦的区域，半导体芯片能够借助于连接层，例如粘结层或焊料层固定在前侧上。除了机械连接以外，固定面也能够构成为用于与半导体芯片电连接。
根据壳体的至少一个实施方式，后侧具有用于安装壳体的安装面。在将壳体固定在联接载体上时，安装面朝向联接载体并且尤其平行于联接载体的主延伸平面伸展。安装面尤其倾斜于固定面伸展。也就是说，安装面既不垂直于也不平行于固定面伸展。
根据方法的至少一个实施方式，后侧具有支承面，所述支承面平行于固定面伸展。
在本申请的范围中，术语“平行”也包括在两个面或直线之间、例如在支承面和固定面之间的、具有与精确平行的设置方式小的偏差的相对的设置方式，例如以相对于彼此最高十度的角、尤其最高五度的角的设置方式。
支承面尤其构成为在将半导体芯片固定在壳体中期间壳体安置在其上的面。固定面和支承面在沿着固定面的法线的视界中优选至少局部地重叠。
在用于半导体芯片的壳体的至少一个实施方式中，壳体具有前侧和与前侧向对置的后侧，其中前侧具有用于半导体芯片的固定面。后侧具有用于安装壳体的安装面，其中安装面倾斜于固定面伸展。后侧具有支承面，所述支承面平行于固定面伸展。
固定在固定面上的且垂直于固定面放射的半导体芯片主要以倾斜于安装面伸展的角度穿过倾斜于安装面伸展的固定面放射。换言之，具有这种壳体和半导体芯片的半导体器件的主放射方向既不平行于也不垂直于安装面。尤其，主放射方向相对于安装面的法线的倾斜对应于在安装面和固定面之间的角。因此，主放射方向在制造壳体时能够以简单且可靠的方式通过在安装面和固定面之间的角度调来节。
相应情况类似地适用于设置用于探测辐射的半导体芯片。设置为用于探测辐射的半导体芯片的主探测方向尤其既不平行于也不垂直于安装面伸展。
此外，为了将半导体芯片固定在固定面上壳体能够在支承面上的后侧上例如安置在保持装置上，使得固定面平行于保持装置的朝向朝向壳体的前侧伸展。由此简化借助于键合线连接的半导体芯片的固定及其电接触和必要时借助于囊封料进行半导体芯片的随后的封装。
此外，这样实现倾斜的放射，而为此不需要设置在半导体芯片下游的、尤其除壳体之外设置的光学元件。由此能够降低在制造时的成本和耗费以及期间的空间需求。
根据壳体的至少一个实施方式，安装面以相对于固定面10°和80°之间的角度设置，其中包含边界值。例如所述角度为15°、30°、45°或60°。因此在制造壳体时已经能够经由调节所述角度来调节主放射方向相对于安装面的法线的倾斜度。
根据壳体的至少一个设施方式，安装面具有第一接触区域和与第一接触区域隔开的第二接触区域。第一接触区域和第二接触区域分别设置用于在外部电接触壳体。
在具有这种壳体的半导体器件中，第一接触区域和第二接触区域分别与半导体芯片的接触部连接，使得通过在第一接触区域和第二接触区域之间施加外部的电压能够将载流子从不同的侧注入半导体芯片的设置为用于产生辐射的有源区域中并且在那里复合以发射辐射。
第一接触区域和第二接触区域尤其位于共同的由安装面展开的平面中，使得固定面和第一接触区域围住的角与和第二接触区域围住的角相同。
根据壳体的至少一个实施方式，尤其穿过固定面的面重心伸展的、垂直于固定面的法线穿透支承面。尤其壳体沿着法线局部地通过安装面和支承面限界。换言之，安装面和支承面至少局部地相对置并且在沿着法线到壳体的视界中重叠。
根据壳体的至少一个实施方式，前侧具有与固定面隔开的且尤其平行于固定面伸展的键合线容纳面。键合线容纳面和固定面能够位于一个平面中或彼此错开地设置。键合线容纳面尤其构成为，使得为了电接触设置在壳体中的半导体芯片而能够将连接线路、如键合线从半导体芯片引导至键合线容纳面或反之亦然。
因此，键合线容纳面平行于支承面伸展。当壳体借助于支承面安置在保持装置上时，因此键合线容纳面也平行于保持装置的前侧伸展。由此简化键合线连接的建立。
根据壳体的至少一个实施方式，前侧具有用于容纳半导体芯片的腔室，其中固定面是腔室的底面。腔室的侧面尤其能够构成为对于在红外的、可见的和/或紫外的光谱范围中的辐射是反射的，例如以至少50％的反射率进行反射。
此外，腔室能够用于保护半导体芯片免受例如由于壳体的前侧的接触或碰撞引起的机械负荷。
根据壳体的至少一个实施方式，前侧具有平行于安装面伸展的容纳面。容纳面尤其设置用于容纳例如由封装件构成的壳体，壳体设置在所述封装件中。尽管固定面倾斜于安装面伸展，然而前侧具有平行于安装面伸展的且简化壳体容纳的子区域。
根据壳体的至少一个实施方式，后侧具有连接面，所述连接面将安装面与涂层(Auflage)连接。连接面尤其倾斜于安装面和/或倾斜于支承面伸展。具有这种取向的连接面的壳体能够简化地借助于浇注法制造。例如，连接面与安装面形成至少91°的内角。此外，连接面与支承面形成最高269°的内角。
在此，在壳体之内的角度相应地视为内角。
根据壳体的至少一个实施方式，第一接触区域借助于第一接触层形成。第一接触层例如从第一接触区域引导至壳体的前侧。尤其，第一接触层能够在壳体的侧面之上引导。壳体的在沿安装面伸展的横向方向上对壳体限界的面理解为壳体的侧面。
与此类似地，第二接触区域能够借助于第二接触层形成，其中第二接触层尤其能够经过壳体的侧面引导至前侧。
例如，在前侧上借助于第一接触层构成用于电接触半导体芯片的第一联接面。第一联接面能够与安装面重叠或设置在安装面的侧向。
多个这种壳体能够设置在壳体复合件中，其中相邻的壳体连续地构成。壳体复合件能够在将半导体芯片固定在壳体中之前或之后分割为各个壳体。例如，壳体复合件具有多个行状的区域，在这些区域中壳体并排地设置。各个行状的区域能够彼此平行地且尤其至少局部地彼此隔开地构成。
根据至少一个实施方式，半导体器件具有带有上文所描述的特征中的至少一个的壳体和尤其光电子半导体芯片，所述光电子半导体芯片固定在安装面上。半导体芯片的主放射方向或在辐射探测器的情况下的主探测方向垂直于固定面且倾斜于壳体的安装面伸展。
根据至少一个实施方式，器件装置具有至少一个上文所描述的半导体器件和联接载体，其中半导体器件在安装面一侧固定在联接载体上。例如，壳体的第一接触区域与联接载体的第一联接面导电地连接并且第二接触区域与联接载体的第二联接面导电地连接。
为了制造半导体器件，能够提供具有上文所描述的特征中的至少一个的壳体并且设置在保持装置上，使得壳体安置在支承面上。半导体芯片固定在固定面上。因此，在固定半导体芯片时，壳体不安置在壳体的安装面上，而是安置在支承面上。由此简化半导体芯片的固定。
附图说明
结合附图从实施例的下面的说明中得到其他特征、设计方案和适当方案。
附图示出：
图1A示出壳体的一个实施例的示意剖视图；
图1B示出具有半导体器件的器件装置的一个实施例的示意剖视图；
图2A示出用于制造壳体的中间步骤的一个实施例的示意剖视图；
图2B示出壳体复合件的一个实施例的示意俯视图；
图3A示出用于制造半导体器件的方法的中间步骤的示意剖视图；以及
图3B示出设置在封装件中的壳体的一个实施例。
相同的、同类的或起相同作用的元件在附图中设有相同的附图标记。
附图和在附图中示出的元件彼此间的大小关系不能够视为是合乎比例的。更确切地说，为了更好的可示性和/或为了更好的理解，能够夸大地示出各个元件和尤其层厚度。
具体实施方式
在图1A中示出壳体1的一个实施例的示意剖视图。在图1B中示出器件装置9，其中具有这种壳体1和半导体芯片8的半导体器件7设置在联接载体91上。
壳体具有带有固定面21的前侧2，所述固定面设置用于固定半导体芯片。在本实施例中，固定面示例地构成为腔室25的底面250。腔室设置用于容纳半导体芯片。
在与前侧相对置的后侧3上构成安装面31。安装面设置用于将壳体固定在联接载体上。
安装面31具有第一接触区域311和第二接触区域312。这些接触区域横向地彼此隔开并且设置为用于电接触壳体1。第一接触区域和第二接触区域在共同的平面中伸展。
后侧3还具有支承面35。支承面平行于固定面21伸展。由此，固定面21和支承面35倾斜于安装面31伸展。安装面和固定面所围成的角能够在大的范围中变化。优选地，角为10°和80°之间，其中包含边界值。
在本实施例中，支承面35设置在第一接触区域311和第二接触区域312之间。在沿着垂直于固定面21的法线210到壳体的视界中，固定面和支承面重叠。如在下文中所描述的那样，由此简化半导体芯片在壳体中的固定和壳体在联接载体上的安装。然而，只要支承面平行于固定面伸展，那么原则上也可考虑支承面的其他的设计方案。
沿横向方向，壳体1通过侧面4限界。邻接于第一接触区域311的侧面4的、通过箭头19示出的竖直扩展大于壳体在邻接于第二接触区域312的侧面的区域中的、通过箭头18示出的竖直扩展。在这两个高度之间的差越大，在安装面和固定面之间的角度能够越大。例如，壳体在朝向第一接触区域的侧上的高度为在第二接触区域312的区域中的高度的至少1、2倍。
第一接触区域311借助于第一接触层51形成。第一接触层51经过壳体的侧面4伸展至前侧2。在本实施例中，在固定面21上，第一接触层形成用于半导体芯片的第一联接面61。第一联接面的这种设计方案尤其适合于如下半导体芯片，其中接触部位于半导体芯片的朝向壳体的侧上。在两个接触部都设置在背离壳体的侧上的半导体芯片中，第一联接面也能够与固定面21隔开地构成。在此情况下，固定面也能够不具有第一接触层。
第二接触区域312借助于第二接触层52形成。第二接触层52经过壳体的侧面4伸展至前侧2并且在那形成第二联接面62。第二联接面设置在键合线容纳面22的区域中。键合线容纳面平行于固定面21伸展并且设置用于借助于键合线连接来电接触半导体芯片。如在图1B中示出，连接线路71、例如键合线连接从第二联接面62延伸至半导体芯片8。设置用于将具有两个接触部的半导体芯片固定在背离壳体的侧上的壳体，也能够与此不同地具有多于一个键合线容纳面，例如两个键合线容纳面22。键合线容纳面沿着固定面21的法线210与固定面错开地设置。因此，在壳体的最大竖直扩展小的情况下，实现主放射方向的相对强的倾斜。但是与此不同地，键合线容纳面22也位于具有固定面21的平面中。
替选地，第二联接面62和第一联接面61能够设置在固定面21上。这种设计方案尤其适合于具有在朝向壳体的后侧上的两个接触部的半导体芯片。在此情况下，能够弃用键合线容纳区域。
前侧2还具有平行于安装面31伸展的容纳面23。如在图3B中设置在封装件95中使得安装面安置在封装件中的壳体因此能够通过常规的容纳工具简单地且可靠地从封装件中取出所述壳体。尽管固定面是倾斜的，但是壳体在前侧上提供平行于安装面伸展的容纳面。对于壳体1的安装决定性的且彼此平行伸展的面通过线27说明。
后侧还具有连接面32，所述连接面在安装面31和支承面35之间伸展。
连接面优选倾斜于安装面31和/或倾斜于支承面35伸展。优选地，连接面与安装面围住至少91°的钝角并且与支承面35围住至少181°和最大269°的内角。壳体1的成型体15因此能够特别简单地通过浇注法制造。
在图2A中示出用于具有第一部件151和第二部件152的浇注模具的一个实施例。从在第一部件和第二部件之间的边界面153起观察，第一部件和第二部件分别成形为，使得凹部随着距边界面的间距增大而变细。由此，壳体能够简单地且可靠地从第一部件151和第二部件152中脱模。第一部件151确定前侧2的形状，第二部件152确定后侧3的形状。在本实施例中，边界面153伸展穿过第一棱边16，侧面4和第二接触区域312在所述第一棱边上彼此触碰并且穿过下述棱边，侧面4和容纳面23在该棱边处彼此触碰。
尤其注射成型适合于制造成型体15。然而也能够应用其他浇注法，尤其前面提到的浇注法中的一种。
这样制造的成型体15能够在下文中设有第一接触层51和第二接触层52。在此，术语第一接触层和第二接触层不意味着，这些层以彼此相随的步骤制造。更确切地说，这些层能够是在共同的制造步骤中制造的层中的子区域，其中将首先连续的层分割为第一接触层和第二接触层。为此例如能够应用激光烧蚀法。
壳体1也能够以壳体复合件的形式提供。壳体复合件10的一个实施例在图2B中以示意俯视图示出。其中，壳体1连续地在多个行状的区域11中并排地设置。在行状的区域11的横向于主延伸方向伸展的方向上，行状的区域11彼此隔开。在行状的区域的端部上，这些行状的区域经由连接片12彼此连接。在壳体1用半导体芯片8装配之前或之后能够分割这样提供的复合件。
为了制造半导体器件7，壳体1能够如在图3A中示出那样设置在保持装置97上，使得壳体1借助于支承面35安置在保持装置97的前侧970上。在本实施例中，保持装置97在前侧970上具有凹部971，壳体1伸入所述凹部中。
在壳体1如上支承在支承面35上时，固定面21和键合线容纳面22平行于保持装置97的前侧970地伸展，使得以与制造常规的可表面安装半导体器件类似地能够借助于键合进行导电连接的建立和半导体芯片的安置以及必要时能够进行用囊封料至少局部地填充腔室25封装半导体芯片。
对于半导体芯片的固定决定性的且彼此平行伸展的面在图1A中通过线26说明。
这样制造的半导体器件7在图1B中示出。箭头81在此说明在半导体器件7的运行中放射的辐射的变化。在半导体芯片8的有源区域85中产生的辐射的主放射方向80垂直于有源区域的主延伸平面伸展。有源区域的主延伸平面又平行于固定面21伸展，使得半导体器件7的主放射方向倾斜于安装面31进而倾斜于联接载体91伸展。主放射方向80相对于安装面31的法线310的角度进而相对于联接载体91的法线的角度在此对应于安装面31和固定面21之间的角进而能够在制造壳体1时已经以简单且可靠的方式调节。
半导体器件也能够设置为用于探测辐射。为此，有源区域能够设置用于探测辐射。例如，半导体芯片是光电二极管。上述实施方案在意义上是类似适用的，其中主探测方向是全等的，然而反平行于上述主放射方向伸展。
半导体器件7是可表面安装的半导体器件，其中第一接触区域311和第二接触区域312在将半导体器件安装在联接载体91上时与联接载体的第一联接面911或与第二联接面912导电地连接，例如借助于焊料或导电的粘结层连接。
本专利申请要求德国专利申请102013113009.7的优先权，其公开内容通过参引结合于此。
本发明不受根据实施例的说明限制。更确切地说，本发明包括每个新的特征以及特征的任意组合，这尤其包含在权利要求中的特征的任意组合，即使所述特征或所述组合本身并未在权利要求或实施例中给出时也如此。
Claims (16)
1.一种用于半导体芯片的壳体(1)，所述壳体具有前侧(2)和与所述前侧相对置的后侧(3)，其中
-所述前侧具有用于所述半导体芯片的固定面(21)；
-所述后侧具有用于安装所述壳体的安装面(31)，其中所述安装面倾斜于所述固定面伸展；并且
-所述后侧具有支承面(35)，所述支承面平行于所述固定面伸展。
2.根据权利要求1所述的壳体，
其中所述安装面以相对于所述固定面10°和80°之间的角度设置，其中包含边界值。
3.根据权利要求1或2所述的壳体，
其中所述安装面具有第一接触区域(311)和与所述第一接触区域隔开的第二接触区域(312)以与所述壳体电接触。
4.根据权利要求3所述的壳体，
其中所述支承面在所述壳体的俯视图中设置在所述第一接触区域和所述第二接触区域之间。
5.根据上述权利要求中任一项所述的壳体，
其中所述固定面和所述支承面在沿着所述固定面的法线(210)的视界中至少局部地重叠。
6.根据上述权利要求中任一项所述的壳体，
其中所述前侧具有与所述固定面隔开的且平行于所述固定面伸展的键合线容纳面(22)。
7.根据上述权利要求中任一项所述的壳体，
其中所述前侧具有用于容纳所述半导体芯片的腔室(25)，其中所述固定面是所述腔室的底面(250)。
8.根据上述权利要求中任一项所述的壳体，
其中所述前侧具有平行于所述安装面伸展的容纳面(23)。
9.根据上述权利要求中任一项所述的壳体，
其中所述后侧具有连接面(32)，所述连接面将所述安装面与所述支承面连接，并且其中所述连接面倾斜于所述安装面并且倾斜于所述支承面伸展。
10.根据上述权利要求中任一项所述的壳体，
其中所述第一接触区域借助于第一接触层(51)形成，所述第一接触层从所述第一接触面引导至所述壳体的所述前侧。
11.一种具有多个根据上述权利要求中任一项所述的壳体(1)的壳体复合件(10)，其中相邻的所述壳体连续地构成。
12.一种具有根据权利要求1至10中任一项所述的壳体(1)并且具有半导体芯片(8)的半导体器件(7)，所述半导体芯片固定在所述安装面上。
13.根据权利要求12所述的半导体器件，
其中所述半导体芯片是用于产生或接收辐射的光电子半导体芯片。
14.根据权利要求12或13所述的半导体器件，
其中所述半导体芯片的主放射方向(80)垂直于所述半导体芯片的所述固定面并且倾斜于所述安装面伸展。
15.一种具有根据权利要求13或14所述的至少一个半导体器件(7)并且具有联接载体(91)的器件装置(9)，其中所述半导体器件在所述安装面一侧固定在所述联接载体上。
16.一种用于制造半导体器件的方法，所述方法具有下述步骤：
a)提供根据权利要求1至10中任一项所述的壳体；
b)将所述壳体设置在保持装置(97)上，使得所述壳体安置在所述支承面上；以及
c)将半导体芯片固定在所述固定面上。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE102013113009.7A DE102013113009A1 (de) | 2013-11-25 | 2013-11-25 | Gehäuse für einen Halbleiterchip, Gehäuseverbund, Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements |
| DE102013113009.7 | 2013-11-25 | ||
| PCT/EP2014/074516 WO2015074951A1 (de) | 2013-11-25 | 2014-11-13 | Gehäuse für einen halbleiterchip, gehäuseverbund, halbleiterbauelement und verfahren zur herstellung eines halbleiterbauelements |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105793980A true CN105793980A (zh) | 2016-07-20 |
| CN105793980B CN105793980B (zh) | 2018-06-15 |
Family
ID=51894067
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201480064404.5A Active CN105793980B (zh) | 2013-11-25 | 2014-11-13 | 用于半导体芯片的壳体，壳体复合件，半导体器件和用于制造半导体器件的方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US9685593B2 (zh) |
| CN (1) | CN105793980B (zh) |
| DE (2) | DE102013113009A1 (zh) |
| WO (1) | WO2015074951A1 (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102017100165A1 (de) | 2017-01-05 | 2018-07-05 | Jabil Optics Germany GmbH | Lichtemittierende Anordnung und lichtemittierendes System |
| WO2020247187A1 (en) * | 2019-06-07 | 2020-12-10 | Carrier Corporation | Monitoring devices with surface mount technology |
| US11978838B2 (en) * | 2020-12-11 | 2024-05-07 | DOMINANT Opto Technologies Sdn Bhd. | Surface mountable light emitting diode package with inclined light emitting surface |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5866818A (en) * | 1995-11-30 | 1999-02-02 | Matsushita Electric Works, Ltd. | Acceleration sensor device |
| US6115261A (en) * | 1999-06-14 | 2000-09-05 | Honeywell Inc. | Wedge mount for integrated circuit sensors |
| CN1579024A (zh) * | 2001-10-31 | 2005-02-09 | 奥斯兰姆奥普托半导体有限责任公司 | 光电元件 |
| JP2006093359A (ja) * | 2004-09-22 | 2006-04-06 | Koha Co Ltd | 発光装置 |
| CN101053087A (zh) * | 2004-09-30 | 2007-10-10 | 奥斯兰姆奥普托半导体有限责任公司 | 具有无线接触的光电子器件 |
| US20090262516A1 (en) * | 2008-01-17 | 2009-10-22 | Intematix Corporation | Light emitting device with phosphor wavelength conversion |
| CN103022024A (zh) * | 2008-05-23 | 2013-04-03 | 克利公司 | 固态照明部件 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2530157A1 (de) | 1975-07-05 | 1977-02-03 | Bosch Gmbh Robert | Elektronisches steuergeraet |
| KR100492498B1 (ko) | 2001-05-21 | 2005-05-30 | 마츠시다 덴코 가부시키가이샤 | 프린트 배선판의 제조 방법 |
| US7495322B2 (en) | 2003-05-26 | 2009-02-24 | Panasonic Electric Works Co., Ltd. | Light-emitting device |
| AT500892B1 (de) * | 2004-09-01 | 2008-01-15 | Pollmann Austria Ohg | Lichtquellen-trageinheit |
| DE102004050371A1 (de) * | 2004-09-30 | 2006-04-13 | Osram Opto Semiconductors Gmbh | Optoelektronisches Bauelement mit einer drahtlosen Kontaktierung |
| WO2008099784A1 (ja) | 2007-02-15 | 2008-08-21 | Panasonic Electric Works Co., Ltd. | Ｌｅｄパッケージおよび立体回路部品の取付構造 |
| JP2012119403A (ja) * | 2010-11-30 | 2012-06-21 | Kyocera Corp | 半導体装置 |
| US8658961B2 (en) | 2011-08-05 | 2014-02-25 | True Light Corporation | Inputting module and submount thereof and manufacturing method of the submount |
-
2013
- 2013-11-25 DE DE102013113009.7A patent/DE102013113009A1/de not_active Withdrawn
-
2014
- 2014-11-13 WO PCT/EP2014/074516 patent/WO2015074951A1/de active Application Filing
- 2014-11-13 US US15/036,465 patent/US9685593B2/en active Active
- 2014-11-13 CN CN201480064404.5A patent/CN105793980B/zh active Active
- 2014-11-13 DE DE112014005358.9T patent/DE112014005358B4/de active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5866818A (en) * | 1995-11-30 | 1999-02-02 | Matsushita Electric Works, Ltd. | Acceleration sensor device |
| US6115261A (en) * | 1999-06-14 | 2000-09-05 | Honeywell Inc. | Wedge mount for integrated circuit sensors |
| CN1579024A (zh) * | 2001-10-31 | 2005-02-09 | 奥斯兰姆奥普托半导体有限责任公司 | 光电元件 |
| JP2006093359A (ja) * | 2004-09-22 | 2006-04-06 | Koha Co Ltd | 発光装置 |
| CN101053087A (zh) * | 2004-09-30 | 2007-10-10 | 奥斯兰姆奥普托半导体有限责任公司 | 具有无线接触的光电子器件 |
| US20090262516A1 (en) * | 2008-01-17 | 2009-10-22 | Intematix Corporation | Light emitting device with phosphor wavelength conversion |
| CN103022024A (zh) * | 2008-05-23 | 2013-04-03 | 克利公司 | 固态照明部件 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE102013113009A1 (de) | 2015-05-28 |
| US9685593B2 (en) | 2017-06-20 |
| DE112014005358A5 (de) | 2016-08-04 |
| US20160293804A1 (en) | 2016-10-06 |
| WO2015074951A1 (de) | 2015-05-28 |
| DE112014005358B4 (de) | 2021-08-05 |
| CN105793980B (zh) | 2018-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20090127638A1 (en) | Electrical device and method | |
| US20090108440A1 (en) | Semiconductor device | |
| CN105793980A (zh) | 用于半导体芯片的壳体，壳体复合件，半导体器件和用于制造半导体器件的方法 | |
| US10593564B2 (en) | Lid attach optimization to limit electronic package warpage | |
| US20150243823A1 (en) | Device having at least Two Wafers for Detecting Electromagnetic Radiation and Method for Producing said Device | |
| CN103918077A (zh) | 具有透镜系统的光电子模块 | |
| US10126530B2 (en) | Fabrication of optical elements and modules incorporating the same | |
| CN102893395A (zh) | 大区域柔性oled光源 | |
| US20170170086A1 (en) | Lid attach optimization to limit electronic package warpage | |
| WO2010000224A3 (de) | Verfahren zur herstellung einer vielzahl von optoelektronischen bauelementen | |
| CN104103614A (zh) | 晶片封装体及其制造方法 | |
| CN104823277A (zh) | 用于制造开关模块及所属的格栅模块的方法及所属的格栅模块和相应的电子的标准组件 | |
| KR20200003818A (ko) | 성형 프로세스에 기반한 반도체 패키징 방법 및 반도체 장치 | |
| US9397035B2 (en) | Integrated ingot for TSV substrates and method for making the same | |
| JP6639649B2 (ja) | 素子用の支持体、素子、および、支持体または素子の製造方法 | |
| CN109287131A (zh) | 光电模块组件和制造方法 | |
| US20160137488A1 (en) | Method and apparatus of making mems packages | |
| WO2013189932A3 (de) | Verfahren und herstellungsanlage zur herstellung eines photovoltaikmoduls sowie photovoltaikmodul | |
| KR20090000841U (ko) | 반도체 패키지의 몰딩 장치 | |
| CN103119806B (zh) | 壳体和用于制造壳体的方法 | |
| CN109547672A (zh) | 用于制造摄像机模块和摄像机模块组的方法 | |
| US9847230B2 (en) | Method and apparatus for using universal cavity wafer in wafer level packaging | |
| KR101474613B1 (ko) | 리드 프레임 및 이를 이용한 전력 모듈 패키지 | |
| US20170005032A1 (en) | Lead frame and stack package module including the same | |
| CN105409013B (zh) | 光电子装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant |