CN101052272A - 多层电路板 - Google Patents

多层电路板 Download PDF

Info

Publication number
CN101052272A
CN101052272A CN 200710101366 CN200710101366A CN101052272A CN 101052272 A CN101052272 A CN 101052272A CN 200710101366 CN200710101366 CN 200710101366 CN 200710101366 A CN200710101366 A CN 200710101366A CN 101052272 A CN101052272 A CN 101052272A
Authority
CN
China
Prior art keywords
circuit board
multilayer circuit
wall
metal layer
covers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN 200710101366
Other languages
English (en)
Other versions
CN100544545C (zh
Inventor
郑宏祥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Priority to CNB2007101013668A priority Critical patent/CN100544545C/zh
Publication of CN101052272A publication Critical patent/CN101052272A/zh
Application granted granted Critical
Publication of CN100544545C publication Critical patent/CN100544545C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

一种多层电路板包括复数根讯号线及复数个遮蔽墙。该遮蔽墙配置于该等讯号线之间。每一遮蔽墙包括一上表面、一下表面、一长条状沟槽、一第一金属层及一第二金属层。该下表面相对于该上表面。该长条状沟槽由该上表面朝向该下表面延伸。该第一金属层配置于该上表面上。该第二金属层配置于该长条状沟槽内,并电性连接该第一金属层。

Description

多层电路板
技术领域
本发明涉及一种多层电路板,特别是关于一种具有复数个接地遮蔽墙的多层电路板。
背景技术
随着数字电子产品小型化、高速化的市场需求,高速讯号电路板的设计日益受到重视。参考图1,以现有的4层电路板为例,该多层电路板10的第1层作为元件面信号层12、该电路板的第2层作为接地层(groundlayer)14、该电路板的第3层作为电源层16、以及该电路板的第4层作为焊接面信号层18。第1至4层均覆盖有介电层20,用以隔离各层。相较于该电源层16,该接地层14具有较佳的降低噪声的效果。因此,全部高速配线必须设于该元件面信号层12上。
然而,由于电子产品的操作频率及运算速度逐渐提升,因此上述高速讯号电路板的结构已渐渐无法满足需求。在设计更高速讯号电路板时,噪声干扰的控制越来越重要。参考图2A及图2B,另一种现有的高速讯号电路板30将保护线(guard trace),诸如接地遮蔽(ground shield)型式的接地线42环绕在高速讯号线32旁,用以抗噪声干扰。该接地线42还须设有镀通孔连接件(via connecting)44,用以连接至接地层34,这样可避免造成额外共振所引发的不良效应,从而避免降低讯号品质。
举例而言,参考图3,美国专利第5,372,872号,发明名称为“多层印刷电路板(Multilayer PrintedCircuit Board)”,揭示了一种多层印刷电路板50,其镀通孔(through hole)57穿过基板52以及预浸渍体54,并电性连接于一接地垫(grounding pad)58。该镀通孔57配置于格子状编织的交叉处或配置于格子状编织的网内。该格子状编织可作为讯号连接层(signalinterconnection layer)56的接地层,这样可降低噪声的干扰或串音(cross talk)的产生。
然而,上述现有的镀通孔均为圆形的镀通孔,其所形成的接地遮蔽体积为复数个分开的柱状体,无法完全有效遮蔽高速讯号线所产生的磁场或电场感应线。此外,上述现有的镀通孔所形成的接地遮蔽柱状体也可能产生电感,从而造成额外共振所引发的不良效应。
另外,现有镀通孔的孔径通常为100~200μm,而线宽通常为70~80μm,因此为了布置更多的镀通孔,往往会使保护线(也即接地线)变长。然而,该接地线过长可能造成共振而降低讯号传输的品质。
因此,有必要提供一种多层电路板,以解决现有技术存在的上述缺点。
发明内容
本发明的目的在于提供一种多层电路板,其具有复数个接地遮蔽墙,可有效阻挡电场的感应。
本发明的另一目的在于提供一种多层电路板,其具有复数个接地遮蔽墙,可抑制磁场感应的噪声。
为实现上述目的,本发明提供的一种多层电路板,包括复数根讯号线及复数个遮蔽墙。该遮蔽墙配置于该等讯号线之间。每一遮蔽墙包括一上表面、一下表面、一长条状沟槽、一第一金属层及一第二金属层。该下表面相对于该上表面。该长条状沟槽由该上表面朝向该下表面延伸。该第一金属层配置于该上表面上。该第二金属层配置于该长条状沟槽内,并电性连接于该第一金属层。
该长条状沟槽可以是贯穿沟槽或非贯穿沟槽。该遮蔽墙进一步包括一中间金属层,配置于该上表面与该下表面之间,其中该第二金属层将该第一金属层电性连接至该中间金属层。
与现有技术相比,本发明的遮蔽墙所形成的接地遮蔽体积为墙状体积,可改善现有技术所形成的接地遮蔽体积为复数个分开的柱状体,从而有效阻挡电场的感应。此外,本发明的遮蔽墙可改善现有镀通孔所形成的接地遮蔽柱状体,从而形成接地遮蔽墙状体积以降低产生电感,从而避免造成额外共振所引发的不良效应。另外,本发明的遮蔽墙的长条状沟槽可解决现有技术存在的接地线过长的这一问题,从而避免接地线过长所造成共振而降低讯号传输的品质。
除此之外,本发明由高导电及高导磁材料制成的遮蔽墙可抑制电场及磁场感应的噪声。
以下结合附图与实施例对本发明作进一步的说明。
附图说明
图1为现有的一种多层电路板的剖面示意图。
图2A为现有的另一种多层电路板的剖面示意图。
图2B为沿图2A的多层电路板的剖面线2b-2b所得的平面示意图。
图3为现有的又一种多层电路板的剖面示意图。
图4为本发明第一实施例的多层电路板的平面示意图。
图5为沿图4的多层电路板的剖面线5-5所得的剖面放大示意图。
图6为本发明第二实施例的多层电路板的平面示意图。
图7为沿图6的多层电路板的剖面线7-7所得的剖面放大示意图。
图8为本发明第四实施例的多层电路板的遮蔽墙的剖面示意图。
图9为本发明第五实施例的多层电路板的遮蔽墙的剖面示意图。
具体实施方式
有关本发明的详细说明及技术内容,现就结合附图说明如下:
图4显示了本发明第一实施例的多层电路板100。该多层电路板100包括复数根讯号线112,以及复数个遮蔽墙120,配置于该等讯号线112之间。该多层电路板100进一步包括复数层介电层114,用以隔离各层,并且覆盖该讯号线112及复数个遮蔽墙120。参考图5,每一遮蔽墙120,诸如接地遮蔽墙,包括一上表面122、一下表面124及一长条状沟槽126。该下表面124相对于该上表面122。该长条状沟槽126为一贯穿沟槽,并由该上表面122延伸至该下表面124,也即该长条状沟槽126的深度D1约等于该遮蔽墙120的高度H1。该长条状沟槽126的宽度W1可小于该遮蔽墙120的宽度W2。该长条状沟槽126的长度L1可约等于该遮蔽墙120的长度L2,如图4所示。该长条状沟槽126藉由雷射切割或机械加工而形成。
再参考图5,一第一金属层132配置于该上表面122上,并且一第三金属层136配置于该下表面124上。一第二金属层134配置于该长条状沟槽126内,用以将该第一金属层132电性连接于该第三金属层136。该遮蔽墙120可包括复数个导电接点138,诸如锡球(solder ball),其配置于该第三金属层136上,其中该导电接点138用以电性连接于另一外部电路板(图未示)或外部电子装置(图未示)。该第一、第二及第三金属层132、134及136可由铜制成。
该遮蔽墙120进一步包括一中间金属层142,配置于该上表面122与该下表面124之间,并电性连接于该第二金属层134。该中间金属层142可由铜制成。该第一金属层132可为接地遮蔽型式的接地线或电源遮蔽型式的电源线。相应于该第一金属层132,当该第一金属层132为接地遮蔽型式的接地线时,该中间金属层142可为接地层;以及当该第一金属层132为电源遮蔽型式的电源线时,该中间金属层142可为电源层。在本实施例的图示中,仅以示例方式揭示了该第一金属层为接地遮蔽型式的第一接地线以及该中间金属层为接地层。但是,本发明所属技术领域中的一般技术人员可轻易得知,在另一实施例中,也可将该第一金属层作为电源遮蔽型式的第一电源线以及将该中间金属层作为电源层。
本发明的遮蔽墙所形成的接地遮蔽体积为墙状体积,可改善现有技术中由于所形成的接地遮蔽体积为复数个分开的柱状体而存在的缺点,从而有效阻挡电场的感应。此外,本发明的遮蔽墙可改善现有镀通孔所形成的接地遮蔽柱状体,从而形成接地遮蔽墙状体积以降低产生电感,从而避免造成额外共振所引发的不良效应。再有,由于本发明的遮蔽墙被接地,因此也可提供良好的回流路径(return current path),以有效降低电感效应。另外,本发明的遮蔽墙的长条状沟槽可解决现有技术中存在的接地线过长的这一问题,从而避免接地线过长所造成共振而降低讯号传输的品质。
图6显示了本发明第二实施例的多层电路板200。该多层电路板200包括复数根讯号线212,以及复数个遮蔽墙220,配置于该等讯号线212之间。该多层电路板200进一步包括复数层介电层214,用以隔离各层,并且覆盖该讯号线212及复数个遮蔽墙220。参考图7,每一遮蔽墙220,诸如接地遮蔽墙,包括一上表面222、一下表面224及一长条状沟槽226。该下表面224相对于该上表面222。该长条状沟槽226为一非贯穿沟槽,并由该上表面222朝向该下表面224延伸,也即该长条状沟槽226的深度D2约小于该遮蔽墙220的高度H2。该长条状沟槽226的宽度W1可小于该遮蔽墙220的宽度W2。该长条状沟槽226的长度L1可约等于该遮蔽墙220的长度L2,如图6所示。该长条状沟槽226藉由雷射切割或机械加工而形成。
再参考图7,一第一金属层232配置于该上表面222上,并且一中间金属层242配置于该上表面222与该下表面224之间。一第二金属层234配置于该长条状沟槽226内,用以将该第一金属层232电性连接于该中间金属层242。该第一、第二金属层232、234及中间金属层242可由铜制成。该第一金属层232可为接地遮蔽型式的接地线或电源遮蔽型式的电源线。相应于该第一金属层232,当该第一金属层232为接地遮蔽型式的接地线时,该中间金属层242可为接地层;以及当该第一金属层232为电源遮蔽型式的电源线时,该中间金属层242可为电源层。在本实施例的图示中,仅以示例方式揭示了该第一金属层为接地遮蔽型式的第一接地线以及该中间金属层为接地层。但是,本发明所属技术领域中的一般技术人员可轻易得知,在另一实施例中,也可将该第一金属层作为电源遮蔽型式的第一电源线以及将该中间金属层作为电源层。
本发明的遮蔽墙所形成的接地遮蔽体积为墙状体积,可改善现有技术所形成的接地遮蔽体积为复数个分开的柱状体,从而有效阻挡电场的感应。此外,本发明的遮蔽墙可改善现有镀通孔所形成的接地遮蔽柱状体,从而形成接地遮蔽墙状体积以降低产生电感,从而避免造成额外共振所引发的不良效应。再有,由于本发明的遮蔽墙被接地,因此也可提供良好的回流路径(return current path),以有效降低电感效应。另外,本发明的遮蔽墙的长条状沟槽可解决现有技术存在的接地线过长的这一问题,从而避免接地线过长所造成共振而降低讯号传输的品质。
再参考图4、图5,或图6、图7,这些图也显示了本发明第三实施例的多层电路板。第三实施例的多层电路板基本上与第一实施例的多层电路板100或第二实施例的多层电路板200相同。由于结构相同,因此,为简洁起见,第三实施例的图示未重复画出。与第一及第二实施例的多层电路板100、200的遮蔽墙120、220的第二金属层134、234由高导电材料制成(诸如铜)所不同的是,第三实施例的多层电路板的遮蔽墙的第二金属层是由高导磁材料制成,该高导磁材料可选自铁(Fe)、钴(Co)、镍(Ni)、及其合金所构成的群组。
高磁通量(μr)的磁路可吸收较多的磁通量,所以对于低频的磁场源,高导磁材料相当适合用以承担屏蔽的任务。因此,本发明的具有高导磁材料的遮蔽墙可抑制磁场感应的噪声,并减少串音干扰。
图8显示了本发明第四实施例的多层电路板400。第四实施例的多层电路板400大体上类似于第一实施例的多层电路板100及第三实施例的多层电路板,其中类似的元件标示了类似的符号。两者不同之处在于第四实施例的多层电路板400的遮蔽墙420进一步包括了一第四金属层435,其配置于该第二金属层434上。在本实施例中,该长条状沟槽426的宽度W1可介于约70μm与约80μm之间,该第二金属层434的厚度介于约4μm与约10μm之间,该第四金属层435的厚度介于约4μm与约10μm之间。该遮蔽墙420的第二金属层434可由高导电材料制成(诸如铜),而该第四金属层435可由高导磁材料制成,该高导磁材料可选自铁(Fe)、钴(Co)、镍(Ni)、及其合金所构成的群组。或者,该遮蔽墙420的第二金属层434也可由高导磁材料制成,该高导磁材料可选自铁(Fe)、钴(Co)、镍(Ni)、及其合金所构成的群组,而该第四金属层435也可由高导电材料制成(诸如铜)。
因此,第四实施例的多层电路板400可同时具有第一实施例的多层电路板100及第三实施例的多层电路板的功效,从而使本发明的具有高导电及高导磁材料的遮蔽墙可抑制电场及磁场感应的噪声。
图9显示了本发明第五实施例的多层电路板500。第五实施例的多层电路板500大体上类似于第二实施例的多层电路板200及第三实施例的多层电路板,其中类似的元件标示了类似的符号。两者不同之处在于第五实施例的多层电路板500的遮蔽墙520进一步包括了一第四金属层535,其配置于该第二金属层534上。在本实施例中,该长条状沟槽526的宽度W1可介于约70μm与约80μm之间,该第二金属层534的厚度介于约4μm与约10μm之间,该第四金属层535的厚度介于约4μm与约10μm之间。该遮蔽墙520的第二金属层534可由高导电材料制成(诸如铜),而该第四金属层535可由高导磁材料制成,该高导磁材料可选自铁(Fe)、钴(Co)、镍(Ni)、及其合金所构成的群组。或者,该遮蔽墙520的第二金属层534也可由高导磁材料制成,该高导磁材料可选自铁(Fe)、钴(Co)、镍(Ni)、及其合金所构成的群组,而该第四金属层535也可由高导电材料制成(诸如铜)。
因此,第五实施例的多层电路板500可同时具有第二实施例的多层电路板200及第三实施例的多层电路板的功效,从而使本发明的具有高导电及高导磁材料的遮蔽墙可抑制电场及磁场感应的噪声。
与现有技术相比,本发明本发明的遮蔽墙所形成的接地遮蔽体积为墙状体积,可改善现有技术所形成的接地遮蔽体积为复数个分开的柱状体,从而有效阻挡电场的感应。此外,本发明的遮蔽墙可改善现有镀通孔所形成的接地遮蔽柱状体,从而形成接地遮蔽墙状体积以降低产生电感,从而避免造成额外共振所引发的不良效应。再有,由于本发明的遮蔽墙被接地,因此也可提供良好的回流路径(return current path),以有效降低电感效应。另外,本发明的遮蔽墙的长条状沟槽可解决现有技术存在的接地线过长的这一问题,从而避免接地线过长所造成共振而降低讯号传输的品质。同时,本发明的具有高导电及高导磁材料的遮蔽墙可抑制电场及磁场感应的噪声。

Claims (14)

1、一种多层电路板,包括复数根讯号线,其特征在于:
所述多层电路板进一步包括复数个遮蔽墙,配置于所述等讯号线之间,其中每一遮蔽墙包括:
一上表面;
一下表面,相对于所述上表面;
一长条状沟槽,由所述上表面朝向所述下表面延伸;
一第一金属层,配置于所述上表面上;以及
一第二金属层,配置于所述长条状沟槽内,并与所述第一金属层电性连接。
2、如权利要求1所述的多层电路板,其特征在于:所述长条状沟槽为一贯穿沟槽,并由所述上表面延伸至所述下表面;所述长条状沟槽的深度等于所述遮蔽墙的高度。
3、如权利要求2所述的多层电路板,其特征在于:所述遮蔽墙进一步包括一第三金属层,配置于所述下表面上,其中所述第二金属层将所述第一金属层电性连接至所述第三金属层。
4、如权利要求3所述的多层电路板,其特征在于:所述遮蔽墙进一步包括复数个导电接点,配置于所述第三金属层上。
5、如权利要求1所述的多层电路板,其特征在于:所述长条状沟槽为一非贯穿沟槽,其深度小于所述遮蔽墙的高度。
6、如权利要求1所述的多层电路板,其特征在于:所述遮蔽墙进一步包括一中间金属层,配置于所述上表面与所述下表面之间,其中所述第二金属层将所述第一金属层电性连接至所述中间金属层。
7、如权利要求6所述的多层电路板,其特征在于:所述第一金属层为接地遮蔽或电源遮蔽的其中之一者。
8、如权利要求7所述的多层电路板,其特征在于:当所述第一金属层为接地遮蔽型式的接地线时,所述中间金属层为接地层;当所述第一金属层为电源遮蔽型式的电源线时,所述中间金属层为电源层。
9、如权利要求1所述的多层电路板,其特征在于:所述长条状沟槽的长度等于所述遮蔽墙的长度,宽度小于所述遮蔽墙的宽度。
10、如权利要求1所述的多层电路板,其特征在于:所述长条状沟槽藉由雷射切割或机械加工而形成。
11、如权利要求1所述的多层电路板,其特征在于:所述第二金属层由导电材料或导磁材料制成。
12、如权利要求11所述的多层电路板,其特征在于:所述遮蔽墙,进一步包括:
一第四金属层,配置于所述第二金属层上。
13、如权利要求12所述的多层电路板,其特征在于:所述第四金属层由导磁材料制成。
14、如权利要求13所述的多层电路板,其特征在于:所述导磁材料选自铁(Fe)、钴(Co)、镍(Ni)、及其合金所构成的群组。
CNB2007101013668A 2007-04-19 2007-04-19 多层电路板 Active CN100544545C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2007101013668A CN100544545C (zh) 2007-04-19 2007-04-19 多层电路板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2007101013668A CN100544545C (zh) 2007-04-19 2007-04-19 多层电路板

Publications (2)

Publication Number Publication Date
CN101052272A true CN101052272A (zh) 2007-10-10
CN100544545C CN100544545C (zh) 2009-09-23

Family

ID=38783410

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2007101013668A Active CN100544545C (zh) 2007-04-19 2007-04-19 多层电路板

Country Status (1)

Country Link
CN (1) CN100544545C (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102696156A (zh) * 2009-11-06 2012-09-26 莫列斯公司 多层电路元件及其组件

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102696156A (zh) * 2009-11-06 2012-09-26 莫列斯公司 多层电路元件及其组件
US9345128B2 (en) 2009-11-06 2016-05-17 Molex, Llc Multi-layer circuit member and assembly therefor

Also Published As

Publication number Publication date
CN100544545C (zh) 2009-09-23

Similar Documents

Publication Publication Date Title
US7977582B2 (en) Flexible multilayer printed circuit assembly with reduced EMI emissions
CN105379030B (zh) 基于高数据速率印刷电路板的通信插头和包括这样的插头的跳接线
EP1110277B1 (de) Leiterplattenanordnung mit mehrpoligem steckverbinder
TWI322651B (en) Multi-layer circuit board having ground shielding wall for rejecting electromagnetic noise
US20080173476A1 (en) Embedded waveguide and embedded electromagnetic shielding
JP2007165483A (ja) 多層プリント回路板
CN203040005U (zh) 印制电路板
US12028966B2 (en) Printed circuit board including on-board integrated enclosure for electromagnetic compatibility shielding
CN104638463A (zh) 高速板对板电子连接器及多层电路板组件
CN101048033A (zh) 印刷电路板
CN1933150A (zh) 半导体ic内设模块
CN105657962A (zh) 一种多层pcb电路板
CN1780524A (zh) 多层印刷电路板
CN1299388C (zh) 集成滤波器结构
US8227699B2 (en) Printed circuit board
CN207995488U (zh) 电路板、显示面板及显示装置
CN101052272A (zh) 多层电路板
CN1551713A (zh) 多层电路板和多层电路板的电磁屏蔽方法
CN102740583A (zh) 电路板
CN201657491U (zh) 线路板
CN2682776Y (zh) 电路基板干扰源的电磁波抑制及屏蔽结构
CN114025465B (zh) 一种带隔离结构的pcb板
CN1929714A (zh) 降低电磁干扰的屏蔽装置
JPH08250891A (ja) ノイズ対策部品及びその実装方法
KR100573494B1 (ko) 동축 라인이 내장된 인쇄 회로 기판 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant