CN101047162A - 半导体器件及使用它的存储卡 - Google Patents

半导体器件及使用它的存储卡 Download PDF

Info

Publication number
CN101047162A
CN101047162A CNA2007100913132A CN200710091313A CN101047162A CN 101047162 A CN101047162 A CN 101047162A CN A2007100913132 A CNA2007100913132 A CN A2007100913132A CN 200710091313 A CN200710091313 A CN 200710091313A CN 101047162 A CN101047162 A CN 101047162A
Authority
CN
China
Prior art keywords
interarea
distance
substrate
semiconductor device
limit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007100913132A
Other languages
English (en)
Other versions
CN100552937C (zh
Inventor
冈田隆
冈田清和
小野昭纪
西山拓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japanese Businessman Panjaya Co ltd
Kioxia Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN101047162A publication Critical patent/CN101047162A/zh
Application granted granted Critical
Publication of CN100552937C publication Critical patent/CN100552937C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

一种半导体器件，在电路基板的第1主面设有外部连接端子，在第2主面安装有半导体元件。在电路基板的第1主面中除外部连接端子的形成区域之外的区域设有第1布线网。在电路基板的第2主面设有第2布线网。布线网形成为距具有包括曲线部的缺口部、缩颈部等的边的距离远于距其他边的距离。

Description

半导体器件及使用它的存储卡
对相关申请的交叉引用
本发明以在2006年3月31日提出申请的第2006-098271号日本专利申请、和在2006年10月11日提出申请的第2006-277884号日本专利申请为基础并对其主张优先权，并且该原专利申请的全部内容通过引用被包含于此。
技术领域
本发明涉及一种半导体器件及使用它的存储卡。
背景技术
内置NAND型闪存等的半导体存储卡的小型化和大容量化正在被快速推进。例如，SDTM存储卡的卡尺寸具有通常的SDTM卡尺寸、迷你SDTM卡尺寸、微型SDTM卡尺寸三种类型，对于微型SDTM卡也要求大容量化。正在研究在实现已小型化的存储卡的大容量化的基础上，例如不将内置存储器元件、控制器元件等半导体元件的半导体器件收纳在像基础卡(basecard)那样的壳体中，而利用其自身构成存储卡，并且部分实现了实用化。
在制造小型存储卡时，首先，作为电路基板准备将多个存储卡的形成区域配置成矩阵状的电路基板框架。在电路基板框架的各个卡形成区域通过电镀等形成外部连接端子后，在背面侧安装半导体元件。然后，将半导体元件和电路基板电连接后，以一并封装安装在多个卡形成区域的半导体元件的方式，在电路基板框架的背面模制成型密封树脂。
根据卡形成区域将电路基板框架和密封树脂一起切割，由此一并制造多个存储卡。在存储卡的外周设有表示向卡槽上进行安装时的卡的前后和正反方向的缺口部、缩颈部等(例如参照日本专利特开2005-339496号公报)。在将半导体器件收纳于壳体中构成的存储卡中，缺口部、缩颈部等形成于壳体上。在利用半导体器件单体构成的无壳体存储卡中，需要在半导体器件自身上形成缺口部、缩颈部等。
在切割电路基板框架时，通常适用快速的刀切割加工。由于缺口部、缩颈部等具有包括曲线部分的复杂形状，所以在研究适用激光加工、水射流加工。但是，这些加工方法与刀切割加工相比，具有切割速度慢的难点。如果将激光加工、水射流加工等适用于整个外形的切割，则不能避免电路基板框架的切割工序的加工效率的低下。
另外，曲线部分与直线部分相比需要进行低速切割，使得加工效率进一步降低。对曲线部分的加工比较有效的激光加工、水射流加工等中，激光加工的切割效率高于水射流加工，但是在低速切割时由于冷却效率降低，切割部分的发热的影响成为问题。由于切割时的发热的影响，产生布线间绝缘性的降低，和因构成电路基板的抗蚀剂、芯体部件等的碳化造成的短路等，还存在容易导致半导体元件的特性劣化的问题。
发明内容
本发明的方式涉及的半导体器件，其特征在于，具备：基板，其具有第1主面和与所述第1主面相反侧的第2主面，而且具有设于外形的至少一边的曲线部；半导体元件，其被安装在所述基板的所述第1主面和所述第2主面中至少一方；布线网，其被设于所述基板的所述第1主面和所述第2主面中至少一方，距具有所述曲线部的边的距离远于距其他边的距离。
本发明的其他方式涉及的半导体器件，其特征在于，具备：基板，其具有第1主面和与所述第1主面相反侧的第2主面，而且具有设于外形的至少一边的曲线部；外部连接端子，其被形成于所述基板的所述第1主面上；第1布线网，其被设于所述基板的所述第1主面中除所述外部连接端子的形成区域之外的区域，距具有所述曲线部的边的距离远于距其他边的距离；第2布线网，其被设于所述基板的所述第2主面上，距具有所述曲线部的边的距离远于距其他边的距离；半导体元件，其被安装在所述基板的所述第2主面上。
本发明的方式涉及的存储卡，其特征在于，具备：基板，其具有第1主面和与所述第1主面相反侧的第2主面，而且具有设于外形的至少一边的曲线部；外部连接端子，其被形成于所述基板的所述第1主面上；第1布线网，其被设于所述基板的所述第1主面中除所述外部连接端子的形成区域之外的区域，距具有所述曲线部的边的距离远于距其他边的距离；绝缘层，其以覆盖所述第1布线网的方式被形成于所述基板的所述第1主面上，；第2布线网，其被设于所述基板的所述第2主面上，距具有所述曲线部的边的距离远于距其他边的距离；半导体元件，其被安装在所述基板的所述第2主面上；密封树脂层，其以密封所述半导体元件的方式被形成于所述基板的所述第2主面上。
附图说明
图1是表示本发明的实施方式的半导体器件的结构的剖面图。
图2是图1所示半导体器件的俯视图。
图3是图1所示半导体器件的底视图。
图4是表示设于构成图1所示半导体器件的电路基板的第2主面侧的第2布线网的一例的图。
图5是表示设于构成图1所示半导体器件的电路基板的第2主面侧的第2布线网的其他示例的图。
图6是表示构成图1所示半导体器件的电路基板的其他示例的图。
图7A、图7B和图7C是表示图1所示半导体器件的制造工序的图。
图8A、图8B是表示图1所示半导体器件的制造工序的电路基板框架的切割工序的俯视图。
图9A、图9B是表示图1所示半导体器件的制造工序的电路基板框架的其他切割工序的俯视图。
具体实施方式
以下参照附图说明用于实施本发明的方式。图1、图2和图3是表示基于本发明的实施方式的半导体器件的结构的图，图1是半导体器件的剖面图，图2是其俯视图(上表面的图)，图3是其底视图。这些附图所示的半导体器件1用于构成存储卡，能够只利用半导体器件1作为例如微型SDTM规格的存储卡(微型SDTM卡)来使用。半导体器件1具有兼作端子形成基板和元件安装基板的电路基板2。
电路基板2例如在绝缘性树脂基板的内部、表面等设置布线网，具体地讲，可以适用使用了玻璃-环氧树脂、BT树脂(粘胶丝马来酰亚胺·三嗪树脂)等的印刷电路基板。电路基板2具有作为端子形成面的第1主面和作为元件安装面的第2主面2b。电路基板2具有大致矩形状的外形。一方短边3A相当于将存储卡插入卡槽时的前端部侧。另一方短边3B相当于存储卡的后方部侧。
在电路基板2的一方长边4A设有缺口部5、缩颈部6等，用于表示存储卡的前后和正反方向。缺口部5以使短边3A的宽度小于短边3B的宽度的方式将短边3A和长边4A的角部及从此处连续的长边4A的一部分切去而形成。缩颈部6是大致梯形状地切去长边4A的一部分使其缩颈而成。缺口部5、缩颈部6等除了使电路基板2的外形成为复杂的形状外，它们自身的形状也具有包括曲线部分的复杂形状。
电路基板2的长边4A具有缺口部5、缩颈部6等，作为它们的形状的一部分具有曲线部。另外，电路基板2的各个角部7形成为曲线状(R形状)。在此分开说明缺口部5和缩颈部6，但也可以将它们统称为将构成电路基板2的外形的边的一部分切去的部分。半导体器件1在使用具有这种缺口部分的电路基板2的情况下有效。进一步，半导体器件1在使用具有曲线状的角部7的电路基板2的情况下有效。
在电路基板2的第1主面2a形成有作为存储卡的输入输出端子的外部连接端子8。另外，在电路基板2的第1主面2a中除了外部连接端子8的形成区域之外的区域设有第1布线网9。第1布线网9被使用了绝缘性粘接膜、粘接带等的绝缘层10覆盖着，并由此实现绝缘。第1布线网9形成为距设有缺口部5、缩颈部6等的长边4A的距离L11远于距其他边的距离。
即，第1布线网9形成为距设有缺口部5、缩颈部6等的长边4A的距离L11大于距短边3B的距离L12、距长边4B的距离L13等(L11＞L12、L11＞L13)。另外，用于和距长边4A的距离L11比较的距离为距靠近第1布线网9的短边3B和长边4B的距离L12、L13，但距隔有外部连接端子8的形成区域的短边3A的距离除外。
另外，关于第1布线网9距被赋予了R形状的电路基板2的角部7的距离，与距具有缺口部5、缩颈部6等的长边4A的距离L11一样，远于距其他边的距离(例如L12、L13)。这样，第1布线网9形成为距具有基于缺口部5、缩颈部6等的曲线部的长边4A的距离L11、以及距电路基板2的曲线状的角部(具有R形状的角部)7的距离，远于距其他边3B、4B的距离(例如L12、L13)。
在电路基板2的第2主面2b设有具有引线接合时的连接焊盘等的第2布线网11。图4表示第2布线网11的结构示例。第2布线网11与第1布线网9相同，其形成为距具有缺口部5、缩颈部6等的长边4A的距离L21远于距其他边的距离、即距短边3A、短边3B和长边4B的距离。
第2布线网11具有通过电镀形成外部连接端子8时的电镀导线12。电镀导线12朝向除了具有缺口部5、缩颈部6等的长边4A之外的其他边、例如短边3B、长边4B等引出。在图4中，电镀导线12被引出到短边3B、长边4B等，所以从短边3B和长边4B到第2布线网11的距离为零。因此，第2布线网11形成为距长边4A的距离L21远于距短边3A的距离L22和距长边4B的距离(实质上为零)。
另外，关于第2布线网11距被赋予了R形状的电路基板2的角部7的距离，与距具有缺口部5、缩颈部6等的长边4A的距离L21相同，形成为远于距其他边的距离(例如L22)。这样，第2布线网11形成为距具有基于缺口部5、缩颈部6等的曲线部的长边4A的距离L21、以及距电路基板2的曲线状的角部(具有R形状的角部)7的距离，远于距其他边3A、3B、4B的距离。
第2布线网11被引出到短边3B、长边4B等。对此，在具有缺口部5、缩颈部6等的长边4A和第2布线网11之间设有未形成布线的区域(非布线区域X)。非布线区域X也设在曲线状的角部7和第2布线网11之间。非布线区域X如后面所述，对应适用激光加工进行外形加工的部分而设置。即，在电路基板2的适用激光加工进行外形加工的部分(长边4A和各个角部7)与第2布线网11之间设定有非布线区域X。第1布线网9也相同。
电镀导线12在对电路基板2实施电镀处理形成外部连接端子8等后，如图5所示，也可以通过蚀刻处理等去除位于短边3B、长边4B等附近的部分。此时，电镀导线12与其他布线相同，位于从构成电路基板2的外形的各个边(短边3B、长边4B等等)仅离开规定距离的位置。在这种情况下，第2布线网11形成为距长边4A的距离L21远于距短边3A、短边3B、长边4B等的各个距离。
另外，在使第1和第2布线网9、11距长边4A和角部7的距离远于距其他边3A、3B和4B的距离的基础上，在第1和第2布线网11与长边4A和角部7之间设置虚设布线也有效。图6表示设于电路基板2的第2主面2b的虚设布线20的一例。在电路基板2的第2主面2b上，在具有基于缺口部5、缩颈部6等的曲线部的长边4A和曲线状的角部7与第2布线网11之间设有虚设布线20。
虚设布线20不具有作为电气布线的作用，而用于防止因激光加工时的发热形成的不良(基板材料的碳化等)波及影响到第2布线网11。虚设布线20相对第2布线网11独立存在。在激光加工长边4A和角部7时，即使加工部位的基板材料碳化，该碳化状态也通过虚设布线20被阻止。因此，能够更加可靠地抑制基板材料的碳化给第2布线网11带来不良影响。虚设布线20同样可以形成于电路基板2的第1主面2a上。虚设布线20也可以配置在各种激光加工部位和布线网之间，该情况时也能抑制对布线网的不良影响。
在电路基板2的第2主面2b安装有第1和第2半导体元件13、14。第1半导体元件13是NAND型闪存等半导体存储器元件。半导体存储器元件13通过省略图示的粘接剂层粘接在电路基板2的第2主面2b上。半导体存储器元件13的安装数量不限于1个，也可以是两个或两个以上。第2半导体元件14例如是控制器元件。控制器元件14被层叠在半导体存储器元件13上，并通过省略图示的粘接剂层粘接在其上。
半导体存储器元件13、控制器元件14等的各个电极焊盘(未图示)，分别通过接合线15、16与设于第2布线网11的连接焊盘电连接。第2布线网11通过电路基板2的省略图示的内部布线(通孔等)与外部连接端子8和第1布线网9电连接。在安装有半导体存储器元件13、控制器元件14等的电路基板2的第2主面2b上，模制成型有环氧树脂等的密封树脂层17。半导体存储器元件13、控制器元件14等被密封树脂层17密封着。
通过利用密封树脂层17一体密封安装在电路基板2的第2主面2b上的半导体存储器元件13、控制器元件14等，构成半导体器件(存储卡)1。密封树脂层17如后面具体叙述的那样，相对多个电路基板2一并模制成型。密封树脂层17与电路基板2一起被切割。在密封树脂层17形成有形状与电路基板2相同的缺口部5、缩颈部6等。密封树脂层17的各个角部也一样，被赋予了与电路基板2的角部7相同的曲线形状(R形状)。
在密封树脂层17的前端侧(短边3A侧)设有将密封树脂层17和电路基板2的一部分倾斜切削形成的倾斜部18，以便容易插拔存储卡。倾斜部18设于存储卡的正面侧(电路基板2的第1主面2a侧)。在密封树脂层17的后方侧(短边3B侧)设有使密封树脂部分鼓起形成的把手部19。把手部19设于存储卡的背面侧(电路基板2的第2主面2b侧)。
该实施方式的半导体器件1不使用像基础卡那样的半导体器件的收纳壳体，而利用其单体构成存储卡(例如微型SDTM卡)。半导体器件1是绝缘层10和密封树脂层17露出于外部的无壳体存储卡。因此，在半导体器件1自身设有表示存储卡的前后和正反方向等的缺口部5、缩颈部6等。缺口部5、缩颈部6等在将密封树脂层17模制成型于电路基板2的第2主面2b侧后，通过将电路基板2和密封树脂层17一起切割而形成。
缺口部5、缩颈部6等的一部分由曲线构成，难以利用刀切割加工。因此，缺口部5、缩颈部6等例如适用激光加工进行切割加工。激光加工也可以适用于具有缺口部5、缩颈部6等的整个长边4A的加工。此时，相比直线部分，曲线部分需要低速切割。因此，激光加工时的冷却效率降低，担心切割部分的发热影响。
在该实施方式的半导体器件1中，使从具有缺口部5、缩颈部6等曲线部的边(此处为长边4A)到第1和第2布线网9、11的距离远于距其他边的距离。因此，可以抑制激光加工时的发热给布线网9、11和半导体元件13、14带来的不良影响。具体地讲，可以抑制因激光加工时的基板材料碳化造成的布线网9、11的绝缘性降低、短路等、及因激光加工时的发热造成的半导体元件13、14的特性劣化。关于其他边，使距布线网9、11的距离充分近，所以能够确保布线区域。
关于曲线状的角部7也与距长边4A的距离L11、L21相同，使距第1和第2布线网9、11的距离充分远。因此，可以抑制激光加工角部7时的发热影响。为了以良好的再现性抑制激光加工时的发热影响，优选使从将要激光加工的边(激光加工部位)到布线网9、11的距离大于等于0.5mm。即，优选非布线区域X的形状的宽度大于等于0.5mm。在该实施方式中，分别使从长边4A和角部7到第1和第2布线网9、11的距离大于等于0.5mm。
第2布线网11具有电镀导线12。电镀导线12需要延伸至电路基板2的边。在该实施方式中，电镀导线12朝向除了具有缺口部5、缩颈部6等的长边4A之外的其他边(短边3B、长边4B等)引出。因此，激光加工时的发热不会给电镀导线12带来不良影响。如后面所述，具有直线形状的短边3A、3B和长边4B通过刀切割进行切割加工，所以在加工时不会受到发热影响。
进一步，在具有基于缺口部5、缩颈部6等的曲线部的边(长边4A)和曲线状的角部7与第1和第2布线网9、11之间设置虚设布线20，由此能够更加可靠地抑制激光加工时的发热给布线网9、11带来影响。虚设布线20对防止布线网9、11的绝缘性因由于激光加工时的发热造成的基板材料碳化而降低和短路等比较有效。
根据该实施方式的半导体器件1，可以抑制布线网9、11内的布线间的绝缘性因通过激光加工来加工曲线部分时的发热影响而降低、或产生短路。另外，半导体元件13、14安装在第2布线网11内的部件安装区域，所以与第2布线网11一样担心受到发热影响。在该实施方式中，通过使第2布线网11充分远离激光切割部，可以抑制半导体元件13、14因发热造成的特性劣化。因此，可以提高半导体器件1及使用它们的存储卡的制造成品率和可靠性。
另外，该实施方式的半导体器件1对利用自身单体构成的无壳体存储卡有效，但未必一定要将使用了像基础卡那样的壳体的存储卡除外。在将半导体器件收纳在壳体中构成存储卡时，伴随卡的小型化和高密度化，有时在半导体器件上形成缺口部分和曲线部。在这种情况下，实施方式的半导体器件1也能够适用。
下面，说明上述半导体器件1的制造工序。首先，如图7A所示，准备具有多个器件形成区域(存储卡形成区域)21的电路基板框架22。多个器件形成区域21分别对应于电路基板2。在电路基板框架22的各个器件形成区域21、21...适用电镀形成外部连接端子8。此时，根据需要也通过电镀形成连接焊盘等。外部连接端子8形成于电路基板框架22的第1主面22a侧。
然后，如图7B所示，在电路基板框架22的第2主面22b侧安装半导体存储器元件13。半导体存储器元件13分别安装在各个器件形成区域21、21...上。对半导体存储器元件13实施引线接合，使半导体存储器元件13的电极与器件形成区域21(各个电路基板2)的布线网通过接合线15电连接。另外，在半导体存储器元件13上安装控制器元件14后，使控制器元件14的电极与器件形成区域21(各个电路基板2)的布线网通过接合线16电连接。
然后，如图7C所示，在电路基板框架22的第2主面22b侧模制成型密封树脂23。在模制成型步骤，利用传输模制工艺等模制成型一并覆盖电路基板框架22的第2主面22b的密封树脂23，以便一并密封安装在各个器件形成区域21上的半导体存储器元件13、控制器元件14等。把手部19在模制成型密封树脂23时，通过使密封树脂23的一部分鼓起而同时形成。
把电路基板框架22输送到切割工序，将电路基板框架22与密封树脂23一起切割。由此，制造具有单体化的电路基板2的半导体器件1。在电路基板框架22的切割工序中，首先如图8A所示，直线切割器件形成区域21的外周。直线部的切割适用切割速度较快的刀切割。符号24表示刀切割的切割线。电路基板2的短边3A、3B和长边4B除了各个角部7外，只实施刀切割加工。因此，即使距布线网9、11的距离较短，也不需要考虑发热影响。
然后，如图8B所示，通过激光加工进行切割加工形成缺口部5、缩颈部6等，并且将各个角部7加工成R形状。如前面所述，在通过激光加工来加工曲线部时担心发热影响，但是，此处使从长边4A和各个角部7到布线网9、11的距离充分远，所以能够抑制因切割时的发热影响造成的布线间的绝缘性降低、短路等。通过适用虚设布线，可以更加可靠地抑制布线间的绝缘性降低、短路等。另外，可以抑制安装在第2布线网11的元件安装区域的半导体元件13、14的特性劣化。
刀切割加工与激光加工的顺序也可以相反。即，如图9A所示，激光加工器件形成区域21中具有缺口部5、缩颈部6等的长边4A和各个角部7。图中的实线部分表示激光加工的切割部位。在加工长边4A时，激光加工也可以只适用于形成缺口部5、缩颈部6等，但通过激光加工包括它们在内的整个长边4A，加工效率提高。长边4A包括两端的角部7在内进行激光加工。然后，如图9B所示，刀切割器件形成区域21的短边3A、3B和长边4B，制造半导体器件1。
根据该实施方式的半导体器件1的制造工序，直线部的切割适用切割速度较快的刀切割，只有包括曲线部的缺口部5、缩颈部6等及角部7的加工适用激光加工。因此，与通过激光加工切割电路基板2的整个外周时相比，可以提高切割工序的加工效率。此外，关于长边4A和角部7，使距布线网9、11的距离充分远，所以能够抑制布线间的绝缘性降低、短路等、及半导体元件13、14的特性劣化。因此，能够以高效率及良好的成品率制造可靠性良好的半导体器件1。
另外，本发明的半导体器件不限于上述实施方式，也可以适用于在构成电路基板的外形的至少一边设置曲线部的各种半导体器件。本发明不限于存储卡用的半导体器件。并且，本发明的半导体器件和存储卡的具体结构只要能够满足本发明的基本结构，则可以进行各种变形。另外，实施方式可以在本发明的技术构思范围内扩展或变更，扩展、变更的实施方式也包含于本发明的技术构思范围内。

Claims (20)

1.一种半导体器件，其特征在于，具备：
基板，其具有第1主面和与所述第1主面相反侧的第2主面，而且具有设于外形的至少一边的曲线部；
半导体元件，其被安装在所述基板的所述第1主面和所述第2主面中至少一方；和
布线网，其被设于所述基板的所述第1主面和所述第2主面中至少一方，距具有所述曲线部的边的距离远于距其他边的距离。
2.根据权利要求1所述的半导体器件，其特征在于，所述布线网形成为从所述基板的具有所述曲线部的边离开大于等于0.5mm。
3.根据权利要求1所述的半导体器件，其特征在于，所述基板具有设于具有所述曲线部的边的缺口部分。
4.根据权利要求1所述的半导体器件，其特征在于，所述基板具有曲线状的角部，而且所述布线网距所述角部的距离远于距所述其他边的距离。
5.根据权利要求1所述的半导体器件，其特征在于，所述基板具有设于具有所述曲线部的边和所述布线网之间的虚设布线。
6.根据权利要求1所述的半导体器件，其特征在于，所述布线网具有电镀导线，而且所述电镀导线朝向所述基板的所述其他边引出。
7.一种半导体器件，其特征在于，具备：
基板，其具有第1主面和与所述第1主面相反侧的第2主面，而且具有设于外形的至少一边的曲线部；
外部连接端子，其被形成于所述基板的所述第1主面上；
第1布线网，其被设于所述基板的所述第1主面中除所述外部连接端子的形成区域之外的区域，距具有所述曲线部的边的距离远于距其他边的距离；
第2布线网，其被设于所述基板的所述第2主面上，距具有所述曲线部的边的距离远于距其他边的距离；和
半导体元件，其被安装在所述基板的所述第2主面上。
8.根据权利要求7所述的半导体器件，其特征在于，所述第1和第2布线网形成为从所述基板的具有所述曲线部的边离开大于等于0.5mm。
9.根据权利要求7所述的半导体器件，其特征在于，所述基板具有设于具有所述曲线部的边的缺口部分。
10.根据权利要求7所述的半导体器件，其特征在于，所述基板具有曲线状的角部，而且所述第1和第2布线网距所述角部的距离远于距所述其他边的距离。
11.根据权利要求7所述的半导体器件，其特征在于，所述基板具有设于具有所述曲线部的边与所述第1和第2布线网的至少一方之间的虚设布线。
12.根据权利要求7所述的半导体器件，其特征在于，所述第1和第2布线网的至少一方具有电镀导线，而且所述电镀导线朝向所述基板的所述其他边引出。
13.一种存储卡，其特征在于，具备：
基板，其具有第1主面和与所述第1主面相反侧的第2主面，而且具有设于外形的至少一边的曲线部；
外部连接端子，其被形成于所述基板的所述第1主面上；
第1布线网，其被设于所述基板的第1主面中除所述外部连接端子的形成区域之外的区域，距具有所述曲线部的边的距离远于距其他边的距离；
绝缘层，其以覆盖所述第1布线网的方式被形成于所述基板的所述第1主面上，；
第2布线网，其被设于所述基板的所述第2主面上，距具有所述曲线部的边的距离远于距其他边的距离；
半导体元件，其被安装在所述基板的所述第2主面上；
密封树脂层，其以密封所述半导体元件的方式被形成于所述基板的所述第2主面上。
14.根据权利要求13所述的存储卡，其特征在于，还具有安装在所述基板的所述第2主面上的控制器元件。
15.根据权利要求13所述的存储卡，其特征在于，所述第1和第2布线网形成为从所述基板的具有所述曲线部的边离开大于等于0.5mm。
16.根据权利要求13所述的存储卡，其特征在于，所述基板具有设于具有所述曲线部的边的缺口部分。
17.根据权利要求13所述的存储卡，其特征在于，所述基板具有曲线状的角部，而且所述第1和第2布线网距所述角部的距离远于距所述其他边的距离。
18.根据权利要求13所述的存储卡，其特征在于，所述基板具有设于具有所述曲线部的边与所述第1和第2布线网的至少一方之间的虚设布线。
19.根据权利要求13所述的存储卡，其特征在于，所述第1和第2布线网的至少一方具有电镀导线，而且所述电镀导线朝向所述基板的所述其他边引出。
20.根据权利要求13所述的存储卡，其特征在于，所述绝缘层和所述密封树脂层露出于外部。
CNB2007100913132A 2006-03-31 2007-03-29 半导体器件及使用它的存储卡 Active CN100552937C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006098271 2006-03-31
JP098271/2006 2006-03-31
JP277884/2006 2006-10-11

Publications (2)

Publication Number Publication Date
CN101047162A true CN101047162A (zh) 2007-10-03
CN100552937C CN100552937C (zh) 2009-10-21

Family

ID=38771573

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2007100913132A Active CN100552937C (zh) 2006-03-31 2007-03-29 半导体器件及使用它的存储卡

Country Status (1)

Country Link
CN (1) CN100552937C (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102386162A (zh) * 2010-08-31 2012-03-21 株式会社东芝 半导体存储卡及其制造方法
CN102543909A (zh) * 2012-03-01 2012-07-04 日月光半导体制造股份有限公司 不规则形状的封装结构及其制造方法
CN103945642A (zh) * 2009-08-28 2014-07-23 日东电工株式会社 布线电路基板及其制造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103945642A (zh) * 2009-08-28 2014-07-23 日东电工株式会社 布线电路基板及其制造方法
CN107846773A (zh) * 2009-08-28 2018-03-27 日东电工株式会社 布线电路基板及其制造方法
CN102386162A (zh) * 2010-08-31 2012-03-21 株式会社东芝 半导体存储卡及其制造方法
CN102386162B (zh) * 2010-08-31 2014-11-12 株式会社东芝 半导体存储卡及其制造方法
CN102543909A (zh) * 2012-03-01 2012-07-04 日月光半导体制造股份有限公司 不规则形状的封装结构及其制造方法
CN102543909B (zh) * 2012-03-01 2016-08-17 日月光半导体制造股份有限公司 不规则形状的封装结构及其制造方法

Also Published As

Publication number Publication date
CN100552937C (zh) 2009-10-21

Similar Documents

Publication Publication Date Title
US7679174B1 (en) Semiconductor device and memory card using the same
CN1093318C (zh) 半导体装置及其制造方法
CN1196392C (zh) 布线基板及其制造方法
CN1235275C (zh) 半导体模块及制造半导体模块的方法
CN1670955A (zh) 半导体器件
CN1309281C (zh) 电路基板及电路基板的制造方法
CN1830084A (zh) 具有堆叠的集成电路的集成电路封装和其方法
CN1873935B (zh) 配线基板的制造方法及半导体器件的制造方法
CN1921079A (zh) 配线基板的制造方法
CN1783447A (zh) 制造具有外部接触连接的半导体元件的方法
CN1430251A (zh) 层叠芯片封装件的制造方法
CN101066004A (zh) 具有被导电材料填充的通孔的基板的制造方法
CN1155067C (zh) 半导体器件的生产方法
CN1855477A (zh) 电路装置
CN1306603C (zh) 层叠型电子元器件
CN1579015A (zh) 模块部件
CN101047162A (zh) 半导体器件及使用它的存储卡
CN1224097C (zh) 半导体装置及其制造方法、电路板和电子仪器
CN1933139A (zh) 布线基板及其制造方法、以及半导体器件
CN1551344A (zh) 半导体装置和层叠型半导体装置以及它们的制造方法
CN1320569C (zh) 芯片型电子部件
CN1324668C (zh) 半导体装置及其制造方法
CN1725462A (zh) 半导体器件及半导体器件的制造方法
CN1914727A (zh) 电子零部件及其制造方法
CN1306856C (zh) 印制电路板的电镀方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20170803

Address after: Tokyo, Japan

Patentee after: TOSHIBA MEMORY Corp.

Address before: Tokyo, Japan

Patentee before: Toshiba Corp.

CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: Tokyo, Japan

Patentee after: TOSHIBA MEMORY Corp.

Address before: Tokyo, Japan

Patentee before: Japanese businessman Panjaya Co.,Ltd.

Address after: Tokyo, Japan

Patentee after: Kaixia Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: TOSHIBA MEMORY Corp.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20220110

Address after: Tokyo, Japan

Patentee after: Japanese businessman Panjaya Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: TOSHIBA MEMORY Corp.