CN101038600A - 布线规则设定系统及方法 - Google Patents

布线规则设定系统及方法 Download PDF

Info

Publication number
CN101038600A
CN101038600A CN 200610057423 CN200610057423A CN101038600A CN 101038600 A CN101038600 A CN 101038600A CN 200610057423 CN200610057423 CN 200610057423 CN 200610057423 A CN200610057423 A CN 200610057423A CN 101038600 A CN101038600 A CN 101038600A
Authority
CN
China
Prior art keywords
attribute
subregion
preselected area
copper
wiring rule
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN 200610057423
Other languages
English (en)
Other versions
CN100456309C (zh
Inventor
许岩
杨淑敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Inventec Corp
Original Assignee
Inventec Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Inventec Corp filed Critical Inventec Corp
Priority to CNB2006100574232A priority Critical patent/CN100456309C/zh
Publication of CN101038600A publication Critical patent/CN101038600A/zh
Application granted granted Critical
Publication of CN100456309C publication Critical patent/CN100456309C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Structure Of Printed Boards (AREA)

Abstract

本发明公开一种布线规则设定系统及方法，该布线规则设定系统包括：输入模块、归类模块以及处理模块。该布线规则设定方法包括以下步骤：输入要进行铺铜程序的预选区域；依据该多个子区域的属性进行归类程序；以及依据进行的归类程序的结果，将归类为该预选区域第一属性的子区域内的铜层相互连接，归类为该预选区域第二属性的子区域内的铜层则不相互连接。本发明的布线规则设定系统及方法，在设计中自动将易受干扰的元件其下方区域内的铜层与其它区域内的铜层不相连接，避免因其受干扰影响该印刷电路板的工作性能，避免需采用Cut Fill功能切割铜层的缺失，实现铜层自动相互分离，相对地提高工作效率。

Description

布线规则设定系统及方法
技术领域
本发明是关于一种布线规则设定系统及方法，特别是关于一种搭载到制作印刷电路板(PCB)上的印刷电路图案的设计软件中，可自动判断铜层是否需相互连接的布线规则设定系统及方法。
背景技术
现今电子工程师对于印刷电路板的设计通常借由各类软件(例如Protel软件)完成，其设计过程包括进行铺铜设置，该设置是指在不希望有走线的区域(例如散热器、晶体振荡器及空白区域下方所在布线层的区域)设置填充层予以铺铜。一般对于当前各类设计软件，铺铜设置过程中会自动将同一线路属性中各填充层设置为与大面积填充层相连接，这种做法对于晶体振荡器之类元件有影响，间接地更会因此类元件的稳定性不足，对于设置的印刷电路板工作性能造成影响，一旦此类元件受到干扰，会严重影响印刷电路板的正常运行，为此，此类元件下方常需要铺设数字接地端(DGND)，并将其下方的填充层与大面积填充层相连接。
完成上述做法后，接着会进行一切割(cut)程序，该切割程序采用软件附带的Cut Fill功能，将晶体振荡器之类易受干扰元件下方的填充层与大面积填充层用人工方式进行分割处理，确保此类元件的工作稳定性。
然而，上述做法是在铺铜设置处理流程完毕后再借由人工方式进行Cut Fill操作，极易因人工处理的疏失导致整块印刷电路板设计不合理，严重者则会使该印刷电路板无法正常运行。此外，在铺铜设置的处理流程完毕后再进行人工分割处理，会使整个铺铜设置的处理流程分为两个步骤而非自动一体化完成，降低了铺铜作业的效率。再有，借由软件设计印刷电路板，在大面积的铺铜连接形状设置的处理流程后，会使得文档占用储存空间过大，在需要对该电子数据文件进行修改作业时，常会因其占用系统资源过多导致系统处理速度降低，大幅影响了工作效率。
因此，如何解决上述缺失，实已成为业界亟待解决的技术问题。
发明内容
为克服上述现有技术的缺点，本发明的主要目的在于提供一种布线规则设定系统及方法，在设计中自动地不将易受干扰的元件下方区域内的铜层与其它区域内的铜层连接，避免因其受干扰影响该印刷电路板的工作性能。
本发明的另一目的在于提供一种布线规则设定系统及方法，避免采用Cut Fill功能使铜层相互分离，实现铜层自动相互分离，相对提高工作效率。
为实现上述主要及其它目的，本发明的布线规则设定系统，搭载到制作印刷电路板上的电路图案的设计软件中，该印刷电路图案中具有需要进行铺铜程序的预选区域，且该预选区域由多个用于铺设铜层的子区域组成，该布线规则设定系统包括：输入模块，提供使用者输入要进行该铺铜程序的预选区域；归类模块，依据该预选区域中的多个子区域的各自属性，进行归类程序，将该多个子区域归类为该预选区域的第一属性或第二属性；以及处理模块，依据该归类模块进行的归类程序的结果，将归类为该预选区域第一属性的子区域内的铜层相互连接，归类为该预选区域第二属性的子区域内的铜层则不相互连接。
其中，属性若是易受干扰的或须设置接地层的，则该归类模块将该子区域归类为该预选区域的第二属性。
相对于上述布线规则设定系统，本发明的布线规则设定方法，搭载到制作印刷电路板上的印刷电路图案的设计软件中，该印刷电路图案中具有需要进行铺铜程序的预选区域，且该预选区域由多个用于铺设铜层的子区域组成，该布线规则设定方法包括以下步骤：输入要进行铺铜程序的预选区域；依据该多个子区域的属性进行归类程序，将这些子区域归类为该预选区域的第一属性或第二属性；以及依据进行的归类程序的结果，将归类为该预选区域第一属性的子区域内的铜层相互连接，归类为该预选区域第二属性的子区域内的铜层则不相互连接。
其中，对于属性是易受干扰的或须设置接地层的，则将该子区域归类为该预选区域的第二属性。
综上所述，本发明的布线规则设定系统及方法使易受干扰的子区域的铜层相互独立，提高其工作的稳定性，同时也可避免现有技术铺铜程序完成后，采用印刷电路图案的设计软件附带的Cut Fill功能将相应的铜层进行割离(cut)程序时产生的缺失。
附图说明
图1是本发明的布线规则设定系统的基本架构示意图；
图2是本发明的布线规则设定方法的步骤流程示意图；以及
图3是本发明的布线规则设定方法的示意图。
具体实施方式
实施例
首先，请参阅图1，它是本发明的布线规则设定系统1的基本架构示意图；本发明的布线规则设定系统1搭载到制作印刷电路板2(PCB)上的印刷电路图案的设计软件中，其中，该印刷电路图案中具有需要进行铺铜程序的预选区域21，且该预选区域21由多个用于铺设铜层的子区域组成，如图所示，在本实施例中，该预选区域21由子区域211、子区域212及子区域213组成，其中，该子区域211是晶体振荡器所在的区域。
该布线规则设定系统1包括一输入模块11、一与该输入模块11电性连接的归类模块12及一与该归类模块12电性连接的处理模块13。
该输入模块11提供使用者输入要进行铺铜程序的预选区域21。
该归类模块12依据该预选区域21的子区域211、子区域212及子区域213的各自属性进行归类程序，将这些子区域归类为该预选区域21的第一属性或第二属性，若这些子区域的属性是易受干扰的，则将其归类为该预选区域21的第二属性。例如，该子区域211是晶体振荡器所在的区域，则其属性是易受干扰的，则该归类模块12将该子区域211归类为该预选区域21的第二属性。此外，若属性是需要设置接地层的子区域，该归类模块12也将其归类为该预选区域21的第二属性，在这里，该接地层是指数字接地层(DGND)。再者，在此实施例中，依据该子区域212及该子区域213的属性，该归类模块12将该两者都归类为该预选区域21的第一属性。
该处理模块13依据该归类模块12进行归类程序的结果，将归类为该预选区域21第一属性的子区域212及该子区域213内的铜层相连接，归类为该预选区域21第二属性的子区域211内的铜层，则不与该预选区域21内子区域212及该子区域213内的铜层连接。
再请参阅图2，它是本发明的布线规则设定方法的基本步骤流程图；本发明的布线规则设定方法，搭载到制作印刷电路板2(PCB)上的电路图案的设计软件中，其中，该印刷电路图案中具有需要进行铺铜程序的预选区域21，且该预选区域21由用于铺设铜层的子区域211、子区域212及子区域213组成，其中，该子区域211是晶体振荡器所在的区域。
首先执行步骤S20，输入需要铺铜的预选区域21，接着进到步骤S21。
在步骤S21中，该归类模块12依据该预选区域21的子区域211、子区域212及子区域213的各自属性进行归类程序，将这些子区域归类为该预选区域21的第一属性或第二属性，在本实施例中，该子区域211是易受干扰的，因此将其归类为该预选区域21的第二属性，该子区域212及该子区域213则归类为该预选区域21的第一属性。此外，对于属性需要设置接地层的子区域，也将其归类为该预选区域21的第二属性，在此实施例中，该接地层是指数字接地层，接着进到步骤S22。
在步骤S22中，该处理模块13依据该归类模块12的归类结果，该子区域211区域内的铜层不与该子区域212及该子区域213的铜层连接，将该子区域212的铜层与该子区域213的铜层连接。
再请参阅图3，它是本发明的布线规则设定方法的示意图。如图所示，在该规则设定接口3中，具有一输入子区域名称区“Net Name”31、一设定键32及一确定键33，在该子区域名称区输入该子区域211的名称，例如，A.net，依据该子区域211的属性，被归类为预选区域21的第二属性，则不需要按下该设定键32，使该子区域211区域内的铜层不与其它子区域的区域内的铜层连接，设定完毕，按下确定键33保存该次设定。此外若按下该设定键32，则该子区域名称区输入名称对应子区域中区域内的铜层与同一属性子区域中区域内的铜层相连接。
综上所述，本发明的布线规则设定系统及方法通过对预选区域中的多个子区域用于铺铜的铜层连接规则的设定，使晶体振荡器之类易受干扰的元件所在区域内的铜层与其它子区域中区域内的铜层不连接，避免因此类元件受到干扰影响该印刷电路板的工作性能，再者该项设定是在铺铜作业之前执行，避免现有技术在铺铜程序完成后，采用印刷电路图案的设计软件附带的Cut Fill功能将相应的铜层进行割离(cut)程序时产生的缺失。

Claims (8)

1.一种布线规则设定系统，搭载到制作印刷电路板上的电路图案的设计软件中，其特征在于，该印刷电路图案中具有需要进行铺铜程序的预选区域，且该预选区域由多个用于铺设铜层的子区域组成，该布线规则设定系统包括：
输入模块，提供使用者输入要进行该铺铜程序的预选区域；
归类模块，依据该预选区域中的多个子区域的各自属性，进行归类程序，将该多个子区域归类为该预选区域的第一属性或第二属性；以及
处理模块，依据该归类模块进行归类程序的结果，将归类为该预选区域第一属性的子区域内的铜层相互连接，归类为该预选区域的第二属性的子区域内的铜层则不相互连接。
2.如权利要求1所述的布线规则设定系统，其特征在于，该子区域的属性若是易受干扰的，则该归类模块将该子区域归类为该预选区域的第二属性。
3.如权利要求1所述的布线规则设定系统，其特征在于，该子区域的属性若是须设置接地层的，则该归类模块将该子区域归类为该预选区域的第二属性。
4.如权利要求3所述的布线规则设定系统，其特征在于，该接地层是数字接地层。
5.一种布线规则设定方法，搭载到制作印刷电路板上的印刷电路图案的设计软件中，其特征在于，该印刷电路图案中具有需进行铺铜程序的预选区域，且该预选区域由多个用于铺设铜层的子区域组成，该布线规则设定方法包括以下步骤：
输入要进行铺铜程序的预选区域；
依据该多个子区域的属性进行归类程序，将这些子区域归类为该预选区域的第一属性或第二属性；以及
依据进行的归类程序的结果，将归类为该预选区域第一属性的子区域内的铜层相互连接，归类为该预选区域第二属性的子区域内的铜层则不相互连接。
6.如权利要求5所述的布线规则设定方法，其特征在于，该子区域的属性若是易受干扰的，则将该子区域归类为该预选区域的第二属性。
7.如权利要求5所述的布线规则设定方法，其特征在于，该子区域的属性若是须设置接地层的，则将该子区域归类为该预选区域的第二属性。
8.如权利要求7所述的布线规则设定方法，其特征在于，该接地层是数字接地层。
CNB2006100574232A 2006-03-15 2006-03-15 布线规则设定系统及方法 Expired - Fee Related CN100456309C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2006100574232A CN100456309C (zh) 2006-03-15 2006-03-15 布线规则设定系统及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2006100574232A CN100456309C (zh) 2006-03-15 2006-03-15 布线规则设定系统及方法

Publications (2)

Publication Number Publication Date
CN101038600A true CN101038600A (zh) 2007-09-19
CN100456309C CN100456309C (zh) 2009-01-28

Family

ID=38889498

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006100574232A Expired - Fee Related CN100456309C (zh) 2006-03-15 2006-03-15 布线规则设定系统及方法

Country Status (1)

Country Link
CN (1) CN100456309C (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109325285A (zh) * 2018-09-14 2019-02-12 郑州云海信息技术有限公司 自动铺多层面的方法、装置、设备及计算机可读存储介质

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0974139A (ja) * 1995-09-06 1997-03-18 Matsushita Electric Ind Co Ltd 半導体集積回路およびその配置配線方法
CN1265689C (zh) * 2002-02-04 2006-07-19 华为技术有限公司 一种电路板设计中的敷铜方法
WO2004097916A1 (ja) * 2003-04-30 2004-11-11 Fujitsu Limited 半導体装置の製造方法、半導体ウエハおよび半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109325285A (zh) * 2018-09-14 2019-02-12 郑州云海信息技术有限公司 自动铺多层面的方法、装置、设备及计算机可读存储介质
CN109325285B (zh) * 2018-09-14 2022-03-08 郑州云海信息技术有限公司 自动铺多层面的方法、装置、设备及计算机可读存储介质

Also Published As

Publication number Publication date
CN100456309C (zh) 2009-01-28

Similar Documents

Publication Publication Date Title
US5212653A (en) Method for producing a layout of element portions for a semiconductor integrated circuit using a computer
CN101031182A (zh) 印制线路板及其设计方法
US20050022149A1 (en) Generating a split power plane of a multi-layer printed circuit board
US7703064B2 (en) Multilayered circuit board design support method, program, and apparatus for suppressing thermal diffusion from solid-layer conductor to through hole
US20050114865A1 (en) Integrating multiple electronic design applications
KR101148751B1 (ko) 배선 설계 지원 장치, 배선 설계 지원 방법, 및 배선 설계 지원 프로그램을 기록한 컴퓨터 판독가능한 기록 매체
CN1719447A (zh) 一种印制电路板中集成设计元件的版图设计方法和装置
CN100456309C (zh) 布线规则设定系统及方法
WO2011067053A1 (en) High-speed ceramic modules with hybrid referencing scheme
US7533005B2 (en) System and method for checking a reference plane of a signal trace in a PCB
US20110061898A1 (en) Reducing cross-talk in high speed ceramic packages using selectively-widened mesh
CN2731907Y (zh) 一种多层印刷电路板
CN206728365U (zh) 抗电磁干扰emi电路板
US20060217909A1 (en) Method and device for electromagnetic field analysis of circuit board, and circuit board and its design method
CN1946262A (zh) 具有传输线型噪声滤波器的电子电路
CN1940908A (zh) 合并零件图档中同类孔的系统及方法
CN103353914A (zh) 一种高效检查pcb的方法
CN101090600A (zh) 印刷电路板、印刷电路子板以及印刷电路板的制程
CN1265689C (zh) 一种电路板设计中的敷铜方法
CN1707484A (zh) 主机板上横跨裂缝的布线检查系统及方法
US20060026542A1 (en) Systems and methods for generating node level bypass capacitor models
CN1185917C (zh) 串联的电路板及其制造方法
CN107241852A (zh) 抗电磁干扰emi电路板
CN101673310A (zh) 自动调整线宽的方法
CN104185360B (zh) 一种印刷电路板及其设计方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090128

Termination date: 20120315