CN109325285B - 自动铺多层面的方法、装置、设备及计算机可读存储介质 - Google Patents
自动铺多层面的方法、装置、设备及计算机可读存储介质 Download PDFInfo
- Publication number
- CN109325285B CN109325285B CN201811075221.XA CN201811075221A CN109325285B CN 109325285 B CN109325285 B CN 109325285B CN 201811075221 A CN201811075221 A CN 201811075221A CN 109325285 B CN109325285 B CN 109325285B
- Authority
- CN
- China
- Prior art keywords
- layer
- paved
- user
- receiving
- layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 36
- 238000004590 computer program Methods 0.000 claims description 11
- 238000012827 research and development Methods 0.000 abstract description 8
- 125000004122 cyclic group Chemical group 0.000 abstract description 3
- 230000000694 effects Effects 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 129
- 239000002365 multiple layer Substances 0.000 description 14
- 238000013461 design Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000012356 Product development Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/392—Floor-planning or layout, e.g. partitioning or placement
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/20—Design optimisation, verification or simulation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Architecture (AREA)
- Road Paving Machines (AREA)
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
- Road Paving Structures (AREA)
Abstract
本发明公开了一种基于PCB的自动铺多层面的方法,包括:接收用户发送的启动指令;根据所述启动指令显示层面列表;接收所述用户根据所述层面列表确定的至少两个待铺层面以及与每个待铺层面对应的NET属性;根据用户确定的至少两个待铺层面以及与每个待铺层面对应的NET属性,自动执行层面运算操作;可见,在本方案中,用户可以从层面列表中选择至少两个待铺层面,并设置对应的NET属性,从而实现了一次性铺好多层面,避免同一步骤的多次循环执行,提高了工作效率,节省产品研发时间,提高产品的竞争力;本发明还公开了一种基于PCB的自动铺多层面的装置、设备及计算机可读存储介质,同样能实现上述技术效果。
Description
技术领域
本发明涉及PCB设计技术领域,更具体地说,涉及一种基于PCB的自动铺多层面的方法、装置、设备及计算机可读存储介质。
背景技术
目前,服务器在PCB(Printed Circuit Board,印制电路板)设计阶段,需要多次重铺负片层的GND(Ground,底线)和电源POWER的形状shapes。但因为PCB板卡的多层设计,每一次都需要一层一层的铺,在每铺一层时,均需根据Cadence软件自带的Create splitplane程序,选择要铺的层数,选择要铺的net属性,确定ok,铺完一层后,再次循环以上步骤,直至所有层面均铺完。可以看出,这种手动一层一层铺的方式,过程麻烦且浪费时间,使Layout工程师在研发过程中的工作量增大,研发时间增长,降低了工作效率。
因此,如何减少铺PCB板卡多层面的工作量,提高研发效率,是本领域技术人员需要解决的问题。
发明内容
本发明的目的在于提供一种基于PCB的自动铺多层面的方法、装置、设备及计算机可读存储介质,以实现减少铺PCB板卡多层面的工作量,提高研发效率。
为实现上述目的,本发明实施例提供了如下技术方案:
一种基于PCB的自动铺多层面的方法,包括:
接收用户发送的启动指令;
根据所述启动指令显示层面列表;
接收所述用户根据所述层面列表确定的至少两个待铺层面以及与每个待铺层面对应的NET属性;
根据用户确定的至少两个待铺层面以及与每个待铺层面对应的NET属性,自动执行层面运算操作。
其中,所述接收用户发送的启动指令之后,还包括:
接收用户发送的层面更新指令;
根据所述层面更新指令,对已铺层面的层面名称、NET属性及层面位置进行更新。
其中,所述接收所述用户根据所述层面列表确定的至少两个待铺层面以及与每个待铺层面对应的NET属性,包括:
接收所述用户根据所述层面列表确定的至少两个待铺负片层面以及与每个待铺负片层面对应的NET属性。
其中,所述自动执行层面运算操作之后,还包括:
显示执行层面运算操作后的运行结果信息。
一种基于PCB的自动铺多层面的装置,包括:
第一接收模块,用于接收用户发送的启动指令;
层面列表显示模块,用于根据所述启动指令显示层面列表;
第二接收模块,用于接收所述用户根据所述层面列表确定的至少两个待铺层面以及与每个待铺层面对应的NET属性;
执行模块,用于根据用户确定的至少两个待铺层面以及与每个待铺层面对应的NET属性,自动执行层面运算操作。
其中,本方案还包括:
更新模块,用于接收用户发送的层面更新指令,根据所述层面更新指令,对已铺层面的层面名称、NET属性及层面位置进行更新。
其中,所述第二接收模块具体用于:接收所述用户根据所述层面列表确定的至少两个待铺负片层面以及与每个待铺负片层面对应的NET属性。
其中,本方案还包括:
运行结果显示模块,用于显示执行层面运算操作后的运行结果信息。
一种基于PCB的自动铺多层面的设备,包括:
存储器,用于存储计算机程序;
处理器,用于执行所述计算机程序时实现如上述自动铺多层面的方法的步骤。
一种计算机可读存储介质,所述计算机可读存储介质上存储有计算机程序,所述计算机程序被处理器执行时实现上述自动铺多层面的方法的步骤。
通过以上方案可知,本发明实施例提供的一种基于PCB的自动铺多层面的方法,包括:接收用户发送的启动指令;根据所述启动指令显示层面列表;接收所述用户根据所述层面列表确定的至少两个待铺层面以及与每个待铺层面对应的NET属性;根据用户确定的至少两个待铺层面以及与每个待铺层面对应的NET属性,自动执行层面运算操作;
可见,在本方案中,用户可以从层面列表中选择至少两个待铺层面,并设置对应的NET属性,从而实现了一次性铺好多层面,避免同一步骤的多次循环执行,提高了工作效率,节省产品研发时间,提高产品的竞争力;本发明还公开了一种基于PCB的自动铺多层面的装置、设备及计算机可读存储介质,同样能实现上述技术效果。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明实施例公开的一种基于PCB的自动铺多层面的方法流程示意图;
图2为本发明实施例公开的对话窗口示意图;
图3为本发明实施例公开的自动铺多层面的整体方法流程图;
图4为本发明实施例公开的一种基于PCB的自动铺多层面的装置结构示意图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
本发明实施例公开了一种基于PCB的自动铺多层面的方法、装置、设备及计算机可读存储介质,以实现减少铺PCB板卡多层面的工作量,提高研发效率。
参见图1,本发明实施例提供的一种基于PCB的自动铺多层面的方法,包括:
S101、接收用户发送的启动指令;
具体的,本实施例中的自动铺多层面的方法为基于Cadence Skill方法,在PCBlayout设计阶段,通过编写Skill程序,在铺多层plane时,先运行Skill程序,也即本方案中的启动指令,用户发出该启动指令后,代表用户需铺多个层面的plane,在本方案中,该多层的plane,可以是多层负片层也可以是多层正片层,在本方案中以负片层为例进行描述。
S102、根据所述启动指令显示层面列表;
具体的,在本方案中,用户发出启动指令后便弹出对话窗口,该对话窗口中显示了层面列表,该层面列表中有不同的层面名字,用户通过该层面列表中的层面名字选择需要铺的层面;参见图2,为本方案提供的对话窗口示意图,用户通过该图中的层面列表选择多个待铺层面。
S103、接收所述用户根据所述层面列表确定的至少两个待铺层面以及与每个待铺层面对应的NET属性;
其中,所述接收所述用户根据所述层面列表确定的至少两个待铺层面以及与每个待铺层面对应的NET属性,包括:
接收所述用户根据所述层面列表确定的至少两个待铺负片层面以及与每个待铺负片层面对应的NET属性。
具体的,用户从该层面列表中选择需要铺的层面名字,并选择要铺的该层的NET属性;需要说明的是,在本方案中,用户选择的待铺层面的数量可以是一个也可以是多个,如果选择数量超过一个,那么便可以节省了操作流程,也即:本方案可以通过一个步骤便可以确定多个待铺层面及其NET属性,节省了执行多次相同步骤的时间,提高了操作效率。
S104、根据用户确定的至少两个待铺层面以及与每个待铺层面对应的NET属性,自动执行层面运算操作。
具体的,当用户确定多个待铺平面及对应的NET属性之后,用户需要点击确定运行程序,之后程序自动执行层面运算操作,也即系统会自动铺完用户选择的待铺层;可以看出,本方案通过一次多选的运行方式代替现有技术中一次次的重复循环过程,简化了工作步骤,节约了时间,提高工作效率,提高产品的品质,提高产品竞争力。
基于上述实施例,在本实施例中,接收用户发送的启动指令之后,还包括:接收用户发送的层面更新指令;根据所述层面更新指令,对已铺层面的层面名称、NET属性及层面位置进行更新。
进一步,所述自动执行层面运算操作之后,还包括:
显示执行层面运算操作后的运行结果信息。
参见图3,为本实施例提供的自动铺多层面的整体方法流程图;在本方案中,用户发送的启动指令即打开软件运行Skill程序,运行Skill程序后弹出包括层面列表的对话窗口,用户在弹出的对话窗口中选择要铺的层面名字和每层要铺的plane的net属性;需要说明的是,如果存在已经铺过层面,则需要勾选更新选项,用户勾选更新选项相当于本申请中用户发送的层面更新指令,当然,用户发出该更新指令时,可以是在已知存在已经铺过plane的情况下发出,也可以是在未知或者不确定的情况下发出,通过该层面更新指令,可以更新已铺层面的层面名称、NET属性及层面位置,这样再次铺的plane,便是以此为基础进行的。
用户确定待铺层面及对应的Net属性后,通过后台计算机系统自动根据已选择的信息进行运算操作,并在操作执行结束后,弹出窗口显示完成信息,该完成信息可以包括所有已经铺的层面的层面名称、NET属性、已经层面位置等信息,以便用户确认;如果结果无误,则运行Skill结束,输出Done命令,此次操作执行结束,如果存在错误,用户可以取消上述操作,并重新执行上述过程,直至显示的完成信息是正确的为止。
通过上述过程,便可将要铺的负片层面铺上想要属性的plane。通过这种方法,可避免同一步骤的多次循环,提高工作效率。减少研发的时间,提高设计质量和速度,提高产品的竞争力。
下面对本发明实施例提供的自动铺多层面的装置进行介绍,下文描述的自动铺多层面的装置与上文描述的自动铺多层面的方法可以相互参照。
参见图4,本发明实施例提供的一种基于PCB的自动铺多层面的装置,包括:
第一接收模块100,用于接收用户发送的启动指令;
层面列表显示模块200,用于根据所述启动指令显示层面列表;
第二接收模块300,用于接收所述用户根据所述层面列表确定的至少两个待铺层面以及与每个待铺层面对应的NET属性;
执行模块400,用于根据用户确定的至少两个待铺层面以及与每个待铺层面对应的NET属性,自动执行层面运算操作。
其中,本方案还包括:
更新模块,用于接收用户发送的层面更新指令,根据所述层面更新指令,对已铺层面的层面名称、NET属性及层面位置进行更新。
其中,所述第二接收模块具体用于:接收所述用户根据所述层面列表确定的至少两个待铺负片层面以及与每个待铺负片层面对应的NET属性。
其中,本方案还包括:
运行结果显示模块,用于显示执行层面运算操作后的运行结果信息。
本发明实施例还公开了一种基于PCB的自动铺多层面的设备,包括:
存储器,用于存储计算机程序;
处理器,用于执行所述计算机程序时实现上述实施例中自动铺多层面的方法的步骤。
本发明实施例还公开了一种计算机可读存储介质,所述计算机可读存储介质上存储有计算机程序,所述计算机程序被处理器执行时实现上述实施例中自动铺多层面的方法的步骤。
其中,该存储介质可以包括:U盘、移动硬盘、只读存储器(Read-Only Memory,ROM)、随机存取存储器(Random Access Memory,RAM)、磁碟或者光盘等各种可以存储程序代码的介质。
综上可以看出,在本方案公开的这种基于PCB的自动铺多层面的装置、设备及计算机可读存储介质,通过用户从层面列表中选择至少两个待铺层面,并设置对应的NET属性,均可以实现了一次性铺好多层面,避免同一步骤的多次循环执行,提高了工作效率,节省产品研发时间,提高产品的竞争力。
本说明书中各个实施例采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似部分互相参见即可。
对所公开的实施例的上述说明,使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的,本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下,在其它实施例中实现。因此,本发明将不会被限制于本文所示的这些实施例,而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (10)
1.一种基于PCB的自动铺多层面的方法,其特征在于,包括:
接收用户发送的启动指令;
根据所述启动指令显示层面列表;
接收所述用户根据所述层面列表确定的至少两个待铺层面以及与每个待铺层面对应的NET属性;
根据用户确定的至少两个待铺层面以及与每个待铺层面对应的NET属性,自动执行层面运算操作。
2.根据权利要求1所述的方法,其特征在于,所述接收用户发送的启动指令之后,还包括:
接收用户发送的层面更新指令;
根据所述层面更新指令,对已铺层面的层面名称、NET属性及层面位置进行更新。
3.根据权利要求2所述的方法,其特征在于,所述接收所述用户根据所述层面列表确定的至少两个待铺层面以及与每个待铺层面对应的NET属性,包括:
接收所述用户根据所述层面列表确定的至少两个待铺负片层面以及与每个待铺负片层面对应的NET属性。
4.根据权利要求1至3中任意一项所述的方法,其特征在于,所述自动执行层面运算操作之后,还包括:
显示执行层面运算操作后的运行结果信息。
5.一种基于PCB的自动铺多层面的装置,其特征在于,包括:
第一接收模块,用于接收用户发送的启动指令;
层面列表显示模块,用于根据所述启动指令显示层面列表;
第二接收模块,用于接收所述用户根据所述层面列表确定的至少两个待铺层面以及与每个待铺层面对应的NET属性;
执行模块,用于根据用户确定的至少两个待铺层面以及与每个待铺层面对应的NET属性,自动执行层面运算操作。
6.根据权利要求5所述的装置,其特征在于,还包括:
更新模块,用于接收用户发送的层面更新指令,根据所述层面更新指令,对已铺层面的层面名称、NET属性及层面位置进行更新。
7.根据权利要求6所述的装置,其特征在于,
所述第二接收模块具体用于:接收所述用户根据所述层面列表确定的至少两个待铺负片层面以及与每个待铺负片层面对应的NET属性。
8.根据权利要求5至7中任意一项所述的装置,其特征在于,还包括:
运行结果显示模块,用于显示执行层面运算操作后的运行结果信息。
9.一种基于PCB的自动铺多层面的设备,其特征在于,包括:
存储器,用于存储计算机程序;
处理器,用于执行所述计算机程序时实现如权利要求1至4任一项所述自动铺多层面的方法的步骤。
10.一种计算机可读存储介质,其特征在于,所述计算机可读存储介质上存储有计算机程序,所述计算机程序被处理器执行时实现如权利要求1至4任一项所述自动铺多层面的方法的步骤。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811075221.XA CN109325285B (zh) | 2018-09-14 | 2018-09-14 | 自动铺多层面的方法、装置、设备及计算机可读存储介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811075221.XA CN109325285B (zh) | 2018-09-14 | 2018-09-14 | 自动铺多层面的方法、装置、设备及计算机可读存储介质 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109325285A CN109325285A (zh) | 2019-02-12 |
CN109325285B true CN109325285B (zh) | 2022-03-08 |
Family
ID=65265443
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201811075221.XA Active CN109325285B (zh) | 2018-09-14 | 2018-09-14 | 自动铺多层面的方法、装置、设备及计算机可读存储介质 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109325285B (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101038600A (zh) * | 2006-03-15 | 2007-09-19 | 英业达股份有限公司 | 布线规则设定系统及方法 |
CN106294926A (zh) * | 2016-07-19 | 2017-01-04 | 无锡军安电子科技有限公司 | 一种印制电路板的线类问题检查方法 |
CN106951613A (zh) * | 2017-03-07 | 2017-07-14 | 京信通信技术(广州)有限公司 | 一种切换显示pcb图层的方法及装置 |
CN107944083A (zh) * | 2017-10-26 | 2018-04-20 | 惠州市金百泽电路科技有限公司 | 一种自动制作pcb线路削铜的方法 |
KR20180075171A (ko) * | 2016-12-26 | 2018-07-04 | 주식회사 엘지화학 | Pcb 기판의 층간을 연결하는 대각선 비아의 구조 및 pcb 기판의 층간을 연결하는 대각선 비아의 제조방법 |
-
2018
- 2018-09-14 CN CN201811075221.XA patent/CN109325285B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101038600A (zh) * | 2006-03-15 | 2007-09-19 | 英业达股份有限公司 | 布线规则设定系统及方法 |
CN106294926A (zh) * | 2016-07-19 | 2017-01-04 | 无锡军安电子科技有限公司 | 一种印制电路板的线类问题检查方法 |
KR20180075171A (ko) * | 2016-12-26 | 2018-07-04 | 주식회사 엘지화학 | Pcb 기판의 층간을 연결하는 대각선 비아의 구조 및 pcb 기판의 층간을 연결하는 대각선 비아의 제조방법 |
CN106951613A (zh) * | 2017-03-07 | 2017-07-14 | 京信通信技术(广州)有限公司 | 一种切换显示pcb图层的方法及装置 |
CN107944083A (zh) * | 2017-10-26 | 2018-04-20 | 惠州市金百泽电路科技有限公司 | 一种自动制作pcb线路削铜的方法 |
Non-Patent Citations (1)
Title |
---|
基于PADS Layout 2007软件的PCB布板研究;常春梅;《信息与电脑(理论版)》;20091115(第11期);全文 * |
Also Published As
Publication number | Publication date |
---|---|
CN109325285A (zh) | 2019-02-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11487924B2 (en) | System, method and associated computer readable medium for designing integrated circuit with pre-layout RC information | |
US10657215B2 (en) | Computer implemented system and method for generating a layout of a cell defining a circuit component | |
JP5219928B2 (ja) | 編集装置及び編集方法、プログラム | |
CN115249004A (zh) | 集成电路版图设计的物理验证方法、电子设备及存储介质 | |
CN110687921B (zh) | 一种无人机飞行控制方法、装置及电子设备和存储介质 | |
CN109413499A (zh) | 安卓电视固件的配置方法、系统及设备 | |
CN109325285B (zh) | 自动铺多层面的方法、装置、设备及计算机可读存储介质 | |
US8769466B2 (en) | Implementation design support method and apparatus | |
CN104461603A (zh) | 一种信息处理方法及电子设备 | |
WO2014112973A1 (en) | Server-platform simulation service | |
US20130254729A1 (en) | Device and method for checking signal transmission lines of pcb layout files | |
CN115270688A (zh) | 一种芯片布图规划评估方法、电子设备及存储介质 | |
US20120174054A1 (en) | Printed circuit board layout system and method | |
US20130061194A1 (en) | Layout method, layout apparatus, and program for semiconductor integrated circuit | |
CN110502832A (zh) | 一种电路板设计的方法及装置 | |
US7761835B2 (en) | Semiconductor device design method, semiconductor device design system, and computer program for extracting parasitic parameters | |
CN116661827A (zh) | 嵌套构件的更新方法、装置、设备和可读存储介质 | |
CN117993348B (zh) | 一种eda叠层嵌入示意图的绘制方法、电子设备及存储介质 | |
JP2008217227A (ja) | プリント板設計cadにおけるクリアランスチェック制御装置、及び方法 | |
CN114372439A (zh) | 一种pcb同构拼板的最小余量布局方法、介质及设备 | |
JP7284216B2 (ja) | ゲームのためのプログラム、方法及び情報処理装置 | |
US20140258959A1 (en) | Support technique | |
JP6498983B2 (ja) | 半導体集積回路の設計支援装置及び設計支援方法 | |
JP4905226B2 (ja) | 基板回路ブロック選択装置、基板回路ブロック選択方法および基板回路ブロック選択プログラム | |
JP5532036B2 (ja) | 情報処理装置、情報処理装置の制御方法、及びプログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |