具体实施方式
(实施例1)
以下依附图说明本发明实施例1。
图1是实施例1的压缩装置(间拔装置)的构成例。图2是实施例1的解压缩装置(内插装置)的构成例。图3是实施例1的间拔及内插的原理说明图,(a)为间拔原理,(b)为内插原理。
首先,使用图3(a)说明本实施例的间拔原理。在图3(a)所示数据构造中,横轴的A、B、C、……表示依每一时钟依序输入的各取样点的取样数据,该数据值将成为对应数字基本函数的系数。另外,纵轴的a、b、c、……表示通过数字基本函数而加工的取样数据的中心位置。
这里所使用的数字基本函数,是在进行过取样的数据内插时所使用的取样函数的基础,也就是如图4所示的。该数字基本函数,是依每一时钟令数据值变化为-1、1、8、8、1、-1而作成的。
如图3所示,对取样数据A的数字基本函数,是以最初的时钟位置为先头令各函数值依次偏移一时钟而作成的。另外,对取样数据B的数字基本函数,是以较最初的时钟位置落后2个时钟的时钟位置为先头令各函数值依次偏移一时钟而作成的。同样,对依序输入的各取样数据C、D、E、F、……的数字基本函数,是以依次进一步落后2个时钟的时钟位置分别为先头令各函数值依次偏移一时钟而作成的。
在本实施例中,依上述数据结构,对各取样点的取样数据A、B、C、……进行1/2的间拔运算。也就是说,在2个邻接的取样数据(B、C)、(D、E)、(F、G)、……中以给定运算分别进行替换为1个间拔数据(B+C)/2、(D+E)/2、(F+G)/2、……的处理。
以下以由2个邻接的取样数据(B,C)生成1个间拔数据(B+C)/2为例进行说明。假设挟持被数字基本函数加工的取样数据B的中心位置b的2行数据分别为b1、b2,则
b1=A+8B-C ……(1)
b2=-A+8B+C ……(2)
由上述式(1)(2)可得
b=(b1+b2)/2=8B,也就是说B=b/8 ……(3)
同样地,关于取样数据C的中心位置c的数据,满足下式关系,
c1=B+8C-D ……(4)
c2=-B+8C+D ……(5)
c=(c1+c2)/2=8C,也就是说C=c/8 ……(6)
另外,对2个邻接的取样数据(B,C)的1个间拔数据(B+C)/2,可由数据b2与数据c1的卷积运算算出。也就是说,由上述式(2),(3),(4),(6),间拔数据可以式(7)表示,
(B+C)/2=(b2+c1)/16
=((-A+8B+C)+(B+8C-D))/16
=(9(B+C)-(A+D))/16 ……(7)
这样,2个取样数据B,C可以式(7)的1个间拔数据(B+C)/2替换。该间拔数据,是由所关心的2个取样数据B,C相加乘上9/1 6倍的值中,减去其两侧邻接的2个取样数据A,D相加乘上1/16倍的值。
同样地,将2个取样数据(D,E)替换为1个间拔数据(D+E)/2。以后的取样数据(F,G)也同样。另外,对于最初的取样数据A,因进行同样运算的所需数据不足,故不进行间拔运算而保持原状态。
如上述以1/2间拔的数据为基准进行同样的间拔运算,则可将原始数据间拔为1/4。另外,以1/4间拔的数据为基准进行同样的间拔运算,则可将原始数据间拔为1/8。就理论而言,重复进行n次同样的间拔运算则可将原始数据压缩为1/2n倍。
以下以图3(b)说明本实施例的数据内插原理。在图3(b)所示数据构造中,横轴的A、B、C、……表示依每一时钟依序输入的间拔数据,该数据值为对应数字基本函数的系数。另外,纵轴的a、b、c、……表示通过数字基本函数加工的间拔数据的中心位置。使用的数字基本函数,是如图4所示。
如图3(b)所示,对取样数据A的数字基本函数,是以最初的时钟位置为先头令函数值(-1,1,8,8,1,-1)1个个时钟地偏移而作成。另外,对下一间拔数据B的数字基本函数,是以较最初的时钟位置落后2个时钟的时钟位置为先头令各函数值偏移一时。脉而作成。同样,对依序输入的各间拔数据C,D,E,F,……的数字基本函数,是以更落后2个时钟的时钟位置分别为先头令各函数值偏移一时钟而作成。
以下说明依上述数据构造,由1个间拔数据B生成2个内插数据B1,B2的例。假设挟持被数字基本函数加工的间拔数据B的中心位置b的2行数据分别为b1,b2,考虑对该数据b1,b2进行卷积运算。此情况下,2个邻接的数据值b1,b2分别以
b1=A+8B-C ……(8)
b2=-A+8B+C ……(9)
表示
由上述式(8)(9)可得
(b1+b2)=16B ……(10)
另外,可变形为
B=(b1/8+b2/8)/2 ……(11)
由式(11)可知,间拔数据B相当于2个数据b1/8,b2/8的中间值。反过来思考,则1个间拔数据B可替换为2个内插数据B1,B2,该B1,B2可以式(12),(13)表示,
B1=(A+8B-C)/8 ……(12)
B2=(-A+8B+C)/8 ……(13)
另外,间拔数据B的式(11)的关系在其他的间拔数据C,D,E,F,……也同样成立,也就是说,
C=(c1/8+c2/8)/2
D=(d1/8+d2/8)/2
E=(e1/8+e2/8)/2
F=(f1/8+f2/8)/2
……
因此,如下式所示,1个间拔数据C,可分别替换为2个内插数据C1,C2,1个间拔数据D,可分别替换为2个内插数据D1,D2,1个间拔数据E,可分别替换为2个内插数据E1,E2,1个间拔数据F,可分别替换为2个内插数据F1,F2。
C→C1=(B+8C-D)/8、C2=(-B+8C+D)/8
D→D1=(C+8D-E)/8、D2=(-C+8D+E)/8
E→E1=(D+8E-F)/8、E2=(-D+8E+F)/8
F→F1=(E+8F-G)/8、F2=(-E+8F+G)/8
……
如上述对某一取样点的间拔数据(例如B)计算内插值时,是令该注目的取样点的间拔数据乘上8倍的值,与前后的取样点的间拔数据乘上+1倍、-1倍的值相加,令该相加值除以8而得第1内插值(例如B1)。另外,令该注目的间拔数据乘上8倍的值,与前后的取样点的间拔数据乘上+1倍、-1倍的值相加,令该相加值除以8而得第1内插值(例如B2)。针对各取样点的间拔数据进行,即可对原间拔数据进行过取样。
另外,以进行2倍过取样的内插数据为基准进行同样的内插处理,则可对原间拔数据进行4倍的过取样。另外,以进行4倍过取样的内插数据为基准进行同样的内插处理,则可对原间拔数据进行8倍的过取样。就理论而言,重复同样的内插处理n次则可对原间拔数据进行2n倍的过取样。
在压缩侧重复进行n次间拔运算将原始数据压缩为1/2n倍时,在解压缩侧重复n次的内插运算,则可将输入的间拔数据进行2n倍的过取样,可使压缩前的原始数据再现。
以下以图1说明实现上述间拔动作的实施例1的压缩装置(间拔装置)的构成。
图1的压缩装置,是令进行1/2倍间拔的电路以3级串接而构成;第1~第3级的电路构成分别附加符号(-1~-3)予以区别。主要符号相同,仅附加符号不同的电路构成表示具相同机能。
第1级的间拔电路,是依基准频率(例如44.1KHz)的时钟8CK动作。4级的D型触发器1-1,2-1,3-1,4-1,是令离散式依序输入的取样数据(例如16比特)依序延迟基准频率的1时钟8CK,这种D型触发器1-1、2-1、3-1、4-1相当于本发明之2的4级延迟电路。
加法器5-1,是令由第2级及第3级D型触发器2-1、3-1的输出抽头取出的数据相加。乘法器6-1是令加法器5-1的输出数据乘上9倍。加法器5-1及乘法器6-1相当于本发明之3的第1加/乘法电路。
加法器7-1,是令由第1级及第4级D型触发器1-1、4-1的输出抽头取出的数据相加。乘法器8-1是令加法器7-1的输出数据乘上-1倍。加法器7-1及乘法器8-1相当于本发明之3的第2加/乘法电路。
加法器9-1,是令上述2个乘法器6-1、乘法器8-1的输出数据相加。乘法器10-1是令加法器9-1的输出数据乘上1/16倍。加法器9-1及乘法器10-1相当于本发明之3的第3加/乘法电路。
对于上述电路依序输入图3(a)所示取样数据A、B、C、……,则由乘法器10-1输出式(7)所示1/2的间拔数据。乘法器10-1的输出数据,被输入第2级间拔电路的D型触发器1-2,执行第2级的1/2间拔。第2端间拔电路,除依基准频率的1/2倍频率的时钟4CK动作以外均同第1级的间拔电路。
另外,依图1的电路,式(7)的间拔数据(B+C)/2由乘法器10-1输出之后,数据(C+D)/2被输出。但是,该数据(C+D)/2,因第2级间拔电路依基准频率的1/2倍频率的时钟4CK动作而被忽视,下一输出数据(D+E)/2作为间拔数据接着在第2级间拔电路中被处理。
设在第2级间拔电路最终级的乘法器10-2的输出数据,被输入第3级间拔电路的D型触发器1-3,执行第3级的1/2间拔。第3级间拔电路,除依基准频率的1/4倍频率的时钟2CK动作以外均同第1级的间拔电路。由第3级间拔电路输出的数据,依基准频率的1/8倍频率的时钟CK被D型触发器11保持后,作为最终的间拔数据(压缩数据)输出。
以下以图2说明实现上述内插动作的实施例1的解压缩装置(内插装置)的构成。
图2的解压缩装置,是令进行2倍的过取样的电路以3级串接而成,第1~第3级的电路以附加符号(-1~-3)区别。另外,主要符号相同,仅附加符号不同的电路构成表示具相同机能。
第1级的过取样电路,是依基准频率的1/8倍频率(5.5125KHz)时钟CK动作。3级的D型触发器21-1,22-1,23-1,是令离散式依序输入的间拔数据依序延迟1时钟CK,该D型触发器21-1、22-1、23-1相当于本发明之52的3级延迟电路。
由第1级D型触发器21-1的输出抽头取出的数据形成例如式(12)(13)的第1项,由第2级D型触发器22-1的输出抽头取出的数据形成第2项,由第3级D型触发器23-1的输出抽头取出的数据形成第3项。
第1级D型触发器21-1的输出数据,介由-1倍的乘法器24-1(相当于本发明之53的第1乘法器)输入AND门(与门)25-1的一方输入端子的同时,不介由乘法器(相当于+1倍)输入AND门26-1的一方输入端子。在AND门25-1的另一方输入端子输入通过反相器27-1的反转时钟CK。在AND门26-1的另一方输入端子输入时钟CK。
上述2个AND门25-1、AND门26-1的输出数据介由OR门(或门)28-1输出。依此则在时钟CK为“H”的期间+1倍的间拔数据由OR门28-1输出。另外,在时钟CK为“L”的期间-1倍的间拔数据由OR门28-1输出。也就是说,在时钟CK为“H”期间算出式(12)的第1项,在“L”期间算出式(13)的第1项。由2个AND门25-1、AND门26-1、反相器27-1及OR门28-1构成本发明之53的第1切换电路。
第2级D型触发器22-1的输出数据,介由8倍的乘法器29-1(相当于本发明之53的第2乘法器)输出。如式(12)(13)所示,关于第2项在两式并无±符号的变化,故不需要第1项的时钟CK的符号切换电路。
第3级D型触发器23-1的输出数据,介由-1倍的乘法器30-1(相当于本发明之53的第3乘法器)输入AND门31-1的一方输入端子的同时,不介由乘法器(相当于+1倍)而输入AND门32-1的一方输入端子。在AND门31-1的另一方输入端子输入时钟CK。在AND门32-1的另一方输入端子输入通过反相器33-1的反转时钟CK。
上述2个AND门31-1、AND门32-1的输出数据介由OR门34-1输出。依此则在时钟CK为“H”的期间-1倍的间拔数据由OR门34-1输出。另外,在时钟CK为“L”的期间+1倍的间拔数据由OR门34-1输出。也就是说,在时钟CK为“H”期间算出式(12)的第3项,在“L”期间算出式(13)的第3项。由2个AND门31-1、AND门32-1、反相器33-1及OR门34-1构成本发明之53的第2切换电路。
上述OR门28-1的输出数据、8倍乘法器29-1的输出数据、及OR门34-1的输出数据,是由2个加法器35-1、36-1(相当于本发明之53的加法器)相加。依此则在时钟CK为“H”期间上述式(12)的运算结果由加法器36-1输出。在时钟CK为“L”期间上述式(13)的运算结果由加法器36-1输出。
对上述电路依序输入图3(b)所示间拔数据A、B、C、……,则可由加法器36-1输出如A、B1、B2、C1、C2、……被2倍过取样的内插数据,另外,在式(12)(13)中数据值全体被乘上1/8倍,达成其的电路设在第1级过取样电路的最终级。
图2的数据内插装置,由例如1个间拔数据B生成2个内插数据B1、B2时,针对两内插数据。共用的式(12)(13)的第2项,是共用1个8倍乘法器29-1形成数据,如上述生成2个内插数据时能共用的电路尽可能共用化,则全体的电路构成可简化。
在上述加法器36-1的输出级,设有由D型触发器37-1、加法器38-1、1/16倍乘法器39-1构成的平均化电路。1/16倍乘法器39-1的1/8倍份,相当于上述式(12)(13)的1/8倍,剩下的1/2倍份构成平均化电路的一部分。
D型触发器37-1,是依基准频率的1/4倍频率的时钟2CK,使加法器36-1的输出数据延迟1时钟。加法器38-1,是令加法器36-1的输出数据与D型触发器37-1的输出数据相加。1/16倍乘法器39-1是令加法器38-1的输出数据乘上1/16倍。
上述平均化电路的设置,是为使内插处理产生的时钟的相对位置的偏移回复原位置。例如,由加法器36-1输出如B1、B2、C1、C2……的内插数据时,在平均化电路依序执行(B1+B2)/2、(B2+C1)/2、(C1+C2)/2、……的运算。该平均化运算的执行结果为,
(B1+B2)/2={{(A+8B-C)/8}+{(-A+8B+C)/8}}/2=B
(B2+C1)/2={{(-A+8B+C)/8}+{(B+8C-D}/8}}/2
=(-A+9B+9C-D)/16 ……(14)
(C1+C2)/2={{(B+8C-D)/8}+{(-B+8C+D)/8}}/2=C
……
时钟的相对位置的偏移被修正回原正确位置。通过上述平均化电路的运算,则如后述使用图7说明的那样可使获得的取样函数的频率特性良好。
1/16倍乘法器39-1的输出数据被输入第2级过取样电路的D型触发器21-2,执行第2级的2倍的过取样。第2级过取样电路,除依基准频率的1/4倍频率的时钟2CK动作以外均同第1级过取样电路。
设在第2级过取样电路的最终级的1/16倍乘法器39-2的输出数据,倍输入第3级过取样电路的D型触发器21-3,执行第3级的2倍的过取样。第3级过取样电路,除依基准频率的1/2倍频率的时钟4CK动作以外均同第1级过取样电路。
图5是对上述图2的解压缩装置输入单位脉冲的数据时获得的过取样结果的特性图。在图5中,①是单位脉冲的输入数据,②是2倍过取样的数据,③是4倍过取样的数据,④是8倍过取样的数据。④所示过取样数据的波形函数,在全区域可进行1次以上微分,而且在有限的取样位置为收敛于0的有限台的取样函数。
因此;应用本实施例的数据内插处理时,其结果就是使用图5的④所示的取样函数进行依离散式各间拔数据的重叠,因而使用可微分1次以上的函数可圆滑地内插间拔数据间的值。
以内插处理提升模拟取样频率的周知数据内插方法,一般使用称为sinc函数的取样函数。
图6是sinc函数的说明图。sinc函数,是令狄拉克(Dirac)的δ函数进行逆傅立叶变换而成,假设取样函数为f时可定义为sinc(πft)/(πft)。该sinc函数,仅在t=0的取样点其值为1,其他所有取样点的值为0。
使用上述sinc函数的数据内插方法,令算出的各内插值由取样保持电路保持生成阶梯状信号波形之后,经由低通滤波器输出圆滑的信号。但是,此方法输出的连续信号,会因低通滤波器引起相位特性劣化的问题。
另外,上述sinc函数,是在±∞收敛于0的函数,因而为能算出正确的内插值,需对全取样数据值对应的sinc函数值进行计算后、相加。但是,实际上因处理能力或电路规模的关系,而限定所考虑的取样数据的范围后进行卷积运算。因此,获得的内插值会有舍入误差,无法获得正确的内插值为其问题。
相对于此,图5④的取样函数,在全区域可进行1次以上微分,沿横轴的取样位置仅在有限局部区域内具有0以外的有限值,在其他区域其值均为0的有限范围的函数。
另外,图5④的取样函数,是仅在中央的取样点为极大值,其他几个取样点的值均为0的特征的函数,为能获得圆滑的波形信号必要的取样点需全通过。
因此,取代图6的周知sinc函数,改用图5④的取样函数,依各间拔数据进行重叠,则对间拔数据间的值可使用可微分1次以上的函数进行圆滑的内插。依此则低通滤波器不需要,因而可防止相位特性的劣化。
另外,图5④的取样函数,仅在有限的取样点收敛于,故仅需考虑该有限范围内的离散式数据即可。因此,计算1个内插值时仅需考虑有限数的间拔数据的值,可大幅削减处理量。而且,对于该有限范围外兹间拔数据,本来应考虑但不是因为处理量或精确度的关系予以忽视,而是理论上不须考虑,故而可防止舍位误差的发生。
另外,在压缩侧,例如由2个取样数据B、C计算1个间拔数据时,如上述式7所示,不通过仅使用对象取样数据B、C的单纯运算,而是通过也考虑其邻接的取样数据A、D的运算来计算间拔数据,此情况下的运算,是依成为不会发生舍位误差的取样函数的基准的数字基本函数进行,故加入至少两邻的取样数据A、D的考虑,考虑,如式7所示计算间拔数据,则在解压缩侧可得忠实再现原始数据所需间拔数据。
图7是图5④的取样函数的频率特性。如图7所示,可得极良好的频率特性。依此则成为所谓反射噪声出现的处刚好加入陷波滤波器的形状;可有效抑制反射噪声的发生。
另外,图2的解压缩装置,是实现本发明的解压缩方法的电路构成的一例,但并不限于此。
例如,分别设置令由3个D型触发器的输出抽头取出的各数据乘上-1倍、8倍、+1倍之后相加的第1加/乘法电路,及令由3个D型触发器的输出抽头取出的各数据乘上+1倍、8倍、-1倍之后相加的第2加/乘法电路也可。
图8是此情况下的电路构成例。在此仅图示进行2倍过取样的电路,但令同样的电路以n个串接即可进行2n倍的过取样。另外,省略平均化电路的图示。
在图8中,3级的D型触发器41、42、43,是令离散式依序输入的间拔数据依序延迟1时钟CK。第1加/乘法电路,具备:令第1级的D型触发器4 1的输出数据乘上-1倍的第1乘法器44,及令第2级的D型触发器42的输出数据乘上8倍的第2乘法器45,及令第1乘法器44的输出数据、第2乘法器45的输出数据及第3级的D型触发器43的输出数据相加的加法器46、47。
另外,第2加/乘法电路,具备:令第2级的D型触发器42的输出数据乘上8倍的第3乘法器48,及令第3级的D型触发器43的输出数据乘上-1倍的第4乘法器49,及令第3乘法器48的输出数据、第4乘法器45的输出数据及第1级的D型触发器41的输出数据相加的加法器50、51。
第1加/乘法电路(加法器47)输出的数据,被输入AND门52的一方输入端子,在AND门52的另一方输入端子输入经由反相器53反转的反转时钟CK。另外,第2加/乘法电路(加法器51)输出的数据,被输入AND门54的一方输入端子,在AND门54的另一方输入端子输入时钟CK。
2个AND门52、54的输出数据,是介由OR门55输出。依此则在时钟CK为“H”期间,式(12)所示运算结果经由OR门55输出,在时钟CK为“L”期间,式(13)所示运算结果经由OR门55输出。
另外,如图9所示,图8使用2个的8倍乘法器以1个乘法器兼用也可。另外,图9也仅图示进行的倍过取样的电路。将同样电路n个串接可进行2n倍的过取样。另外,平均化电路的图示也省略。
图9所示解压缩装置,具备:令依序输入的间拔数据依序延迟1时钟CK的3级的D型触发器61、62、63。另外,具备:令第1级的D型触发器61的输出数据乘上-1倍的第1乘法器64,及令第2级的D型触发器62的输出数据乘上8倍的第2乘法器65,及令第3级的D型触发器63的输出数据乘上-1倍的第3乘法器66。
另外,具备令第1乘法器64的输出数据、第2乘法器65的输出数据及第3级的D型触发器63的输出数据相加的第1加法器67、68,令第2乘法器65的输出数据、第3乘法器66的输出数据及第1级的D型触发器61的输出数据相加的第2加法器69、70。
加法器68输出的数据,被输入AND门71的一方输入端子,在AND门71的另一方输入端子输入经由反相器72反转的反转时钟CK。另外,加法器70输出的数据,被输入AND门73的一方输入端子,在AND门73的另一方输入端子输入时钟CK。
2个AND门71、73的输出数据,是介由OR门74输出。依此则在时钟CK为“H”期间,式(12)所示运算结果经由OR门74输出,在时钟CK为“L”期间,式(13)所示运算结果经由OR门74输出。
上述实施例中,是进行式(12)(13)的运算来进行数据内插,对算出的内插数据更进行平均化运算以便补正时钟的相对位置的偏移。但是也可直接进行式(14)的运算而省略平均化运算。
直接进行式(14)的运算时,对依序输入的间拔数据,是对注目的邻接2个取样点的间拔数据及其邻接两边的取样点的间拔数据,依上述数字基本函数的值进行权值附加计算,以便依序算出用于内插上述2个取样点的间拔数据之间的内插数据。例如,注目的2个间拔资粹为B,C时,其间的内插数据(B+C)/2可由式(15)算出,
(B+C)/2=(-A+9B+9C-D)/16 ……(15)
另外,图10是此情况下的电路构成例。在此仅图示进行的倍过取样的电路,但令同样的电路以n个串接即可进行2n倍的过取样。
图10所示解压缩装置,具备:令依序输入的间拔数据依序延迟1时钟CK的4级的D型触发器81、82、83、84。该4级的D型触发器81、82、83、84相当于本发明之59的4级延迟电路。
另外,具备:令第1级的D型触发器81的输出数据乘上-1倍的第1乘法器85,及令第2级的D型触发器82的输出数据乘上9倍的第2乘法器86,及令第3级的D型触发器83的输出数据乘上9倍的第3乘法器87,及令第4级的D型触发器84的输出数据乘上-1倍的第4乘法器88。
另外,具备令上述第1~第4乘法器85~88的输出数据相加的加法器89、90、91。
加法器91输出的数据,被输入AND门92的一方输入端子,在AND门92的另一方输入端子输入经由反相器93反转的反转时钟CK。另外,输入初级D型触发器81的间拔数据,是介由仅延迟上述各电路方块81、91的合计延迟量的延迟电路94被输入AND门95的一方输入端子,在AND门95的另一方输入端子输入时钟CK。
2个AND门92、95的输出数据,是介由OR门96输出。依此则在时钟CK为“H”期间,输入的间拔数据直接由OR门96输出,在时钟CK为“L”期间,式(15)所示运算结果的内插数据经由OR门96输出。
另外,图10是进行式(15)的运算的一例,但并不限于此。例如取代图10的加/乘法电路85~91,改用以下构成也可。也就是说,加/乘法电路由:令第1级D型触发器81的输出数据与第4级D型触发器84的输出数据相加的第1加法器,及令第2级D型触发器82的输出数据与第3级D型触发器83的输出数据相加的第2加法器,及令上述第1加法器的输出数据乘上-1倍的第1乘法器,及令上述第2加法器的输出数据乘上9倍的第2乘法器,及令上述第1乘法器的输出数据与上述第2乘法器的输出数据相加的第3加法器构成。
如上述详细说明,依实施例1,在压缩侧,依据在全区域成为可微分1次以上的取样函数的基准的数字基本函数算出间拔数据,可达成8倍的压缩率。另外,在解压缩侧,使用同一数字基本函数算出内插数据,可忠实再现压缩前的原始数据。此时的间拔数据,仅以式(7)的极简单的四则运算即可算出,内插数据,仅以式(12)(13)或式(14)的极简单的四则运算即可算出。
依式(7)(12)(13)(14),对某一取样点的离散式数据计算间拔数据或内插数据时,仅需考虑注目的取样点的离散式数据及其周边数个取样点的离散式数据即可。另外,对压缩对象的数据不须进行时间/频率转换处理,可在时间轴上直接进行压缩/解压缩,处理不复杂,构成简单。
因此,依本实施例,不仅可实现高压缩率,及再生数据的高质量化,也可缩短运算时间,同时可简化运算电路。
另外,上述实施例中,数字基本函数是使用依每一时钟使数据值变化为-1、1、8、8、1、-1,此数值为最佳,但使用以外的数值(例如相当于两侧部分的权值不为-1而设为1或0,相当于正中间部分的权值设为8以外的值等)作为数字基本函数也可。
另外,上述实施例1中,是令压缩装置及解压缩装置组成逻辑电路构成硬件,但也可以具备CPU,MPU,ROM,RAM等的计算机系统构成,由存在上述ROM或RAM的程序的动作来实现上述压缩装置及解压缩装置的机能也可。
(实施例2)
以下说明本发明实施例2。在实施例2使用令图4的数字基本函数依每一时钟偏移相加(平均化)的函数。
图11是实施例2的间拔及内插的原理说明图。(a)为间拔原理,(b)为内插原理。首先,使用图11(a)说明本实施例的间拔原理。
在图11(a)所示数据构造中,横轴的A、B、C、……表示依每一时钟依序输入的各取样点的取样数据,该数据值为对应数字基本函数的系数。另外,纵轴的a、b、c、……表示通过数字基本函数加工的取样数据的中心位置。
如图11(a)所示,对取样数据A的数字基本函数,是以最初的时钟位置为先头令各函数值(-1、0、9、16、9、0、-1)偏移一时钟而作成。另外,对下一取样数据B的数字基本函数,是以较最初的时钟位置落后1个时钟的时钟位置为先头令各函数值偏移一时钟而作成。同样,对依序输入的各取样数据C,D,E,F……的数字基本函数,是以更落后1个时钟的时钟位置分别为先头令各函数值偏移一时钟而作成。
实施例2中,依上述数据结构,对各取样点的取样数据A、B、C、……进行1/2的间拔运算。在实施例2,数字基本函数的中心位置和实施例1不同,重叠在1个数据位置上。在此,采用跳跃1个的连续取样数据,对采用的取样点,在与其对应的数字基本函数的中心位置的行进行令数据值替换为卷积运算值的处理。
也就是说,对最初的3个取样数据A、B、C,因运算必要的数据不足,无法进行间拔而保持原状态。对下一取样数据D,在与其对应的数字基本函数的中心位置d的行,如式(16)进行各数据值的相加调整振幅令其结果作为间拔数据,
D→(16D+9(C+E)-(A+G))/32 ……(16)
另外,下一取样数据E被放弃,采用更下一取样数据F,在与其对应的数字基本函数的中心位置f的行如式(17)进行运算替换为间拔数据,
F→(16F+9(E+G)-(C+I))/32 ……(17)
以下同样以跳越1个时钟位置h、j、l的卷积运算值作为间拔数据。
如上述以1/2间拔的数据为基准进行同样的间拔运算,则可将原始数据间拔为1/4。另外,以1/4间拔的数据为基准进行同样的间拔运算,则可将原始数据间拔为1/8。就理论而言,重复进行n次同样的间拔运算则可将原始数据压缩为1/2n倍。
以下以图11(b)说明实施例2的数据内插原理。在图11(b)所示数据构造,横轴的A、B、C、……表示依每一时钟依序输入的间拔数据,该数据值为对应数字基本函数的系数。另外,纵轴的a、b、c、……表示通过数字基本函数加工的间拔数据的中心位置。
如图11(b)所示,对取样数据A的数字基本函数,是以较最初的时钟位置超前的时钟为先头令各函数值(-1,0,9,16,9,0,-1)依序偏移1个时钟而作成。另外,对下一间拔数据B的数字基本函数,是以最初的时钟位置为先头令各函数值偏移一时钟而作成。同样,对依序输入的各间拔数据C,D,E,F……的数字基本函数,是以更落后2个时钟的时钟位置分别为先头令各函数值偏移一时钟而作成。
依此数据构造,例如对应间拔数据C的值被加工的数字基本函数的中心位置c,是和实施例1不同,重叠在1个数据位置上。在的实施例2,使用该时钟位置c的数据,及其前后的时钟位置的数据进行卷积运算,则由1个间拔数据c可算出2个内插数据c1、c2。
以时钟位置c为中心位置的前后3行分的数据分别为c-,c,c+,则如下式所示,
c-=-A+9B+9C-D ……(18)
c=16C ……(19)
c+=-B+9C+9D-E ……(20)
由式(18)(19)可得,
(c-+c)=(-A+9B+25C-D) ……(21)
由式(19)(20)可得,
(c+c+)=(-B+25C+9D-E) ……(22)
依式(21)(22)考虑振幅的调整分,则1个间拔数据C可替换为2个内插数据C1、C2,其可由式(23)(24)表示,
C1=(-A+9B+25C-D)/32 ……(23)
C2=(-B+25C+9D-E)/32 ……(24)
另外,关于间拔数据C,式(23)(24)所示关系也成立在其他间拔数据D、E、F、……。因此,如下式所示,1个间拔数据口可以2个内插数据D1、D2,1个间拔数据E可以2个内插数据E1、E2,1个间拔数据F可以2个内插数据F1、F2分别替换。
D→D1=(-B+9C+25D-E)/32、D2=(-C+25D+9E-F)/32
E→E1=(-C+9D+25E-F)/32、E2=(-D+25E+9F-G)/32
F→F1=(-D+9E+25F-G)/32、F2=(-E+25F+9G-H)/32
……
如上述对某一取样点的间拔数据(例如C)计算内插值时,是令该注目的取样点的间拔数据乘上25倍的值,1个前的取样点的间拔数据乘上9倍的值,2个前的取样点的间拔数据乘上-1倍的值,及1个后的取样点的间拔数据乘上-1倍的值相加,令该相加值除以32而得第1内插值(例如C1)。
另外,令该注目的取样点的间拔数据乘上25倍的值,1个前的取样点的间拔数据乘上-1倍的值,1个后的取样点的间拔数据乘上9倍的值,及2个后的取样点的间拔数据乘上-1倍的值相加,令该相加值除以32而得第1内插值(例如C2)。
针对各取样点的间拔数据进行,即可对原间拔数据进行2倍的过取样。
另外,以进行2倍过取样的内插数据为基准进行同样的内插处理,则可对原间拔数据进行4倍的过取样。另外,以进行4倍过取样的内插数据为基准进行同样的内插处理,则可对原间拔数据进行8倍的过取样。就理论而言,重复同样的内插处理n次则可对原间拔数据进行2n倍的过取样。
以下以图12说明实现上述间拔动作的实施例2的压缩装,置(间拔装置)的构成。
图12的压缩装置,是令进行1/2倍间拔的电路以3级串接而构成,第1~第3级的电路构成分别附加符号(-1~-3)予以区别。主要符号相同,仅附加符号不同的电路构成表示具相同机能。
第1级的间拔电路,是依基准频率(例如44-1KHz)的时钟8CK动作。7级的D型触发器101-1,102-1,103-1,104-1,105-1,106-1,107-1,是令离散式依序输入的取样数据(例如16比特)依序延迟基准频率的1时钟8CK,该D型触发器101-1~107-1相当于本发明之5的7级延迟电路。
加法器108-1,是令由第1级及第7级D型触发器101-1、107-1的输出抽头取出的数据相加。乘法器109-1是令加法器108-1的输出数据乘上-1倍。加法器108-1及乘法器109-1相当于本发明之6的第1加/乘法电路。
加法器110-1,是令由第3级及第5级D型触发器103-1、105-1的输出抽头取出的数据相加。乘法器111-1是令加法器110-1的输出数据乘上9倍。加法器110-1及乘法器111-1相当于本发明之6的第2加/乘法电路。
乘法器112-1,是令由第4级D型触发器104的输出抽头取出的输出数据乘上16倍。
加法器113-1、114-1,是令上述3个乘法器109-1、111-1、112-1的输出数据相加。乘法器115-1是令加法器114-1的输出数据乘上1/32倍。加法器113-1、114-1及乘法器115-1相富在本发明之6的第3加/乘法电路。
对于上述电路依序输入图11(a)所示取样数据A、B、C……,则由乘法器115-1输出式(16)(17)所示1/2的间拔数据。乘法器115-1的输出数据,被输入第2级间拔电路的D型触发器101-2,执行第2级的1/2间拔。第2端间拔电路,除依基准频率的1/2倍频率的时钟4CK动作以外均同第1级的间拔电路。
另外,依图12的电路,取样数据D相关的式(16)的间拔数据由乘法器115-1输出之后,取样数据E相关的间拔数据被输出,之后,取样数据F相关的式(17)的间拔数据被输出。但是,取样数据E相关的间拔数据,因第2级间拔电路是依基准频率的1/2倍频率的时钟4CK动作而被忽视,下一取样数据F相关的间拔数据接续在第2级间拔电路被处理。
设在第2级间拔电路最终级的乘法器115-2的输出数据,被输入第3级间拔电路的D型触发器101-3,执行第3级的1/2间拔。第3级间拔电路,除依基准频率的1/4倍频率的时钟2CK动作以外均同第1级的间拔电路。由第3级间拔电路输出的数据,依基准频率的1/8倍频率的时钟CK被保持在D型触发器116后,作为最终的间拔数据(压缩数据)输出。
图13是的实施例2的解压缩装置(内插装置)的构成。
图13的解压缩装置,是令进行2倍的过取样的电路以3级串接而成,第1~第3级的电路以附加符号(-1~-3)区别。另外,主要符号相同,仅附加符号不同的电路构成表示具相同机能。
第1级的过取样电路,是依基准频率的1/8倍频率(5.5125KHz)时钟CK动作。5级的D型触发器121-1,122-1,123-1,124-1,125-1,是令依序输入的间拔数据(例如16比特)依序延迟1时钟CK,该D型触发器121-1~125-1相当于本发明之63的5级延迟电路。
由第1级D型触发器121-1的输出抽头取出的数据,被输入-1倍的乘法器126-1。由第2级D型触发器122-1的输出抽头取出的数据,被输入+9倍的乘法器127-1及-1倍的乘法器133-1。
由第3级D型触发器123-1的输出抽头取出的数据,被输入25倍的乘法器128-1。由第4级D型触发器124-1的输出抽头取出的数据,被输入-1倍的乘法器129-1及+9倍的乘法器134-1。由第5级D型触发器125-1的输出抽头取出的数据,被输入-1倍的乘法器135-1。
-1倍的乘法器126-1,+9倍的乘法器127-1,25倍的乘法器128-1,及-1倍的乘法器129-1的输出数据由3个加法器130-1、131-1、132-1相加。-1倍的乘法器133-1、25倍的乘法器128-1、+9倍的乘法器134-1及-1倍的乘法器135-1的输出数据,由3个加法器136-1、137-1、138-1相加。
加法器132-1的输出数据被输入AND门(与门)139-1的一方输入端子。在AND门139-1的另一方输入端子输入时钟CK。另外,加法器138-1的输出数据被输入AND门(与门)140-1的一方输入端子。在AND门140-1的另一方输入端子输入通过反相器141-1的反转时钟CK。
上述2个AND门139-1、140-1的输出数据介由OR门(或门)142-1供至1/32倍的乘法器143-1。依此则在时钟CK为“H”的期间式(23)所示运算结果由1/32倍的乘法器143-1输出。另外,在时钟CK为“L”的期间式(24)所示运算结果由1/32倍的乘法器143-1输出。
对上述电路依序输入图11(b)所示间拔数据A、B、C……,则可由1/32倍的乘法器143-1输出如A、B、C1、C2、D1、D2……被2倍过取样的内插数据。
1/32倍的乘法器143-1的输出数据被输入第2级过取样电路的D型触发器121-2,执行第2级的2倍的过取样。第2级过取样电路,除依基准频率的1/4倍频率的时钟2CK动作以外均同第1级过取样电路。
设在第2级过取样电路的最终级的1/32倍的乘法器143-2的输出数据,被输入第3级过取样电路的D型触发器121-3,执行第3级的2倍的过取样。第3级过取样电路,除依基准频率的1/2倍频率的时钟4CK动作以外均同第1级过取样电路
设在第3级过取样电路的最终级的1/32倍的乘法器143-3的输出数据,依基准频率的时钟8CK保持在D型触发器144之后,作为最终的内插数据(解压缩数据)输出。
另外,对构成图13的解压缩装置输入单位脉冲的数据时获得的取样函数,是和图5所示的略相同。因此,适用实施例2的数据内插处理时,对于间拔数据间的值使用可微分1次以上的函数可进行圆滑的内插。依此则不需要低通滤波器,可防止相位特性的劣化。
另外,计算1个间拔数据的内插值时仅需考虑有限数(如上述式(23)(24)所示4个)的间拔数据的值,故可大幅削减处理量。而且,对于该有限台范围外的各间拔数据,本来应考虑但不是因为处理量或精确度的关系予以忽视,而是理论上不须考虑,故而可防止舍位误差的发生。
如上述详细说明,依的实施例2,和实施例1同样,不仅可实现高压缩率,及再生数据的高质量化,也可缩短运算时间,同时可简化运算电路。
另外,实施例2中,如图11所示,是使用令图4的数字基本函数依每一时钟偏移、相加(平均化)的函数计算内插数据,在该函数内已经进行平均化运算。因此,进行式(23)(24)的内插运算后,不必进行平均化运算,可省略平均化电路。
另外,上述实施例2中,数字基本函数是使用依每一时钟使数据值变化为-1、1、8、8、1、-1,此数值为最佳,但使用以外的数值(例如相当于两侧部分的权值不为-1而设为1或0,相当于正中间部分的权值设为8以外的值等)作为数字基本函数也可。
另外,上述的实施例2中,是令压缩装置及解压缩装置组成逻辑电路构成硬件,但也可以具备CPU,MPU,ROM,RAM等的计算机系统构成,由存在上述ROM或RAM的程序的动作来实现上述压缩装置及解压缩装置的机能也可。
(实施例3)
以下说明本泼明实施例3。
图1 4是实施例3的压缩装置的构成例。如图14所示,本实施例的压缩装置,具备:无声音处理部201,间拔处埋部202,线性压缩部203,舍入运算部204,及区块化部205。
无声音处理部201,相当于本发明的替换部,它是令作为压缩对象而输入的各取样数据的绝对值进行舍入处理使其仅变小第1给定值(例如“4”)。另外,输入的取样数据的绝对值小于上述第1给定值,输入的取样数据的绝对值小于第2给定值(例如“16”),且微分数据的短区间平均值(短区间的缺陷值例如为8区块)小于第3给定值(例如“8”)时,该取样数据视为无声音,将数据值替换为“0”。
通过上述处理,可修正DC偏压,除去输入数据中包含的微细杂音成分。
间拔一处理部202,相当于本发明的间拔部,对无声音处理部201输出的取样数据进行实施例1或实施例2说明的任一间拔处理,也可选择性切换,适用任一的间拔处理。令压缩数据数据通过该间拔处理部202,可实现最低8倍的压缩率。
线性压缩部203,包含本发明的取样点检测部及压缩数据生成部,对间拔处理部202输出的间拔数据进行以下说明的线性压缩处理。也就是说,由间拔处理部202输出的各间拔数据的取样点之中,检测出连结2个间拔数据间的直线上的数据值,与该直线上的数据值相同的取样点的间拔数据值之间的误差成为所需值以下的取样点,以该取样点为取样点。之后,计算检测出的各取样点的离散式振幅数据,及表示各取样点间的时间间隔的时序数据值。
上述取样点的检测处理更具体说明如下,也就是说,由间拔数据之中,选择基准的间拔数据,及由其起算的时间间隔在给定范围内的另一方的间拔数据。以连结该2个间拔数据间的直线上的各数据值,与和该直线上的各数据值祥的取样点的各间拔数据值的误差全在所需值以下的取样点,作为在上述给定范围中时间间隔变为最长的取样点,以其作为取样点检测出。
图15是线性压缩的基本原理。在图15,横轴表时间,纵轴表间拔数据的振幅。图15的D1-D9,是在1时钟CK的取样周期由间拔处理部202输入线性压缩部203的间拔数据的一部分。
图15的例,以间拔数据D1作为最初采用的基准间拔数据,另外,取样点检测时选择的2个间拔数据间的时间间隔,最大设为6区块的范围。另外,时序数据值使用3比特或4比特时,间拔数据间的时间间隔最大可设为7区块或15区块。
首先,如图15(a)所示,选择基准的间拔数据D1,及由其起算时间间隔在给定范围内为最大的间拔数据D7。之后,判断连结该2个间拔数据间的直线上的各取样点的数据值D2′、D3′、D4′、D5′D6′,与和该直线上的各数据值D2′~D6′相同的取样点的各间拔数据值D2、D3、D4、D5、D6之间的各个误差是否全在所需值以下。
也就是说,判断连结2个间拔数据D1-D7的直线上的各数据值D2′、D3′、D4′、D5′、D6′,与各间拔数据值D2、D3、D4、D5、D6之间的各个误差是否全在虚线所示所需值以下。满足此条件的情况下,以D7的取样点作为取样点检测出。但是,此例中,直线上的数据值D4′,与和其对应的间拔数据D4之间的误差大于所需值,故在此时点不采用间拔数据D7的取样点作为取样点,先进行处理。
之后,如图15(b)所示,选择由基准的间拔数据D1起算的时间间隔间拔数据D7少1时钟CK的间拔数据D6。之后,判断连结该2个间拔数据D1-D6间的直线上的各取样点的数据值D2″、D3″、D4″、D5″,与和该直线上的各数据值D2″~D5″相同的取样点的各间拔数据值D2、D3、D4、D5之间的各个误差是否全在所需值以下。
各个误差全在所需值以下时,以该间拔数据D6的取样点为取样点检测出。此例中,直线上的各数据值D2″、D3″、D4″、D5″,与各间拔数据值D2、D3、D4、D5之间的各个误差全在所需值以下,故以该间拔数据D6的取样点为取样点检测出。
另外,关于D1-D7间、D1-D6间、……、D1-D3间连结的各个直线,无法满足各个误差全在用要值以下的条件时,以间拔数据D2的取样点为取样点检测出。也就是说,间拔数据D1-D2间无其他间拔数据存在,故对该区间不必进行误差运算。因此,关于运结其他区间的各个直线无法满足误差条件的情况下,以现在基准的间拔数据D1的邻接的间拔数据D2的位置作为取样点检测出。
检测出1个取样点之后,以该取样点数据作为新的基准间拔数据,在6区块范围内进行以上同样的处理。依此则由间拔数据D6起6区块范围内的各个误差均在所需值以下,且由间拔数据D6起算的时间间隔最长的取样点为下一取样点倍检测出。
以下同样依序检测出多个取样点,之后获得检测出的各取样点的离散式振幅数据值,与以时钟数表示各取样点间的时间间隔的时序数据值的组合,上述例中获得各取样点的振幅数据值(D1、D6、……)与时序数据值(5、※,……)的组合(D1、5)、(D6、※)、……。
另外,上述是选择最初2个间拔数据间的时间间隔在给定范围内成为最大的取样点(间拔数据D1与D7的取样点)开始进行误差判断,依序缩短时间间隔进行处理为例说明,但取样点检测方法并不限于此。
例如,选择最初2个间拔数据间的时间间隔在给定范围内成为最小的取样点(间拔数据D1与D3的取样点)开始进行误差判断,依序增长时间间隔进行处理也可。另外,选择2个间拔数据间的时间间隔在给定范围内的中央附近的取样点(间拔数据D1与D4的取样点)开始进行误差判断也可。另外,对给定范围内获得的全部时间间隔的图型进行误差判断,之后由满足误差条件的图型中选择时间间隔最长的图型也可。
但是,由基准间拔数据起给定范围内满足误差条件的取样点会有2个以上存在的情况。此情况下,由满足误差条件的2个以上取样点之中,检测出由基准间拔数据起的时间间隔为最长的取样点作为取样点。依此则各个时序数据值可收敛在给定比特内的同时,检测出的取样点的数可减少至最低,可提升压缩率。
以下依图16说明连结2个间拔数据间的直线上的各数据值,与和该各数据值相同的取样点的间拔数据值的误差的运算方法。图16(a)是基准间拔数据D1,与和其分离2个时钟的位置的间拔数据D3以直线连接情况下的误差e2的图。
在图16(a),数据D1-D3间的某一间拔数据D2,与连接数据D1-D3间的直线上的数据D2′的误差e2可以式(25)表示,
e2=(D2-D1)-(D3-D1)/2
2e2=2D2-2D1-D3+D1
=2D2-D1-D3
=(D2-D1)-(D3-D2)
=D2′-D3′
∴e2=-(D3′-D2′)/2=-D3″/2 ……(25)
但是,在式(25)中,“′”表示1次微分值,“″”表示2次微分值。如式(25)所示,直线的时间间隔为2个时钟情况下的误差e2可以间拔数据D3的2次微分值表示。因此,假设容许误差为δ,在图14的线性压缩部203成为判断是否满足|e2|≤δ的条件。其中“| |”的符号表示绝对值。
图16(b)表示基准间拔数据D1,与和其分离3个时钟的位置的间拔数据D4以直线连接情况下的2个误差e2、e3的图。
在图16(b),数据D1-D4间的某一间拔数据D2、D3,与连接数据D1-D4间的直线上的数据D2″、D3″的误差e2、e3分别可以式(26)(27)表示,
e2=(D2-D1)-(D4-D1)/3
3e2=3D2-3D1-D4+D1
=3D2-2D1-D4
=2(D2-D1)-(D4-D2)
=2(D2-D1)-(D4-D3)-(D3-D2)
=2D2′-D4′-D3′
=-(D4′-D3′)-2(D3′-D2′)
=-D4″-2D3″
∴e2=-1/3(D4 ″+2D3″) ……(26)
e3=(D3-D1)-2(D4-D1)/3
3e3=3D3-3D1-2D4+2D1
=3D3-D1-2D4
=-2(D4-D3)+D3-D1
=-2(D4-D3)+(D3-D4)+(D2-D1)
=-2D4′+D3′+D2′
=-2(D4′-D3′)-(D3′-D2′)
=-2D4″-D3″
∴e3=-1/3(2D4″+D3″) ……(27)
如式(26)(27)所示,直线的时间间隔为3个时钟情况下的误差e2、e3均可以取样数据D3、D4的2次微分值表示。此情况下,在图14的线性压缩部203成为。判断是否满足|e2|≤δ,且|e2|≤δ的条件。另外,先判断误差e2、e3之中较大的之后以该较大的判断是否满足判断条件也可。
同样,直线的时间间隔为4个时钟情况下的误差e2、e3、e4可以间拔数据D3、D4、D5的2次微分值以式(28)~(30)表示。
e2=-1/4(D5″+2D4″+3D3″) ……(28)
e3=-1/4(2D5″+D4″+2D3″) ……(29)
e4=-1/4(3D5″+2D4″+D3″) ……(30)
此情况下,在图14的线性压缩部203成为判断是否满足|e2|≤δ、|e2|≤δ、且|e4|≤δ的条件。另外,先判断误差e2、e3、e4之中较大的之后以该较大的判断是否满足判断条件也可。
同样,直线的时间间隔为5个时钟情况下的误差e2、e3、e4、e5可以间拔数据D3、D4、D5、D6的2次微分值以式(31)~(34)表示。
-e2=1/5(D6″+2D5″+3D4″+4D3″) ……(31)
-e3=1/5(2D6″+4D5″+6D4″+3D3″) ……(32)
-e4=1/5(3D6″+6D5″+4D4″+2D3″) ……(33)
-e3=1/5(4D6″+3D5″+2D4″+D3″) ……(34)
此情况下,在图14的线性压缩部203成为判断是否满足|e2|≤δ、|e2|≤δ、|e4|≤δ、且|e5|≤δ的条件。另外,先判断误差e2、e3、e4、e5之中较大的之后以该较大的判断是否满足判断条件也可。
同样,直线的时间间隔为6个时钟情况下的误差e2、e3、e4、e5、e6可以间拔数据D3、D4、D5、D6、D7的2次微分值以式(35)~(39)表示。
e2=-1/6(D7″+2D6″+3D5″+4D4″+5D3″) ……(35)
e3=-1/6(2D7″+4D6″+6D5″+8D4″+4D3″) ……(36)
e4=-1/6(3D7″+6D6″+9D5″+6D4″+3D3″) ……(37)
e5=-1/6(4D7″+8D6″+6D5″+4D4″+2D3″) ……(38)
e6=-1/6(5D7″+4D6″+3D5″+2D4″+D3″) ……(39)
此情况下,在图14的线性压缩部203成为判断是否满足|e2|≤δ、|e2|≤δ、|e4|≤δ、|e5|≤δ、且|e6|≤δ的条件。另外,先判断误差e2、e3、e4、e5、e6之中较大的之后以该较大的判断是否满足判断条件也可。
如上述式(25)~(39)所示,本实施例的线性压缩处理使用的误差数据,均可用间拔数据的2次微分值算出。在线性压缩部203,是通过间拔数据的2次微分值算出误差数据,检测出满足误差条件的取样点作为取样点之后,输出检测出的取样点的振幅数据及表示各取样点间的时间间隔的时序数据。
舍入运算部204,相当于本发明的舍入运算部,是对线性压缩部203输出的振幅数据的低位数比特进行舍入运算。该舍入运算,例如可令线性压缩部203的输出数据除以给定值(例如256或512)。通过上述舍入运算,可将1字节的数据长削减数比特,可大幅减少数据量。
输入舍入运算部204的振幅数据,例如为附加符号的16位原始数据,可表示32767个大小的数据值。但是,可听音频的声音数据的情况下,实际使用的数据大多为较大值,以16比特表现的全体数据区域(0~32767)之中,数据不太出现在较小的数据区域。因此,对具如此较大值的数据即使削减低位数比特,也不致影响再生声音的质量。
另外,舍入运算处理,不以单纯的给定值进行除法运算,而使舍入运算部204的输出数据与输入数据的关系成为非线性关系般进行数据值的舍入运算也可,图17是此情况下的舍入运算的例。在图17的例,采用线性压缩部203的输入数据值的对数,以该值作为舍入运算部204的输出数据。
另外,如图18所示,令图17的对数曲线以几个线分的结合予以近似,使用该近似关系,依线性压缩部203输入的数据的振幅来改变输出数据的振幅,据以使输入数据值与输出数据值成非线性关系也可。另外,图18的例,是以5个线分的结合来近似图17的对数曲线,但若以更多线分结合则精确度更能提升。
如上述依非线性关系进行舍入运算,则以16比特表现的可听音频的声音数据的全体数据区域之中,可使输入数据值集中在大部分数据出现的中央附近的数据区域。依此则可缓和舍入运算的影响的同时,振幅较小处的量化噪声可减低,舍入运算对再生声音的影响更能减少。
另外,使用图17的对数函数进行舍入运算时,因对数底的值会使再生声音质量稍有变化。因此,以该对数底的值为参数任意设定也可。另外,依对数化数据值的小数点以下的值的处理,会影响压缩率及再生声音的质量。重视压缩率时舍去小数点以下的数据值,但重视再生声音的质量时可作为参数而任意设定采用的小数点以下的数据值的几位数。
另外,图14的例,在最初抽出取样点的振幅数据,对抽出的振幅数据进行舍入运算,但反的在最初对无声音处理后的全数据或间拔处理后的全间拔数据进行舍入运算之后,由被施以舍入运算的振幅数据中抽出取样点的振幅数据也可。
区块化部205,是对舍入运算部204施以低位数比特的舍入运算的振幅数据,及线性压缩部203生成的时序数据附加标题信息施以区块化,作为压缩数据输出。输出的压缩数据被传送在传送线路,或记录在记录媒体。
图19是相对于图14的构成的压缩装置的实施例3的解压缩装置的构成例。如图19所示,本实施例的解压缩装置,具备:逆区块化部211,逆舍入运算部212,线性解压缩部213,及内插处理部214。
逆区块化部211,是依区块化压缩数据中包含的标题信息,由该压缩数据中取出振幅数据及时序数据。逆舍入运算部212,相当于本发明的逆舍入运算部,是对逆区块化部211取出的振幅数据进行与压缩侧的舍入运算部204相反的逆舍入运算。
也就是说,在图14的舍入运算部204,单纯将数据值进行以256或512等给定值除算的处理时,在逆舍入运算部212进行令振幅数据乘上256或512倍的处理。另外,在舍入运算部204,使用图17、18的对数函数或其近似函数的非线性关系进行舍入运算时,是使用与该函数具相反关系的图20、21所示指数函数或其近似函数进行非线性关系的逆舍入运算。
另外,使用图20的指数函数进行逆舍入运算时,可以指数值为参数任意设定。另外,虽舍去指数化数据的小数点以下的数据值,但可作为参数而任意设定采用的小数点以下的数据值的几位数。此情况下,压缩时舍去小数点以下,而在解压缩时通过小数点以下的数据值的采用,可提升压缩率的同时,提升再生声音的质量。
线性解压缩部213,相当于本发明第1内插部,是使用逆舍入运算部212输出的振幅数据,与逆区块化部211输出的时序数据,依序对连续的取样点的振幅数据间进行线性内插的内插运算,据以生成内插各个振幅数据值之间的内插数据。
也就是说,线性解压缩部213,是由逆区块化部211输入压缩数据中包含的时序数据,由输入时钟生成与压缩侧检测出的取样点间相同的表示不定的时间间隔的读出时钟。之后,依该生成的读出时钟,由逆舍入运算部212依序输入2个逆舍入运算后的振幅数据,对该2个振幅数据间进行直绵的内插运算,生成各取样点间的内插数据。
这样,线性解压缩处理,是对被施以逆舍入运算的各取样点的振幅数据之间,以时序数据表示的时间间隔进行线性内插运算的压缩时,对2个间拔数据间进行线性内插时,是判断该2个间拔数据间的某一其他间拔数据,与内插的直线之间将产生多少误差,以即使进行线性内插也不会产生大误差的点作为取样点检测出。因此,即使对上述所
各取样点的振幅数据之间仅进行单纯的线性内插,也可再现在原始数据大略同一波形的数据。
内插处理部214,相当于本发明第2内插部,是对线性解压缩部213输出的离散式第1内插数据,进行实施例1或实施例2说明的任一内插处理,据以生成第2内插数据。也可选择性切换、适用任一内插处理。上述生成的数字内插数据,必要时可经由D/A转换部(未图示)转换为模拟信号,作为再生模拟信号输出。
上述构成的本实施例的压缩装置及解压缩装置,可由例如具备CPU、MPU、ROM、RAM的计算机系统构成,其机能由上述ROM或RAM等储存的程序的动作来实现。
上述构成的本实施例的压缩装置及解压缩装置,可组合逻辑电路构成硬件电路。
图22是实施例3适用的压缩前的原始数据与解压缩的再生数据的比较波形图。如图22所示,原始数据的波形与再生数据的波形几乎完全一致,附图上可看出恰似仅存在1个波形。
图23是压缩前的原始数据与解压缩的再生数据的输入输出特性。由图23也可知,可得极其良好的输入输出特性,原始数据与再生数据几乎一致。
图24是,对图19的解压缩装置,输入图14的压缩装置生成的单一压缩数据时所得的解压缩数据的频率特性。如图24所示,可得极其良好的频率特性。依此则成为在所谓反射噪声出现的处正好加入陷波滤波器的形状,可有效抑制反射噪声的发生。
如上述详细说明般,依实施例3,在压缩侧的间拔处理部202,在全区域,依成为可微分1次以上的函数的有限范围内的取样函数的基础的数字基本函数计算间拔数据,可达成8倍的压缩率。
另外,在线性压缩部203,由间拔处理部202算出的间拔数据中,仅取出满足误差条件的取样点的数据,获得其与时序数据的组合。另外,在舍入运算部204对线性压缩部203取出的振幅数据的低位数比特进行舍入运算,对1字节的数据长可削减数比特,因此,可大幅削减数据量。
由上述可知,依本实施例可达成全体极高的压缩率(约8~数百)
而且,在解压缩侧的内插处理部214,使用和压缩侧间拔处理部202使用的数字基本函数相同的函数计算内插数据,可忠实再现压缩前的原始数据。另外,在与线性解压缩部213对应的线性压缩部203,在解压缩处理进行线性内插时,以和原始数据的误差在所需值以下的取样点为取样点检测出,故原始数据的再现性良好。
特别是线性内插生成的取样点间的内插数据,和压缩前的原始数据比较,不仅振幅误差小,相位偏移也可抑制在极小。压缩对象数据使用声音时,相位偏移对音色会有影响,但本实施例中相位偏移几乎不存在,可忠实再现原始数据的音色。
另外,在压缩侧进行舍入运算,被设为对象的大部分振幅数据,集中出现在全区域中的中央附近的数据区域,端部附近的数据区域几乎未出现,故即使削减低位数比特也不至于影响解压缩侧的再生数据质量。
而且,本实施例中,该舍入运算的进行,是以舍入运算前的数据值与舍入运算后的数据值的关系成为非线性关系而进行。依此则压缩对象数据使用声音时,可使输出数据值集中在表示可听音频的声音数据的全体数据区域之中,大部分数据出现的中央附近的数据区域,可缓和舍入运算的影响,更能抑制对解压缩侧的再生声音的质量的影响。
另外,依本实施例,对压缩对象数据不需进行时间/频率转换处理,可在时间轴上直接进行压缩/解压缩。而且,间拔或与其对应的内插处理可以极其简单的四则运算实现,线性压缩或与其对应的线性解压缩处理,在内插处理中也仅进行简单的线性内插运算即可实现。
因此,全体的处理不复杂,处理可高速化的同时,构成简单化。由压缩侧传送压缩数据在解压缩侧再生时,可依直线上极其简单的线性内插运算,依序处理输入的压缩数据使再生,可实现实时动作。
由上述可知,依本实施例,再生数据质量可保持极其良好,可达成更高的压缩率。而且,运算时间可短缩化,运算电路可简单化。
另外,实施例3中,在解压缩侧,各取样点的振幅数据之间的内插数据是以线性内插算出,但内插运算并不限于此。例如,使用给定的取样函数进行曲线内插计算也可。另外,也可以本发明人先前申请的特愿平11-173245号公开的内插处理。此情况下,可得极其近似模拟信号波形的内插,故内插处理后级的D/A转换器或LPF可以不要。
另外,不仅在解压缩侧,在压缩侧也使用曲线内插,在压缩对象数据中包含的2个间拔数据间进行曲线内插时,以和原始数据的误差在所需值以下的取样点为取样点检测出也可。此情况下的曲线内插较好与解压缩侧的曲线内插为相同的运算。
另外,实施例3中,是将时序数据的比特数设为3比特,由基准间拔数据起6时钟范围内画出直线进行误差判断,但本发明并不限于此。例如,进行误差判断时的给定范围设为7个时钟也可。另外,时序数据的比特数设为4比特,由基准间拔数据起画出直线进行误差判断的给定范围设为8个时钟以上也可。依此则更能提升压缩率。另外,该时序数据的比特数,或者进行误差判断的给定范围也可作为参数予以任意设定。
另外,实施例3中,检测取样点进行误差判断时采用的2个间拔数据间的时间间隔的采用值为连续。例如在最大16个时钟(时序数据的比特数为5比特)的范围内进行误差判断时,作为基准间拔数据起算的时间间隔可采用的时序数据值为2、3、4、5、6、7、8、9、10、11、12、13、14、15、16中的任一个。
相对于此,在较给定间隔宽的范围内,作为时间间隔可采用的时序数据值也可设为不连续。例如,在最大16个时钟范围内进行误差判断时、作为基准间拔数据起算的时间间隔可采用的时序数据值可设为2、3、4、5、6、7、8、9、10、12、14、16、18、20、24等,
上述情况下,在不必增加欲检测1个取样点而进行的误差判断的数的情况下,可增大作为2个间拔数据间的时间间隔采用的最大宽度。依此则振幅变动不大部分,例如无声音部分,不会导致判断时间的延迟,取样点间的间隔可增长采用,取样点的数可尽量减少,更能提升压缩率。
另外,2个间拔数据间的时间间隔在较给定间隔窄的范围内(时间间隔为“10”以下的范围)为连续,在此部分可进行精确度良好的误差判断。一般而言,由基准取样点起至误差大于所需值的取样点止的时间间隔,大多出现在较上述给定间隔载的范围内。在满足该误差条件者较多的范围内,以离散式取得时间间隔,则取样点的数反而增加。
例如,作为基准间拔数据起算的时间间隔取得的时序数据值设为2、4、6、……时,即使本来满足误差条件的最大时间间隔为5个时钟,因未对该5个时钟进行误差判断,故实际采用的时间间隔为4个时钟。此种状态发生几次后,取样点的检测数变多。但是,在较上述给定间隔载的范围内探得的时间间隔为连续时,检测的取样点的数可以尽量减少。
另外,实施例3中,检测取样点的误差判断,是限定在基准间拔数据起算给定时钟范围内,但本发明并不限于此。例如,检测离散式取样点时选择的2个数据间的时间间隔不设定在给定范围内也可。另外,也可以误差大于所需值的取样点之前的取样点为取样点依序检测出。此情况下,尽可能增长取样点间的间隔,则更能减少检测的取样点的数,能实现更高的压缩率。
另外,在实施例3采用的误差的容许值,可用例如256、384、512等值,但并不限于此。缩小误差的容许值时,可实现重视再生模拟信号的再现性的压缩/解压缩。增大误差的容许值时,可实现重视压缩率的压缩/解压缩。也可以该误差的容许值为参数任意设定的。
另外,以误差的容许值为振幅的函数,例如振幅大的处增大误差的容许值,振幅小的处缩小误差的容许值也可。振幅大的处即使某一程度增大误差也不至于醒目,对音质不会有大影响、因此,如上述以误差的容许值作为数据振幅的函数变动时,误差即使某一程度增大也不至于醒目,此意味尽可能增长取样点间的间隔,可以尽量减少检测的取样点的数的同时,在误差较醒目的处,可使误差不至于变大。依此则再生数据的音质可保持极其良好,更能提升压缩率。
另外,以误差的容许值为频率的函数,例如频率高的处增大误差的容许值,频率低的处缩小误差的容许值也可。作为压缩对象被一连串输入的信号在高频部分,也就是说即使接近的取样点其取样数据值也变化较大的部分,当误差的容许值小时检测出的取样点数变多,无法实现高压缩率。但是,在高频部分通过动态增大误差的容许值,则可保持再生数据的全体音质良好,且更能提升压缩率。
当然,令误差的容许值作为振幅及频率双方的函数而动态变化也可。
另外,在实施例3,以非线性关系进行舍入运算时,舍入运算前后的数据值成对数函数的关系,但若重视一部分的数据区域,则适用对数函数以外的关系也可。
另外,图14的压缩装置的构成,无声音处理部201也可省略。
另外,省略舍入运算部204而适用图像数据的压缩也可。
(实施例4)
以下说明本发明实施例4。
图25是实施例4的压缩装置的构成。在图25中,与图14所示同一符号的具有相同机能,并省略重复说明。
如图25所示,本实施例的压缩装置,具备:格式转换部301,无声音处理部201,间拔处理部202,舍入运算部204,0压缩部302,及区块化部303。
格式转换部301,进行将输入信号的格式转换为本实施例的压缩装置适用的格式。例如,输入的WAV格式的信号转换为TXT(文书)格式的信号。输入信号为模拟信号时,令该模拟信号进行A/D转换后进行格式转换。
0压缩部302,相当于本发明的0压缩部,针对舍入运算部204的输出数据,当0数据连续n个时钟以上时,令该连续的n个以上的0数据,替换为-0(H80)与连续的0数据的时钟数的组合并输出的。舍入运算部204使用对数函数进行舍入运算时的输出值可达255,-0(H80)不存在数据值,故可以其作为0压缩的开始标记使用。
由0压缩状态回复时,检测给定临限值以上的数据连续m个时钟以上(例如2个时钟),则可由0压缩状态回复至通常动作。
区块化部303,是对0压缩部302进行0压缩处理的振幅数据附加标题信息进行适当的区块化,作为压缩数据输出的。输出的压缩数据被传送在传送线路,或记录在记录媒体。
图26是区块化的压缩数据的格式例。图26(a)是压缩数据全体的格式,如图26(a)所示,压缩数据,是在64比特的标题信息之后,接续0压缩部302输出的压缩信息。压缩信息是以9比特为一单位的数据。
图26(b)是压缩信息的格式。有声音部(未被0压缩部302进行替换的数据),是由舍入运算部204输出的压缩信息构成。另外,无声音部(被0压缩部302进行替换的数据),是由-0(仅符号比特设为“1”的数据),与连续的0数据的时钟数的组合构成。
图27是相对于图25的压缩装置的实施例4的解压缩装置的构成。与图27,与图19同一符号的具备同一机能,并省略其重复说明。
如图27所示,本实施例的解压缩装置,是由逆区块化部311,逆舍入运算部212,内插处理部214,及格式转换部312构成。
逆区块化部311,是依区块化的图26所示压缩数据中含有的标题信息,由该压缩数据中取出压缩信息。此时,当检测出-1(H80)的数据时,再生其后接续记录的时钟数分的0数据。如上述逆区块化部311,是包含本发明的0解压缩部。
格式转换部312,是进行令内插处理部214输出的解压缩数据的格式转换为压缩前的原来形式的处理。例如,将内插处理部214的输出数据转换为WAV格式的信号。另外,必要时,对格式转换后的信号进行D/A转换输出。
上述构成的本实施例的压缩装置及解压缩装置,可由例如具备CPU、MPU、ROM、RAM的计算机系统构成,其机能由上述ROM或RAM等储存的程序的动作来实现。
上述构成的本实施例的压缩装置及解压缩装置的一部分或全部,可组合逻辑电路而以硬件电路构成。
如上述详细说明般,依实施例4,在压缩侧的间拔处理部202,在全区域,依成为可微分1次以上的函数的有限范围内的取样函数的基础的数字基本函数计算间拔数据,可达成8倍的压缩率。
另外,在舍入运算部204,对间拔处理部202生成的间拔数据(振幅数据)的低位数比特进行舍入运算,故1字节的数据长可减少数比特,数据量可大幅减少。
和实施例3比较,因线性压缩不存在振幅数据的削减,但时序数据则全不需要。因此,构成压缩信息的一单位的数据长可缩短9比特,可削减数据量。
另外,取代线性压缩,改在0压缩部302进行0压缩处理,则可将具某一时间间隔的0数据压缩为“-0”与时钟数的组合,更能削减数据量。而且,在无声音处理合201预先将绝对值小的数据替换为0数据,故该0压缩更能增大数据的削减量。
由上述可知,依本实施例可达成全体极高的压缩率(约8~数百)。
而且,在解压缩侧的内插处理部214,使用和压缩侧间拔处理部202使用的数字基本函数相同的函数计算内插数据,可忠实再现压缩前的原始数据。
另外,虽在压缩侧进行舍入运算,但被设为对象的大部分振幅数据,集中出现在全区域中的中央附近的数据区域,端部附近的数据区域几乎未出现,故即使削减低位数比特也不至于影响解压缩侧的再生数据质量。
而且,本实施例中,该舍入运算的进行,是以舍入运算前的数据值与舍入运算后的数据值的关系成为非线性关系而进行。依此则压缩对象数据使用声音时,可使输出数据值集中在表示可听音频的声音数据的全体数据区域之中,大部分数据出现的中央附近的数据区域,可缓和舍入运算的影响,更能抑制对解压缩侧的再生声音的质量的影响。
另外,依本实施例,对压缩对象数据不需进行时间/频率转换处理,可在时间轴上直接进行压缩/解压缩,而且可以极其简单的四则运算实现。另外,和实施例3比较,线性压缩的处理也被省略。因此,全体的处理不复杂,构成简单化。由压缩侧传送压缩数据在解压缩侧再生时,可依直线上极其简单的线性内插运算,依序处理输入的压缩数据使再生,可实现实时动作。
由上述可知,依本实施例,再生数据质量可保持极其良好,可达成更高的压缩率。而且,运算时间可短缩化,运算电路可简单化。
实施例1~实施例4的压缩/解压缩系统,如上述可由硬件构成、DSP、软件的任一予以实现。例如,以软件实现时,本实施例的压缩装置及解压缩装置,实际上是以计算机的CPU或MPU、RAM、ROM构成,通过RAM或ROM记忆的程序的动作来实现。
因此,计算机执行本实施例的机能而动作的程序记录在例如CD-ROM等记录媒体,令其读入在计算机即可实现。记录上述程序的记录媒体,除CD-ROM以外,可用例如软盘、硬盘、磁带、光盘、光磁盘、DVD、非挥发性记忆卡等。另外,令上述程序介由网际网路等网路下载在计算机来实现也可。
另外,不经由计算机执行被供给的程序来实现上述实施例的机能,而改令该程序与使计算机工作的OS(操作系统)或其他应用软件等共同实现上述实施例的机能的情况,或者,令供给的程序的处理的全部或一部分通过计算机的机能扩张板进行而实现上述实施例的机能的情况下,相关程序也属于本发明的实施方式。
另外,上述各实施例,是实施本发明的具体化的一例,而不是用来限制本发明的技术范围。也就是说,本发明,在不脱离其要旨的情况下可做各种变形实施。
依上述说明的本发明,可实现压缩率提升与再生数据质量的提升的两方,并且,信号的压缩/解压缩处理可简单化,处理时间可缩短,同时实现它的构成也可简单化。