CN101022118A - 具有增强电容的cmos成像器光电二极管及其制造方法 - Google Patents
具有增强电容的cmos成像器光电二极管及其制造方法 Download PDFInfo
- Publication number
- CN101022118A CN101022118A CNA2007100055790A CN200710005579A CN101022118A CN 101022118 A CN101022118 A CN 101022118A CN A2007100055790 A CNA2007100055790 A CN A2007100055790A CN 200710005579 A CN200710005579 A CN 200710005579A CN 101022118 A CN101022118 A CN 101022118A
- Authority
- CN
- China
- Prior art keywords
- electric charge
- conductivity type
- collecting region
- light
- sensitive element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 21
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 239000000463 material Substances 0.000 claims abstract description 94
- 239000000758 substrate Substances 0.000 claims abstract description 73
- 239000004065 semiconductor Substances 0.000 claims abstract description 16
- 238000012546 transfer Methods 0.000 claims description 32
- 230000015572 biosynthetic process Effects 0.000 claims description 23
- 239000002019 doping agent Substances 0.000 claims description 23
- 239000002800 charge carrier Substances 0.000 claims description 17
- 238000009792 diffusion process Methods 0.000 claims description 16
- 230000003287 optical effect Effects 0.000 claims description 15
- 238000011049 filling Methods 0.000 claims description 10
- 238000002347 injection Methods 0.000 claims description 10
- 239000007924 injection Substances 0.000 claims description 10
- 238000002955 isolation Methods 0.000 claims description 8
- 238000009825 accumulation Methods 0.000 claims description 6
- 230000008878 coupling Effects 0.000 claims description 4
- 238000010168 coupling process Methods 0.000 claims description 4
- 238000005859 coupling reaction Methods 0.000 claims description 4
- 239000000203 mixture Substances 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 62
- 238000005516 engineering process Methods 0.000 description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 14
- 229920005591 polysilicon Polymers 0.000 description 11
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 6
- 238000001459 lithography Methods 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 238000013461 design Methods 0.000 description 5
- 238000007667 floating Methods 0.000 description 5
- 239000011521 glass Substances 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 239000004020 conductor Substances 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 229910052790 beryllium Inorganic materials 0.000 description 2
- ATBAMAFKBVZNFJ-UHFFFAOYSA-N beryllium atom Chemical compound [Be] ATBAMAFKBVZNFJ-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000011065 in-situ storage Methods 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 229910052749 magnesium Inorganic materials 0.000 description 2
- 239000011777 magnesium Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 238000004381 surface treatment Methods 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000673 Indium arsenide Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910003811 SiGeC Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000007430 reference method Methods 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 230000032258 transport Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1463—Pixel isolation structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
- H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
- H01L31/035272—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier
- H01L31/035281—Shape of the body
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Light Receiving Elements (AREA)
Abstract
本发明提供了具有表面的半导体衬底的像素传感器单元；在衬底中形成的光敏元件具有与包括衬底表面的物理边界隔离的非横向设置的电荷收集区。光敏元件包括在第一导电型材料的衬底中形成的具有侧壁的沟槽；与至少一个侧壁相邻形成第二导电型材料的第一掺杂层；以及在第一掺杂层和至少一个沟槽侧壁之间并在衬底的表面形成第一导电型材料的第二掺杂层，第二掺杂层将第一掺杂层与至少一个沟槽侧壁和衬底表面隔离。在其它实施例中，提供了附加光敏元件，包括接触光敏元件的非横向设置的电荷收集区的横向设置的电荷收集区并在衬底表面形成的掺杂层下面。
Description
技术领域
本发明涉及半导体光学图像传感器，具体地说，涉及具有深沟槽的新颖的CMOS(互补型金属氧化物半导体)图像传感器光电二极管结构，沿其侧壁具有二极管以增加结构的电容而不增加单元的面积。该沟槽结构可以设计为沟槽在运行复位阶段被完全耗尽并由于其比常规光电二极管具有较大的电容而可以保持较多电荷。
背景技术
CMOS图像传感器现在正在取代常规CCD传感器用于需要图像采集的应用，例如数码相机，蜂窝电话，PDA(个人数字助理)，个人计算机等。有利地，CMOS图像传感器通过采用已有的用于半导体器件例如光电二极管等的CMOS制造工艺以低成本制造。此外，CMOS图像传感器可以通过单电源运行，从而可以抑制其功耗低于CCD传感器的功耗，还有，CMOS逻辑电路和类似逻辑处理器件可以很容易地集成在传感器芯片中并因此缩小了CMOS图像传感器。
随着CMOS成像器中的像素尺寸持续减小，以减小成本，出现了一些问题：第一，由于减小的单元电容使得较小的面积减小了可以在给定单元中存储的电子的总量。第二，较小的面积增加了单元间的串扰，因为电子扩散是形成电子从衬底的深处到光电二极管表面的输运的主要原因。第三，因为测量到的较小量的电子和没有缩小的噪声源(其主要来自光电二极管和其支持电路的周围)使得信噪比降低。最近的沟槽型CMOS成像器光电传感器器件在美国专利Nos.6,232,626；6,500,692；2004/0195600并且还有美国专利Nos.6,611,037；6,767,759；6,730,980和6,838,742中有描述。
图1描述了典型的具有例如在现有技术美国专利No.6,232,626中示出的沟槽型结构的光电传感器单元10。如图1中所示，光电传感器单元10在包括第一导电型如p掺杂的外延层或阱表面层15的半导体衬底上形成。光电传感器单元10包括上面的对于辐射能透明并包括多晶硅的导电层18。在导电层18和下面的掺杂扩散区20之间形成由合适的材料如SiO2形成的绝缘层22。元件25包括转移(transfer)栅极并包括用第二导电型如n掺杂材料掺杂的扩散区20和30。根据现有工艺，掺杂扩散区20和30通过离子注入实现。扩散区30是第二导电型的浮置扩散区，可用作其它复位晶体管(没有示出)的源极。合并的n掺杂扩散区20和p型衬底15包括用于将光子能转变为用于光电传感器单元像素10的聚积图像电荷的光电二极管传感器。
电荷转移晶体管栅极25显示为被薄隔离物结构23a，b包围。与像素成像器单元相邻形成STI区40以将单元10与相邻的像素单元隔离。在运行中，来自像素的光聚焦在光电二极管上，其中电子在n型区20收集。在转移栅极25运行，即，通过将电压施加到包括，例如，n型掺杂多晶硅层或导电层70的转移栅极开启时，光生电荷24从电荷聚积n型掺杂区20通过转移器件表面沟道16转移到浮置扩散区30，如，掺杂n+型，如箭头A所示。
尽管显示提供与在衬底上占用可比面积的平面光电传感器元件相比增加的表面面积，因此显示出较高的电荷容量和提高的动态范围，具有一些缺陷，具体地说，是因为图1的该现有技术光电传感器单元教导与物理边界，例如沟槽壁，STI氧化物结构以及衬底的表面相邻形成电荷收集区。
因此，这些沟槽型CMOS成像器光电传感器器件的特征是存在大的暗电流，如，漏电流，其在像素上没有光时将像素电容放电。在像素输出处测量暗电流取决于光电二极管，晶体管以及像素中的互连性。没有一个上面提到的现有技术的参考方法会因此隔离电荷收集区，并不会影响暗电流的性能。
非常需要提供具有在深沟槽的侧壁上形成的光电探测器二极管，产生集电极隔离以及因此简化工艺的CMOS成像器。
非常需要提供具有在深沟槽的侧壁上形成的光电探测器二极管的CMOS成像器，光电二极管因此通过增加光电二极管的电容而不增加单元尺寸或单元漏电显示出增加的电子容量。
发明内容
因此，本发明的一个目的是提供具有在深沟槽的侧壁上形成的光电探测器二极管，产生集电极隔离并因此简化工艺的CMOS图像传感器。
本发明的另一个目的是提供具有在深沟槽的侧壁上形成的光电探测器二极管的CMOS成像器，光电二极管具有通过增加光电二极管的电容而不增加单元尺寸或单元漏电得到的增加的电子容量。
根据本发明的一个方面，提供了包括与物理边界(如，衬底表面，例如沟槽的上表面或侧壁/底部)隔离的非横向(如，纵向)收集区的像素传感器单元。在本发明的实施例中，在第一导电型(p型)的衬底中形成沟槽；包围沟槽壁形成第二导电型(n型)的第一掺杂层以形成收集区；在第一掺杂层和沟槽壁之间形成第一导电型(p型)的第二掺杂层，以及在与第二掺杂层耦合的衬底的表面上形成第一导电型的第三掺杂层，其中第二和第三掺杂层形成用于传感器单元的“钉扎层”并将收集区(如，第一掺杂层)与沟槽壁和衬底表面隔离。
有利地，将深沟槽光电二极管收集区(如，第一掺杂区)与像素传感器单元的沟槽壁和衬底表面隔离可以实现在相同或较小的钉扎电压下改进的暗电流性能。
一些实施例描述了包括具有表面的半导体衬底的像素传感器单元结构；衬底中形成的光敏元件具有非横向设置的电荷收集区，非横向电荷收集区与包括衬底表面的物理边界完全隔离。光敏元件包括在第一导电型材料的衬底中形成的具有侧壁的沟槽；与至少一个侧壁相邻形成的第二导电型材料的第一掺杂层；以及在第一掺杂层和至少一个沟槽侧壁之间形成并在衬底的表面形成的第一导电型材料的第二掺杂层，第二掺杂层将第一掺杂层与至少一个沟槽侧壁和所述衬底表面隔离。
在其它实施例中，提供了包括横向设置的电荷收集区的附加光敏元件，其中横向设置的电荷收集区包括接触第一光敏元件的非横向设置的电荷收集区的第二导电型材料的第一层的第二导电型材料层。该第二导电型材料层位于在衬底表面形成的第一导电型材料的第二掺杂层下面。
根据该其它实施例，与转移栅极器件相邻形成附加光敏元件，转移栅极器件用于将来自附加光敏元件的横向设置的电荷收集区的电荷载流子和来自光敏元件的非横向设置的电荷收集区的电荷载流子经过栅极沟道转移到已形成的扩散区。光敏元件的非横向设置的电荷收集区的第一层的第二导电型材料具有一定浓度，以使光敏元件在附加光敏元件的横向设置的电荷收集区聚积的电荷载流子耗尽之前完全耗尽聚积的电荷载流子。
根据本发明的另一个方面，提供了制造包括具有非横向设置的电荷收集区的光敏元件的像素传感器单元的方法。该方法包括以下步骤：
在第一导电型材料的衬底中形成沟槽凹槽，沟槽具有侧壁和底部部分；
用具有第二导电型材料的材料填充沟槽凹槽；
从填充的沟槽材料向外扩散第二导电型材料到包围沟槽侧壁和底部的衬底区以形成非横向设置的电荷收集区；
除去填充的沟槽材料以提供沟槽凹槽；
用具有第一导电型材料的材料填充沟槽凹槽；
形成具有第一导电型材料的表面注入层，表面注入层在沟槽的任意一侧形成；
其中沟槽型光敏元件的收集区由向外扩散的第二导电型材料形成并与衬底表面隔离。
另一步骤从填充的沟槽材料向外扩散第一导电型材料以在包围沟槽侧壁和底部的衬底区中和光敏元件的非横向设置的电荷收集区之间形成第一导电型材料层。
在另一实施例中，形成具有电荷收集区的第二光敏元件，电荷收集区横向设置，并与第一光敏元件的非横向设置的电荷收集区相邻。该步骤使在具有第一导电型材料的表面注入层的下面注入第二导电型材料，其中注入的第二导电型材料形成与衬底表面隔离的电荷收集区。
附图说明
通过下面参考附图的详细描述，本发明的目的，特征以及优点对本领域的技术人员将变得显而易见，其中：
图1通过截面图示出了根据现有技术包括光电二极管元件的CMOS图像传感器10；
图2通过截面图示出了根据本发明的第一实施例包括光电二极管元件120的CMOS图像传感器单元100；
图3通过截面图示出了根据本发明的第二实施例包括光电二极管元件220的CMOS图像传感器单元200；
图4A-4H示出了根据本发明的第一实施例形成沟槽光电二极管元件的工艺步骤；以及
图5A-5D示出了根据本发明的第二实施例形成沟槽光电二极管元件的工艺步骤。
具体实施方式
图2通过截面图描述了根据本发明的第一实施例包括光电传感器元件120(如，光电二极管)的CMOS图像传感器单元100。尽管为了示例性的目的只描述了一个CMOS图像传感器单元100，可以理解描述的像素单元结构预期包括具有通过没有示出的像素选择电路寻址的像素的行和列的安排成行和列的像素阵列。该像素阵列中的每个单元通过未在附图中示出的浅沟槽隔离(STI)结构与相邻单元隔离。
如图2所示，在第一导电型，典型地p型硅的半导体衬底105上形成包括沟槽型光电二极管元件120的CMOS图像传感器单元100。然而，衬底105可以是包括，例如，Si、SiGe、SiC、SiGeC、GaAs、InP、InAs以及其它III-V化合物半导体，II-V化合物半导体，或多层半导体，例如绝缘体上硅(SOI)，绝缘体上硅碳(SiCOI)或绝缘体上硅锗(SGOI)的体半导体。为了描述的目的，衬底105是第一导电型的含硅半导体衬底，如，用p型掺杂剂材料，例如硼或铟(用于III-V半导体的铍或镁)轻掺杂到范围在，例如，1e14到1e16cm-3之间的标准浓度。
光电传感器器件本身，如，光电二极管120，包括用第一导电型材料，如，p型多晶硅115填充的沟槽结构121，并包括穿过形成包围沟槽121的p型边界层118的沟槽边界向外扩散的p型掺杂剂材料。与p型区118相邻并在其周围紧接形成典型地第二导电型的非横向(如，纵向)收集区，如，n型掺杂层112。在运行中，光生载流子在p型衬底的光有源收集区106中产生并在包围p型多晶硅填充的沟槽121的n型区112中收集。包围沟槽的n型掺杂区112直接与转移栅极耦合。也就是，如图2所示，与光电二极管元件120相邻形成转移栅极125，其用于将光生电荷从光电二极管元件120的电荷聚积n型掺杂区112穿过沟道160转移到浮置扩散区140，如，最近的光电传感器单元设计中的掺杂n+型。
参考图2，本发明的光电传感器(光电二极管)元件120的特征是电荷收集区112与物理边界，如，上衬底表面或沟槽表面的侧壁/底部隔离。例如，在本发明的第一实施例中，形成p型表面层130a，b，其对于传感器单元起到钉扎层的作用，并将收集区112与表面边界隔离。而且，穿过沟槽边界向外扩散并形成p型边界层118的p型掺杂剂材料将收集区112与沟槽侧壁和底部表面边界隔离。如图中所示，表面层130b典型地比130a掺杂的低和浅。
图3通过截面图示出了根据本发明的第二实施例包括光电传感器元件220(如，光电二极管)的CMOS图像传感器单元200。
尽管为了示例性的目的只描述了一个CMOS图像传感器单元200，可以理解描述的像素单元结构预期包括具有通过没有示出的像素选择电路寻址的像素的行和列的安排成行和列的像素阵列。
如图3中所示，CMOS图像传感器单元200包括第一常规光电二极管250并相邻光电二极管250形成的第二沟槽型光电二极管元件220。如图3所示，第一常规光电二极管250横向地(水平地)取向并与沟槽型光电二极管元件220相邻，以使常规光电二极管250的电荷收集区与沟槽型光电二极管元件220的电荷收集区连接。第一横向光电二极管250和第二沟槽型光电二极管220在第一导电型，典型地p型硅的半导体衬底205上形成，如在第一实施例中，并在p型表面层230a，b的下面，用于增强隔离。如将要详细描述，根据本发明的第二实施例的传感器单元结构220的总电容增加而没有增加光电二极管的面积。
第二光电传感器器件本身，如，光电二极管220，包括用第一导电型材料，如，p型多晶硅215填充的沟槽结构221，并包括穿过形成包围沟槽221的p型边界层218的沟槽边界向外扩散的p型掺杂剂材料。与p型区218相邻并在其周围紧接形成典型地第二导电型的非横向(如，纵向)收集区，如，n型掺杂层212。
在运行中，光生载流子在p型衬底的光有源收集区206中产生，并在形成光电二极管250的n型掺杂区中和在包围p型多晶硅填充的沟槽221的n型区212中收集。形成光电二极管250的n掺杂区将其收集的电荷和从包围沟槽的n型掺杂区212收集的电荷直接耦合到转移栅极。也就是，如图3所示，与光电二极管元件250相邻形成转移栅极225，其用于将光生电荷从电荷聚积n型掺杂光电二极管250和光电二极管元件220的电荷聚积n型掺杂区212穿过沟道260转移到浮置扩散区240，如，最近的光电传感器单元设计中的掺杂n+型。
如本发明的第一实施例中，第二实施例的光电传感器(光电二极管)元件220的特征是将电荷收集区212和250与物理边界，例如，上衬底表面或沟槽表面的侧壁/底部隔离。例如，在本发明的第二实施例中，形成p型表面层230a，b，其对于传感器单元起到钉扎层的作用，并将收集区212，250与表面边界隔离。如图3中所示，在转移栅极下形成的p型层230b的深度比p型层230b的剩余部分浅。而且，穿过沟槽边界向外扩散并形成p型边界层218的p型掺杂剂材料将收集区212与沟槽侧壁和底部表面边界隔离。根据本发明的第二实施例，钉扎电位由光电二极管的参数决定。而且，沟槽光电二极管元件220被设计为在横向光电二极管250之前完全耗尽。也就是，n型电荷收集区212的掺杂水平低于横向光电二极管250的n型电荷收集区的掺杂水平。
通过图4A-4E描述了制造本发明的第一和第二实施例的沟槽型光电二极管结构120，220的方法300。通常，根据本发明的方法，如图4A中所示，在第一导电型(如，p型)的衬底中形成沟槽321。为了描述的目的，衬底305是第一导电型的含硅半导体衬底，如，用p型掺杂剂材料，例如硼或铟(用于III-V半导体的铍或镁)轻掺杂到范围在，如，1e14原子/cm3到1e16原子/cm3之间的标准浓度。接着，使用标准处理技术，在衬底中形成沟槽凹槽321。也就是，利用沟槽光刻，施加、构图并显影光致抗蚀剂掩膜(没有示出)以暴露用于形成沟槽蚀刻的开口区。随后，穿过掩膜中的开口执行蚀刻工艺，如反应离子蚀刻以形成延伸至衬底表面下面的深度为约0.2μm到6μm的沟槽凹槽321。可以理解开口的沟槽的形状可以是纵向的(类似盒状)，或锥形，或类似“v”形。在图4B中示出的第二步骤中，沟槽凹槽321用由第二导电型材料，如，n型掺杂剂材料掺杂的材料331填充。为了解释的目的，该玻璃材料包括用于n型掺杂材料的PSG(磷硅玻璃)，并由公知的CVD工艺在沟槽内沉积，或可选地使用SOG(玻璃上旋涂)工艺。在沉积n型掺杂玻璃材料后，执行回蚀刻或化学机械平面化技术除去任何多余的PSG填充材料并平面化衬底表面。然后，如图4C中所示，实施热处理，如退火，将n型掺杂剂从玻璃源331驱入沟槽壁中。具体地说，来自PSG沟槽填充331的n型杂质向外扩散到包围沟槽侧壁和底部的衬底区以形成所得光电二极管元件的n型光生载流子收集区312。n型光生载流子收集区312的厚度范围在20nm和400nm之间，并包括浓度范围在1×1016原子/cm3和1×1018原子/cm3之间的n型载流子。接着，如，通过选择性氢氟酸(HF)蚀刻，或潜在地氟基REI(反应离子蚀刻)工艺，或干和湿工艺的结合，蚀刻掉PSG沟槽填充331，以产生图4C中描述的结构。现在开口的光电传感器器件沟槽321此时再次用由第一导电型材料原位掺杂的多晶硅如p型多晶硅315填充，任何多余的多晶Si材料315由CMP平面化，如图4D中所示。
相对于如图2中描述的只具有纵向光电二极管的本发明的第一实施例，继续如现在参考图4E-4H描述的工艺。此时，完成了独特的纵向光电二极管工艺。现在继续只具有很少的特例的标准CMOS处理的工艺。工艺包括隔离步骤，如，形成沟槽340a，340b以变成(SROX或STI)隔离结构345a，345b，如图4F所示，随后进行Nwell，Pwell注入和其它阱注入。附加形成p型掺杂材料层330a，330b。例如，用于转移栅极的Vt调整(tailor)注入包括注入p型掺杂材料以形成图4F中的层330b。优选地，用于转移栅极的Vt调整注入的掺杂剂浓度典型地大于1e16原子/cm3。随后进行栅极处理，延伸，和源极/漏极注入340，如图4H中所示。此时，典型地在CMOS成像器处理中，还执行钉扎层的注入。
现在参考图4G，其详细描述了表面处理和光刻步骤后生成的结构，光刻步骤用于施加表面氧化物层348(典型地是氧化物，例如，SiO2或类似介质氧化物，氮化物或氮氧化物)，其将合适地被构图并蚀刻以形成转移栅极介质，以及如，多晶硅材料的栅极导电层或栅极层叠325。如公知的，转移栅极包括在绝缘栅极介质层72，如，二氧化硅或氮化硅上面的掺杂层或导体层，如掺杂的多晶硅，钨或其它合适的材料，并包括如图1中所示的绝缘侧壁隔离物23a，b。
现在参考图4H，详细描述了将p型掺杂剂材料注入到结构的表面以形成p型表面注入层330a′，即，使电子远离表面产生/复合位置的步骤。该步骤典型地在源极/漏极注入步骤(不久之前或之后)执行。该步骤将掺杂剂材料注入到与在330a′示出的表面位置对应的在先前光刻步骤(没有示出)中形成的开口处的衬底表面上。优选地，在合适的能量和浓度中注入p型掺杂剂材料以确保对于下面的轻掺杂衬底的电导率。P型表面层330a的厚度范围在10nm和200nm之间并优选地具有大于1×1018原子/cm3的浓度以确保收集区与表面和随后形成的转移栅极器件隔离。
相对于具有横向和纵向光电二极管的本发明的第二实施例(在图2中描述)，图5A和5B中示出了在施加如参考图4E-4G描述的相似的处理步骤后形成的所得光电传感器单元结构。图5A-5D详细描述了在完成纵向光电二极管处理(具有多晶硅导体415)后执行的方法步骤。这些步骤包括在隔离层开始的标准的CMOS成像器处理步骤，随后进行N光电二极管注入，Nwell，Pwell，和其它阱注入，栅极处理，延伸，源极/漏极注入，和钉扎层注入等……如工业标准的CMOS成像器工艺流程中完成的。例如，如图5A中所示，描述了在形成沟槽(如，STI)隔离结构445a，445b，以及注入p型掺杂材料层430a，430b后所得的结构。例如，对转移栅极的Vt调整注入包括注入p型掺杂材料以形成图5A中的层430b。之后，如图5B中所示，描述了在执行其它表面处理和光刻步骤后生成的结构，光刻步骤用于施加表面氧化物层448(典型地是氧化物，例如，SiO2或类似介质氧化物，氮化物或氮氧化物)，其将合适地被构图并蚀刻以形成转移栅极介质，以及在绝缘栅极介质层上面的掺杂层或导体层，如，掺杂多晶硅，钨或其它合适的材料的栅极导体层或栅极层叠325。横向导电二极管和转移栅极工艺将按照标准CMOS成像器工艺流程执行。因此，如图5C中所示，描述了N光电二极管注入450，如图5D中描述的延伸，以及源极/漏极注入440。此时，典型地在CMOS成像器处理中，还执行了钉扎层注入。
应该理解在第一和第二实施例中，作为在随后的CMOS成像器处理流程中持续使用的热积累的结果，将光电二极管器件暴露于适量的温度，其适于使原位掺杂的第一导电型材料，如，p型多晶硅315的第二向外扩散在各自的第一n型掺杂区112，212和沟槽底部/侧壁之间形成本发明的各自的光电二极管100，200的向外扩散的p型层118(图2)和向外扩散的p型层218(图3)。如图2和图3中描述的本发明的实施例中所示，在衬底的表面上形成的第一导电型的各自的掺杂表面层130a，130b和230a，230b与各自的光电二极管100，200的向外扩散的p型层118，218耦合，以使它们形成用于传感器单元的“钉扎层”并将收集区(如，第一n型掺杂层)与沟槽壁和衬底表面隔离。
可以理解形成各自的光电二极管100，200的第二向外扩散层118，218的附加步骤使层118，218中的向外扩散的第一导电型(p型)材料的浓度大于形成各自的光生载流子收集区112，212的各自的向外扩散的第二导电型(n型)材料的浓度。
本发明的CMOS光电传感器单元的优势包括：1)增加了单元容量；2)被完全耗尽的能力；3)钉扎结构(没有与n型掺杂剂相邻的氧化物界面)；4)减小了串扰(也就是，深沟槽结构制造了在硅中深处的横向场，其优选地收集接近该单元产生的电荷(并且相邻单元也将优选地收集它们的电荷))；5)不增加达到较高容量需要的单元面积(如果通过使光电二极管变大来设计增加容量，其会发生)；6)少量增加暗电流(也就是，如果通过增加掺杂剂浓度来设计增加容量，暗电流的增加会很大)；以及，7)钉扎电位没有改变(如果通过增加掺杂剂浓度来设计增加容量，其会发生)。
如所述，在没有增加光电二极管的面积的前提下增加了结构的总电容。钉扎电位任由电流光电二极管的参数决定。参考本发明的第二实施例，如图2中所示，沟槽光电二极管220具有该n型掺杂剂浓度并在运行中合适的偏置以确保其在纵向光电二极管250耗尽前完全耗尽，即，将所有电子从深沟槽光电二极管220的转移栅极中驱出。如技术人员所意识的，在由浮置扩散提供的穿过转移栅极的钉扎电压下完全耗尽n型掺杂区212以切断暗电流。钉扎光电二极管被视为“钉扎”，因为在完全耗尽光电二极管时光电二极管中的电位被钉扎为恒定值Vp。
尽管已经示出和描述了本发明的优选实施例，当然，可以理解在不脱离本发明的精神的前提下可以在形式和细节上进行许多变化和修改。因此，本发明旨在不限于描述和示出的特定的形式，而应该认为涵盖落入所附权利要求书的范围的所有的修改。
Claims (24)
1.一种像素传感器单元，包括：
半导体衬底，具有表面；
光敏元件，在具有非横向设置的电荷收集区的衬底中形成；
所述非横向电荷收集区与包括所述衬底表面的物理边界完全隔离。
2.根据权利要求1的像素传感器单元，其中所述光敏元件包括：
沟槽，具有侧壁，在第一导电型材料的所述衬底中形成；
第二导电型材料的第一掺杂层，与至少一个所述侧壁相邻形成；以及
第一导电型材料的第二掺杂层，在所述第一参杂层和所述至少一个沟槽侧壁之间形成以及在所述衬底的表面形成，所述第二掺杂层将所述第一掺杂层与所述至少一个沟槽侧壁和所述衬底表面隔离。
3.根据权利要求1的像素传感器单元，其中在所述衬底的所述表面形成的所述第一导电型材料的所述第二掺杂层在所述沟槽的任意一侧形成。
4.根据权利要求2的像素传感器单元，其中所述沟槽还包括底部，所述第一掺杂层与所述底部相邻形成。
5.根据权利要求4的像素传感器单元，其中所述第二掺杂层在所述第一掺杂层和所述沟槽的所述底部之间形成。
6.根据权利要求5的像素传感器单元，还包括附加光敏元件，其横向设置并与具有所述非横向设置的电荷收集区的所述光敏元件相邻。
7.根据权利要求6的像素传感器单元，其中所述附加光敏元件包括横向设置的电荷收集区，其包括所述第二导电型材料层，所述第二导电型材料层接触所述光敏元件的所述非横向设置的电荷收集区的所述第二导电型材料的所述第一层，并位于在所述衬底表面形成的所述第一导电型材料的所述第二掺杂层的下面。
8.根据权利要求7的像素传感器单元，其中所述附加光敏元件与转移栅极器件相邻形成，所述转移栅极器件将来自所述附加光敏元件的所述横向设置的电荷收集区的电荷载流子和来自所述光敏元件的所述非横向设置的电荷收集区的电荷载流子经过栅极沟道转移到已形成的扩散区，
所述光敏元件的所述非横向设置的电荷收集区的所述第一层的所述第二导电型材料具有一定浓度，以使所述光敏元件在所述附加光敏元件的所述横向设置的电荷收集区聚积的电荷载流子耗尽之前完全耗尽聚积的电荷载流子。
9.根据权利要求7的像素传感器单元，其中在所述衬底表面形成的所述第一导电型材料的所述第二掺杂层包括所述传感器单元的钉扎层。
10.一种像素传感器单元，包括：
半导体衬底，具有表面；
第一光敏元件，在具有非横向设置的电荷收集区的衬底中形成；
第二光敏元件，与接触所述第一光敏元件相邻，所述第二光敏元件具有与所述第一光敏元件的所述非横向设置的电荷收集区接触的横向设置的电荷收集区；
其中所述第一和第二光敏元件的所述横向设置的和非横向设置的电荷收集区与包括所述衬底表面的物理边界完全隔离。
11.根据权利要求10的像素传感器单元，其中所述第一光敏元件包括：
沟槽，具有侧壁，在第一导电型材料的所述衬底中形成；
第二导电型材料的第一掺杂层，与至少一个所述侧壁相邻形成；以及
第一导电型材料的第二掺杂层，在所述第一参杂层和所述至少一个沟槽侧壁之间形成以及在所述衬底的表面形成，所述第二掺杂层将所述第一掺杂层与所述至少一个沟槽侧壁和所述衬底表面隔离。
12.根据权利要求11的像素传感器单元，其中在所述衬底的所述表面形成的所述第一导电型材料的所述第二掺杂层在所述沟槽的任意一侧形成。
13.根据权利要求11的像素传感器单元，其中所述第二光敏元件的所述横向设置的电荷收集区包括：
第二导电型材料的掺杂层，与所述第一光敏元件的第二导电型材料的所述第一掺杂层相邻并接触形成，并在所述衬底表面形成的所述第一导电型材料的所述第二掺杂层的下面。
14.根据权利要求13的像素传感器单元，其中所述沟槽还包括底部，所述第一掺杂层与所述底部相邻形成。
15.根据权利要求13的像素传感器单元，其中所述第二掺杂层在所述第一掺杂层和所述沟槽的所述底部之间形成。
16.根据权利要求13的像素传感器单元，其中所述第二光敏元件与转移栅极器件相邻形成，所述转移栅极器件将来自所述第二光敏元件的所述横向设置的电荷收集区的电荷载流子和来自所述第一光敏元件的所述非横向设置的电荷收集区的电荷载流子经过栅极沟道转移到已形成的扩散区，
所述第一光敏元件的所述非横向设置的电荷收集区的所述第一层的所述第二导电型材料具有一定浓度，以使所述光敏元件在所述第二光敏元件的所述横向设置的电荷收集区聚积的电荷载流子耗尽之前完全耗尽聚积的电荷载流子。
17.根据权利要求13的像素传感器单元，其中在所述衬底表面形成的所述第一导电型材料的所述第二掺杂层包括所述传感器单元的钉扎层。
18.一种制造包括具有非横向设置的电荷收集区的光敏元件的像素传感器单元的方法，所述方法包括以下步骤：
在第一导电型材料的衬底中形成沟槽凹槽，所述沟槽具有侧壁和底部部分；
用具有第二导电型材料的材料填充所述沟槽凹槽；
从所述填充的沟槽材料向外扩散第二导电型材料到包围所述沟槽侧壁和底部的所述衬底区以形成所述非横向设置的电荷收集区；
除去所述填充的沟槽材料以提供所述沟槽凹槽；
用具有第一导电型材料的材料填充所述沟槽凹槽；
形成具有第一导电型材料的表面注入层，所述表面注入层在所述沟槽的任意一侧形成；
其中所述沟槽型光敏元件的收集区由所述向外扩散的第二导电型材料形成并与所述衬底表面隔离。
19.根据权利要求18的方法，还包括以下步骤：
从所述填充的沟槽材料向外扩散第一导电型材料，以在包围所述沟槽侧壁和底部的衬底区中和所述光敏元件的所述非横向设置的电荷收集区之间形成第一导电型材料层。
20.根据权利要求19的方法，其中所述形成表面注入层的步骤包括在所述沟槽的任意一侧将第一导电型掺杂剂材料注入所述衬底结构的所述表面，其中所述表面注入层与在所述衬底区中形成的所述第一导电型材料层耦合。
21.根据权利要求20的方法，还包括以下步骤：
形成具有横向设置和与所述光敏元件的所述非横向设置的电荷收集区相邻的电荷收集区的附加光敏元件。
22.根据权利要求21的方法，其中所述形成附加光敏元件的步骤包括以下步骤：
在具有所述第一导电型材料的所述表面注入层的下面注入第二导电型材料，所述注入的第二导电型材料形成与衬底表面隔离的所述电荷收集区。
23.根据权利要求22的方法，其中所述表面注入层形成所述传感器单元的钉扎层。
24.根据权利要求22的方法，还包括以下步骤：
与所述附加光敏元件相邻形成转移栅极器件，所述转移栅极器件用于将来自所述附加光敏元件的所述横向设置的电荷收集区的电荷载流子和来自所述光敏元件的所述非横向设置的电荷收集区的电荷载流子经过栅极沟道转移到已形成的扩散区；
其中所述光敏元件的所述非横向设置的电荷收集区的所述第一层的所述第二导电型材料具有一定浓度，以使所述光敏元件在所述附加光敏元件的所述横向设置的电荷收集区聚积的电荷载流子耗尽之前完全耗尽聚积的电荷载流子。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/276,085 | 2006-02-14 | ||
| US11/276,085 US7659564B2 (en) | 2006-02-14 | 2006-02-14 | CMOS imager photodiode with enhanced capacitance |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101022118A true CN101022118A (zh) | 2007-08-22 |
| CN101022118B CN101022118B (zh) | 2010-09-15 |
Family
ID=38367483
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2007100055790A Expired - Fee Related CN101022118B (zh) | 2006-02-14 | 2007-02-13 | 像素传感器单元及其制造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (3) | US7659564B2 (zh) |
| JP (1) | JP5254553B2 (zh) |
| CN (1) | CN101022118B (zh) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102201421A (zh) * | 2011-04-22 | 2011-09-28 | 上海宏力半导体制造有限公司 | Cmos图像传感器及其形成方法 |
| CN102201425A (zh) * | 2011-05-27 | 2011-09-28 | 上海宏力半导体制造有限公司 | Cmos图像传感器制作方法 |
| CN102610622A (zh) * | 2008-11-07 | 2012-07-25 | 索尼株式会社 | 固态成像装置、固态成像装置的制造方法和电子设备 |
| CN104143558A (zh) * | 2014-08-15 | 2014-11-12 | 北京思比科微电子技术股份有限公司 | 一种提高阱容量的图像传感器像素及其制作方法 |
| CN105206633A (zh) * | 2015-08-14 | 2015-12-30 | 豪威科技(上海)有限公司 | 一种图像传感器芯片及制造方法 |
| CN108231810A (zh) * | 2017-12-27 | 2018-06-29 | 上海集成电路研发中心有限公司 | 一种增加悬浮漏极电容的像素单元结构及制作方法 |
| CN108281436A (zh) * | 2018-01-15 | 2018-07-13 | 德淮半导体有限公司 | Cmos图像传感器及其形成方法 |
| CN112885931A (zh) * | 2021-01-08 | 2021-06-01 | 尤小月 | 一种光电转换装置的形成方法 |
| CN112993083A (zh) * | 2021-02-04 | 2021-06-18 | 华虹半导体(无锡)有限公司 | 超深光电二极管的制作方法 |
| CN113675229A (zh) * | 2020-08-01 | 2021-11-19 | 台湾积体电路制造股份有限公司 | 半导体器件及其制造方法 |
| CN115176346A (zh) * | 2020-01-28 | 2022-10-11 | 灵明光子有限公司 | 单光子雪崩二极管器件 |
| US11502122B2 (en) | 2018-03-19 | 2022-11-15 | Sony Semiconductor Solutions Corporation | Imaging element and electronic device |
Families Citing this family (41)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7755116B2 (en) * | 2004-12-30 | 2010-07-13 | Ess Technology, Inc. | Method and apparatus for controlling charge transfer in CMOS sensors with an implant by the transfer gate |
| US7334211B1 (en) * | 2004-12-30 | 2008-02-19 | Ess Technology, Inc. | Method for designing a CMOS sensor using parameters |
| US7635880B2 (en) | 2004-12-30 | 2009-12-22 | Ess Technology, Inc. | Method and apparatus for proximate CMOS pixels |
| US7943471B1 (en) * | 2006-05-15 | 2011-05-17 | Globalfoundries Inc. | Diode with asymmetric silicon germanium anode |
| US20090261393A1 (en) * | 2008-04-18 | 2009-10-22 | United Microelectronics Corp. | Composite transfer gate and fabrication thereof |
| JP5428479B2 (ja) * | 2009-04-13 | 2014-02-26 | ソニー株式会社 | 固体撮像装置の製造方法、固体撮像装置、および電子機器 |
| JP2010287743A (ja) * | 2009-06-11 | 2010-12-24 | Sony Corp | 半導体装置及びその製造方法、固体撮像素子 |
| US8507962B2 (en) | 2010-10-04 | 2013-08-13 | International Business Machines Corporation | Isolation structures for global shutter imager pixel, methods of manufacture and design structures |
| FR2969821A1 (fr) * | 2010-12-23 | 2012-06-29 | St Microelectronics Sa | Dispositif d'imagerie matriciel a photosites a commandes monocoup de transfert de charges |
| US8334189B2 (en) | 2011-01-24 | 2012-12-18 | United Microelectronics Corp. | Method for forming trenches and trench isolation on a substrate |
| US8722509B2 (en) | 2011-08-05 | 2014-05-13 | United Microelectronics Corp. | Method of forming trench isolation |
| US8779539B2 (en) | 2011-09-21 | 2014-07-15 | United Microelectronics Corporation | Image sensor and method for fabricating the same |
| EP2592661B8 (en) | 2011-11-11 | 2019-05-22 | ams AG | Lateral avalanche photodiode device and method of production |
| KR101867337B1 (ko) * | 2012-01-30 | 2018-06-15 | 삼성전자주식회사 | 이미지 센서 및 그 제조 방법 |
| US8901697B2 (en) * | 2012-03-16 | 2014-12-02 | Analog Devices, Inc. | Integrated circuit having a semiconducting via; an integrated circuit including a sensor, such as a photosensitive device, and a method of making said integrated circuit |
| JP6021613B2 (ja) * | 2012-11-29 | 2016-11-09 | キヤノン株式会社 | 撮像素子、撮像装置、および、撮像システム |
| EP2779255B1 (en) * | 2013-03-15 | 2023-08-23 | ams AG | Lateral single-photon avalanche diode and their manufacturing method |
| JP2015012241A (ja) * | 2013-07-01 | 2015-01-19 | ソニー株式会社 | 撮像素子およびその製造方法、ならびに電子機器 |
| US9054007B2 (en) * | 2013-08-15 | 2015-06-09 | Omnivision Technologies, Inc. | Image sensor pixel cell with switched deep trench isolation structure |
| CN104517976B (zh) * | 2013-09-30 | 2018-03-30 | 中芯国际集成电路制造(北京)有限公司 | Cmos图像传感器的像素结构及其形成方法 |
| US9748290B2 (en) * | 2014-02-03 | 2017-08-29 | Taiwan Semiconductor Manufacturing Co., Ltd. | Mechanisms for forming image sensor with lateral doping gradient |
| US9984917B2 (en) * | 2014-05-21 | 2018-05-29 | Infineon Technologies Ag | Semiconductor device with an interconnect and a method for manufacturing thereof |
| KR102244679B1 (ko) | 2014-07-15 | 2021-04-27 | 삼성전자주식회사 | 이미지 센서 및 이미지 센서의 동작 방법 |
| US9406718B2 (en) * | 2014-09-29 | 2016-08-02 | Omnivision Technologies, Inc. | Image sensor pixel cell with non-destructive readout |
| US9728570B2 (en) | 2015-11-09 | 2017-08-08 | Taiwan Semiconductor Manufacturing Co., Ltd. | Deep trench isolation fabrication for BSI image sensor |
| US10636933B2 (en) | 2015-12-22 | 2020-04-28 | Texas Instruments Incorporated | Tilted photodetector cell |
| CN106981495B (zh) * | 2016-01-15 | 2019-10-25 | 中芯国际集成电路制造(上海)有限公司 | 一种cmos图像传感器及其制作方法 |
| JP6911767B2 (ja) * | 2016-04-25 | 2021-07-28 | ソニーグループ株式会社 | 固体撮像素子およびその製造方法、並びに電子機器 |
| EP4250361A3 (en) * | 2016-12-13 | 2024-04-17 | STMicroelectronics (Research & Development) Limited | A charge storage cell and method of manufacturing a charge storage cell |
| US10580789B2 (en) * | 2017-07-10 | 2020-03-03 | Macronix International Co., Ltd. | Semiconductor device having etching control layer in substrate and method of fabricating the same |
| US10515989B2 (en) * | 2017-08-30 | 2019-12-24 | Taiwan Semiconductor Manufacturing Co., Ltd. | Device comprising photodiode and method of making the same |
| EP3709358B1 (en) | 2017-11-09 | 2024-02-21 | Sony Semiconductor Solutions Corporation | Solid-state image pickup device and electronic apparatus |
| CN111279482A (zh) | 2017-11-09 | 2020-06-12 | 索尼半导体解决方案公司 | 固态摄像装置和电子设备 |
| US11348955B2 (en) * | 2018-06-05 | 2022-05-31 | Brillnics Singapore Pte. Ltd. | Pixel structure for image sensors |
| CN110190149B (zh) * | 2019-06-13 | 2021-04-27 | 中国电子科技集团公司第二十四研究所 | 一种深槽半导体光探测增益结构 |
| EP3828932B1 (en) * | 2019-11-29 | 2022-09-07 | Infineon Technologies Dresden GmbH & Co . KG | Method for manufacturing a sensor device with a buried deep trench structure and sensor device |
| US11282883B2 (en) * | 2019-12-13 | 2022-03-22 | Globalfoundries U.S. Inc. | Trench-based photodiodes |
| US20240038808A1 (en) * | 2020-12-28 | 2024-02-01 | Sony Semiconductor Solutions Corporation | Solid-state imaging device and electronic apparatus |
| DE102021200828A1 (de) | 2021-01-29 | 2022-08-04 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung eingetragener Verein | Fotodiode mit orthogonalem Schichtaufbau |
| US11522005B1 (en) * | 2021-08-18 | 2022-12-06 | Omnivision Technologies, Inc. | Trench formation methods |
| CN114725147B (zh) * | 2022-05-16 | 2022-08-26 | 晶芯成(北京)科技有限公司 | 一种图像传感器及其制造方法 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4984047A (en) * | 1988-03-21 | 1991-01-08 | Eastman Kodak Company | Solid-state image sensor |
| JPH07142757A (ja) * | 1993-11-17 | 1995-06-02 | Fuji Electric Co Ltd | 半導体光センサの製造方法 |
| KR100298178B1 (ko) * | 1998-06-29 | 2001-08-07 | 박종섭 | 이미지센서의포토다이오드 |
| US6462846B1 (en) * | 1998-07-29 | 2002-10-08 | Trw Inc. | Shared telescope optical communication terminal |
| US20030089929A1 (en) | 2001-02-14 | 2003-05-15 | Rhodes Howard E. | Trench photosensor for a CMOS imager |
| US6232626B1 (en) | 1999-02-01 | 2001-05-15 | Micron Technology, Inc. | Trench photosensor for a CMOS imager |
| JP3325536B2 (ja) * | 1999-03-26 | 2002-09-17 | セイコーインスツルメンツ株式会社 | 半導体集積回路装置 |
| JP3325538B2 (ja) * | 1999-04-06 | 2002-09-17 | セイコーインスツルメンツ株式会社 | 半導体集積回路装置の製造方法 |
| US6465846B1 (en) | 2000-03-22 | 2002-10-15 | Seiko Instruments Inc. | Semiconductor integrated circuit device having trench-type photodiode |
| US6611037B1 (en) | 2000-08-28 | 2003-08-26 | Micron Technology, Inc. | Multi-trench region for accumulation of photo-generated charge in a CMOS imager |
| JP3908911B2 (ja) * | 2001-02-16 | 2007-04-25 | シャープ株式会社 | イメージセンサの製造方法 |
| US6720595B2 (en) | 2001-08-06 | 2004-04-13 | International Business Machines Corporation | Three-dimensional island pixel photo-sensor |
| US6707075B1 (en) * | 2002-12-10 | 2004-03-16 | International Business Machines Corporation | Method for fabricating avalanche trench photodetectors |
| KR20050039167A (ko) * | 2003-10-24 | 2005-04-29 | 매그나칩 반도체 유한회사 | 시모스 이미지센서 및 그 제조 방법 |
| US6943409B1 (en) * | 2004-05-24 | 2005-09-13 | International Business Machines Corporation | Trench optical device |
| US7880255B2 (en) * | 2004-07-19 | 2011-02-01 | Micron Technology, Inc. | Pixel cell having a grated interface |
-
2006
- 2006-02-14 US US11/276,085 patent/US7659564B2/en not_active Expired - Fee Related
-
2007
- 2007-02-05 JP JP2007025034A patent/JP5254553B2/ja not_active Expired - Fee Related
- 2007-02-13 CN CN2007100055790A patent/CN101022118B/zh not_active Expired - Fee Related
-
2009
- 2009-12-10 US US12/634,898 patent/US8106432B2/en not_active Expired - Fee Related
-
2011
- 2011-11-03 US US13/288,686 patent/US8440490B2/en active Active
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102610622A (zh) * | 2008-11-07 | 2012-07-25 | 索尼株式会社 | 固态成像装置、固态成像装置的制造方法和电子设备 |
| CN102610622B (zh) * | 2008-11-07 | 2015-11-04 | 索尼株式会社 | 固态成像装置、固态成像装置的制造方法和电子设备 |
| CN102201421A (zh) * | 2011-04-22 | 2011-09-28 | 上海宏力半导体制造有限公司 | Cmos图像传感器及其形成方法 |
| CN102201421B (zh) * | 2011-04-22 | 2016-03-30 | 上海华虹宏力半导体制造有限公司 | Cmos图像传感器及其形成方法 |
| CN102201425A (zh) * | 2011-05-27 | 2011-09-28 | 上海宏力半导体制造有限公司 | Cmos图像传感器制作方法 |
| CN102201425B (zh) * | 2011-05-27 | 2016-01-20 | 上海华虹宏力半导体制造有限公司 | Cmos图像传感器制作方法 |
| CN104143558A (zh) * | 2014-08-15 | 2014-11-12 | 北京思比科微电子技术股份有限公司 | 一种提高阱容量的图像传感器像素及其制作方法 |
| CN105206633A (zh) * | 2015-08-14 | 2015-12-30 | 豪威科技(上海)有限公司 | 一种图像传感器芯片及制造方法 |
| CN108231810A (zh) * | 2017-12-27 | 2018-06-29 | 上海集成电路研发中心有限公司 | 一种增加悬浮漏极电容的像素单元结构及制作方法 |
| CN108231810B (zh) * | 2017-12-27 | 2020-06-30 | 上海集成电路研发中心有限公司 | 一种增加悬浮漏极电容的像素单元结构及制作方法 |
| CN108281436A (zh) * | 2018-01-15 | 2018-07-13 | 德淮半导体有限公司 | Cmos图像传感器及其形成方法 |
| US11502122B2 (en) | 2018-03-19 | 2022-11-15 | Sony Semiconductor Solutions Corporation | Imaging element and electronic device |
| CN115176346A (zh) * | 2020-01-28 | 2022-10-11 | 灵明光子有限公司 | 单光子雪崩二极管器件 |
| CN115176346B (zh) * | 2020-01-28 | 2023-07-28 | 灵明光子有限公司 | 单光子雪崩二极管器件 |
| CN113675229A (zh) * | 2020-08-01 | 2021-11-19 | 台湾积体电路制造股份有限公司 | 半导体器件及其制造方法 |
| CN112885931A (zh) * | 2021-01-08 | 2021-06-01 | 尤小月 | 一种光电转换装置的形成方法 |
| CN112885931B (zh) * | 2021-01-08 | 2022-09-06 | 广东顺德侨安电子有限公司 | 一种光电转换装置的形成方法 |
| CN112993083A (zh) * | 2021-02-04 | 2021-06-18 | 华虹半导体(无锡)有限公司 | 超深光电二极管的制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US8106432B2 (en) | 2012-01-31 |
| US7659564B2 (en) | 2010-02-09 |
| CN101022118B (zh) | 2010-09-15 |
| JP5254553B2 (ja) | 2013-08-07 |
| US20120122261A1 (en) | 2012-05-17 |
| US8440490B2 (en) | 2013-05-14 |
| US20100084690A1 (en) | 2010-04-08 |
| US20070187734A1 (en) | 2007-08-16 |
| JP2007221121A (ja) | 2007-08-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101022118B (zh) | 像素传感器单元及其制造方法 | |
| US7217589B2 (en) | Deep photodiode isolation process | |
| US7422924B2 (en) | Image device and photodiode structure | |
| US8283710B2 (en) | Low dark current image sensors with epitaxial SiC and/or carbonated channels for array transistors | |
| US7239003B2 (en) | Isolation techniques for reducing dark current in CMOS image sensors | |
| US7750382B2 (en) | Image sensor having a charge storage region provided within an implant region | |
| US7736992B2 (en) | Isolation trench geometry for image sensors | |
| CN100405598C (zh) | 用于减少cmos图像传感器中的暗电流的接地栅极和隔离技术 | |
| TWI416714B (zh) | 具摻雜隔離結構側壁的畫素感應器 | |
| KR100714484B1 (ko) | 이미지 센서 및 그 제조 방법 | |
| US20060226428A1 (en) | Vertical gate device for an image sensor and method of forming the same | |
| JP3908911B2 (ja) | イメージセンサの製造方法 | |
| Adkisson et al. | WITHDRAWN APPLICATION AS PER THE LATEST USPTO WITHDRAWN LIST |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20171107 Address after: Grand Cayman, Cayman Islands Patentee after: GLOBALFOUNDRIES INC. Address before: American New York Patentee before: Core USA second LLC Effective date of registration: 20171107 Address after: American New York Patentee after: Core USA second LLC Address before: American New York Patentee before: International Business Machines Corp. |
|
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20100915 Termination date: 20200213 |