CN108231810A - 一种增加悬浮漏极电容的像素单元结构及制作方法 - Google Patents

一种增加悬浮漏极电容的像素单元结构及制作方法 Download PDF

Info

Publication number
CN108231810A
CN108231810A CN201711446761.XA CN201711446761A CN108231810A CN 108231810 A CN108231810 A CN 108231810A CN 201711446761 A CN201711446761 A CN 201711446761A CN 108231810 A CN108231810 A CN 108231810A
Authority
CN
China
Prior art keywords
grid
drain electrode
capacitance
drain
additional gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711446761.XA
Other languages
English (en)
Other versions
CN108231810B (zh
Inventor
顾学强
周伟
范春晖
王言虹
奚鹏程
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai IC R&D Center Co Ltd
Chengdu Image Design Technology Co Ltd
Original Assignee
Shanghai Integrated Circuit Research and Development Center Co Ltd
Chengdu Image Design Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Integrated Circuit Research and Development Center Co Ltd, Chengdu Image Design Technology Co Ltd filed Critical Shanghai Integrated Circuit Research and Development Center Co Ltd
Priority to CN201711446761.XA priority Critical patent/CN108231810B/zh
Publication of CN108231810A publication Critical patent/CN108231810A/zh
Application granted granted Critical
Publication of CN108231810B publication Critical patent/CN108231810B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种增加悬浮漏极电容的像素单元结构，包括设于衬底上的光电二极管、传输管和复位管，在传输管控制栅极以外的漏极上方和/或复位管控制栅极以外的漏极上方设有附加栅极，附加栅极的边界延伸至漏极以外的浅槽隔离上方，附加栅极通过薄栅氧层与漏极隔离，以形成附加栅极和有源区交叠电容，可在不增加悬浮漏极电容面积、即不减少光电二极管面积的情况下，增加悬浮漏极的电容。本发明还公开了一种增加悬浮漏极电容的像素单元结构的制作方法。

Description

一种增加悬浮漏极电容的像素单元结构及制作方法
技术领域
本发明涉及图像传感器领域，更具体地，涉及一种可增加悬浮漏极电容的像素单元结构及制作方法。
背景技术
通常，图像传感器是指将光信号转换为电信号的装置。按照制造工艺和工作原理的不同，图像传感器又可以分为电荷耦合器件(CCD)和互补金属氧化物半导体(CMOS)图像传感器芯片。
CMOS图像传感器和传统的CCD传感器相比具有低功耗，低成本和与CMOS工艺兼容等特点，因此得到越来越广泛的应用。现在CMOS图像传感器不仅用于消费电子领域，例如微型数码相机(DSC)，手机摄像头，摄像机和数码单反(DSLR)中，而且在汽车电子，监控，生物技术和医学等领域也得到了广泛的应用。
CMOS图像传感器的像素单元是图像传感器实现感光的核心器件。最常用像素单元为包含一个光电二极管和四个晶体管的有源像素结构，这些器件中光电二极管是感光单元，实现对光线的收集和光电转换，其它的MOS晶体管是控制单元，主要实现对光电二极管的选中，复位，信号放大和读出的控制。
在图像传感器芯片性能的各种评价指标中，动态范围是其核心指标之一，而动态范围又和满阱电荷直接相关。满阱电荷是像素单元能够存储的电子数，通常满阱电荷又受限于像素单元的悬浮漏极电容。悬浮漏极电容越大,则其能存储的电子数越多，相应的满阱电荷也越高。
请参阅图1，图1是一种常规像素单元的版图结构示意图。如图1所示，其显示常规像素单元中悬浮漏极电容的组成，像素单元中的悬浮漏极电容主要包括传输管栅极和漏极交叠电容10、有源区电容11、复位管栅极和漏极交叠电容12以及源极跟随管栅电容13。而其中对悬浮漏极电容贡献最大的是传输管栅极和漏极交叠电容10、复位管栅极和漏极交叠电容12这两个电容。
请参阅图2，图2是沿图1A-A方向形成的像素单元局部结构示意图。如图2所示，像素单元中由传输管栅极24、边墙23、IO管(输入输出管)厚栅氧22和N型漏极25共同构成了传输管栅极和漏极交叠电容10；N型漏极和P型衬底共同构成了有源区电容11。类似地，由复位管栅极、边墙、IO管(输入输出管)厚栅氧和N型漏极共同构成了复位管栅极和漏极交叠电容12，其也是通过漏极和栅极之间的交叠部分形成的。
由于像素单元中的悬浮漏极电容是由有源区电容，栅极和漏极的交叠电容，MOS管的栅电容等组成的，因而要增加悬浮漏极电容就必须增加这些电容的面积，例如可以增加栅极和漏极交叠部分的长度或是降低栅氧的厚度。但增加面积就必然造成像素单元感光面积的下降，从而影响像素单元的灵敏度。同时，由于为了得到较高的输出电压，像素单元通常使用IO管厚栅氧，因而位于传输管下方的栅氧厚度也难以改变。
因此，需要设计一种在尽量减小占用像素单元面积的同时，增加像素单元悬浮电容的方法。
发明内容
本发明的目的在于克服现有技术存在的上述缺陷，提供一种增加悬浮漏极电容的像素单元结构及制作方法。
为实现上述目的，本发明的技术方案如下：
本发明提供了一种增加悬浮漏极电容的像素单元结构，所述像素单元至少包括设于衬底上的光电二极管、传输管和复位管，在所述传输管控制栅极以外的漏极上方和/或复位管控制栅极以外的漏极上方设有附加栅极，所述附加栅极的边界延伸至漏极以外的浅槽隔离上方，所述附加栅极通过第一栅氧层与漏极隔离，以形成附加栅极和有源区交叠电容。
优选地，所述漏极上方连接设有漏极电极，所述附加栅极呈n形，并围绕漏极电极设置。
优选地，所述附加栅极具有边墙结构。
优选地，所述第一栅氧层采用薄栅氧工艺形成。
优选地，所述附加栅极材料为多晶硅。
本发明还提供了一种增加悬浮漏极电容的像素单元结构的制作方法，包括以下步骤：
步骤S01：提供一硅衬底，在所述硅衬底上形成光电二极管、浅槽隔离和第二栅氧层；
步骤S02：通过光刻、湿法腐蚀工艺，去除靠近浅槽隔离的硅衬底表面区域的第二栅氧层；
步骤S03：通过薄栅氧氧化工艺，在去除第一栅氧层后的硅衬底表面区域形成第一栅氧层；
步骤S04：通过栅极材料淀积和刻蚀、边墙材料淀积和刻蚀以及漏极注入工艺，在第二栅氧层上形成像素单元的传输管控制栅极及其边墙、复位管控制栅极及其边墙，在第二栅氧层和第一栅氧层交界区域的硅衬底中形成传输管漏极、复位管漏极，以及在传输管控制栅极以外的漏极上方的第一栅氧层上和/或复位管控制栅极以外的漏极上方的第一栅氧层上形成附加栅极及其边墙，使所述附加栅极的边界延伸至漏极以外的浅槽隔离上方，以在附加栅极及其边墙、第一栅氧层和漏极之间形成附加栅极和有源区交叠电容。
优选地，还包括：
步骤S05：通过后道金属互连工艺，在漏极上方形成漏极电极及金属互连结构；其中，先在步骤S04中通过图形化形成n形的附加栅极，以在后续形成附加栅极对漏极电极的围绕设置。
优选地，所述第二栅氧层采用IO管厚栅氧工艺形成。
优选地，所述控制栅极、附加栅极材料为多晶硅。
优选地，所述硅衬底采用P型或N型，所述漏极采用N型注入，所述多晶硅采用N型掺杂。
从上述技术方案可以看出，本发明通过在像素单元传输管和复位管的漏极区域分别增加一个附加栅极的方式，来增加栅极和有源区的交叠电容，可在不增加悬浮漏极电容面积、即不减少光电二极管面积的情况下，增加悬浮漏极的电容；并且，还通过使用低压栅氧、即薄栅氧层作为附加栅极和下方有源区之间的电容介质层，实现进一步增加悬浮漏极的电容。
附图说明
图1是一种常规像素单元的版图结构示意图；
图2是沿图1A-A方向形成的像素单元局部结构示意图；
图3是本发明一较佳实施例的一种增加悬浮漏极电容的像素单元版图结构示意图；
图4是沿图3B-B方向形成的增加悬浮漏极电容的像素单元结构局部示意图；
图5是沿图3C-C方向形成的增加悬浮漏极电容的像素单元结构局部示意图；
图6-图8是本发明一较佳实施例的一种增加悬浮漏极电容的像素单元结构的制作方法的工艺步骤示意图。
具体实施方式
下面结合附图，对本发明的具体实施方式作进一步的详细说明。
需要说明的是，在下述的具体实施方式中，在详述本发明的实施方式时，为了清楚地表示本发明的结构以便于说明，特对附图中的结构不依照一般比例绘图，并进行了局部放大、变形及简化处理，因此，应避免以此作为对本发明的限定来加以理解。
在以下本发明的具体实施方式中，请参阅图3-图5，图3是本发明一较佳实施例的一种增加悬浮漏极电容的像素单元版图结构示意图；图4是沿图3B-B方向形成的增加悬浮漏极电容的像素单元结构局部示意图；图5是沿图3C-C方向形成的增加悬浮漏极电容的像素单元结构局部示意图。如图3-图5所示，本发明的一种增加悬浮漏极电容的像素单元结构，至少包括设于衬底20上的光电二极管21、传输管和复位管；光电二极管、传输管和复位管在像素单元结构中的设置可与常规方式相同。
衬底20可采用P型或N型硅衬底；在硅衬底上定义出有源区，沿着有源区的边界设置有浅槽隔离31。传输管的控制栅极24与位于硅衬底中的漏极25之间、复位管的控制栅极28与位于硅衬底中的漏极36之间设有第二栅氧层22；第二栅氧层22可采用IO管厚栅氧工艺形成。传输管的控制栅极24和复位管的控制栅极28外侧还分别具有边墙。
在传输管控制栅极24以外的漏极25上方设有一个附加栅极26，并且，在复位管控制栅极28以外的漏极36上方也同时设有一个附加栅极27。每个附加栅极26/27的边界延伸至漏极25/36以外的浅槽隔离31上方；附加栅极26/27通过第一栅氧层30与下方的漏极25/36相隔离，从而形成附加栅极和有源区交叠电容34/35。
第一栅氧层30可采用低压栅氧、即薄栅氧工艺形成。每个附加栅极26/27的外侧还具有边墙29/38结构。
控制栅极24、28、附加栅极26、27材料可采用多晶硅，并可通过掺杂形成N型多晶的传输管和复位管控制栅极、附加栅极结构。边墙23、29、38等可采用常规材料例如二氧化硅制作。
漏极25、36可采用N型注入，形成N型漏极；漏极25、36上方可连接设有漏极电极32、37。这时，可将每个附加栅极26/27制作成n形的形态(水平方向)，并围绕漏极电极32/37进行设置。漏极25、36可通过漏极电极32、37连接至上方的金属互连33结构。
如图4所示，n形多晶附加栅极26下方的第一栅氧层介质层30为薄栅氧，薄栅氧下方为N型漏极25和浅槽隔离31。通过这个结构，使得悬浮漏极增加了n形多晶和边墙、薄栅氧和N型漏极之间形成的多晶和有源区之间的交叠电容34，同时又没有减少像素单元的感光面积。
如图5所示，传输管和复位管漏极25、36上方增加的n形多晶附加栅极26、27和薄栅氧30及N型漏极25、36共同构成了附加交叠电容34、35，有效增加了悬浮漏极的电容值。
本发明通过在像素单元的传输管和复位管的漏极增加一块例如n形多晶附加栅极，可增加栅极多晶和有源区的交叠电容。并且，如图3所示，在常规像素单元上增加的n形多晶26、27是沿着原有的有源区边界而形成的，因此不会增加悬浮漏极电容的面积，也没有占用像素单元的感光面积。由于像素单元中的悬浮漏极电容主要包括传输管栅极和漏极交叠电容、有源区电容、复位管栅极和漏极交叠电容以及源极跟随管栅电容，而其中对悬浮漏极电容贡献最大的是传输管栅极和漏极交叠电容、复位管栅极和漏极交叠电容这两个电容，这样就可有效增加像素单元的满阱电荷，从而明显提高图像传感器芯片的动态范围。
同时，本发明还使用薄栅氧30作为n形多晶和下方有源区之间的电容介质层，可以进一步增加悬浮漏极的电容。
作为另一个可选具体实施方式，也可以采用在传输管控制栅极以外的漏极上方或者复位管控制栅极以外的漏极上方以择一方式设置一个附加栅极。当然，这种方式在增加悬浮漏极电容的效果方面将弱于在传输管控制栅极以外的漏极上方和复位管控制栅极以外的漏极上方同时设置附加栅极的方式。
以下通过具体实施方式及附图，对本发明的一种增加悬浮漏极电容的像素单元结构的制作方法进行详细说明。
请参阅图6-图8，图6-图8是本发明一较佳实施例的一种增加悬浮漏极电容的像素单元结构的制作方法的工艺步骤示意图，其显示沿图3中B-B方向的工艺过程，最终形成图4的增加悬浮漏极电容的像素单元截面结构；同样地，沿图3中C-C方向的工艺过程相同，最终形成图5的截面结构。如图6-图8所示，本发明的一种增加悬浮漏极电容的像素单元结构的制作方法，可用于制作上述的增加悬浮漏极电容的像素单元结构。在实施本发明的一种增加悬浮漏极电容的像素单元结构的制作方法时，首先，可根据基于常规像素单元的版图结构，按照图3所示的版图结构进行本发明像素单元结构的设计。主要包括在像素单元结构的传输管和复位管的漏极区域分别增加一个附加栅极26、27结构，并通过版图设计使得附加栅极下方为薄栅氧区域。制作方法具体可包括以下步骤：
步骤S01：提供一硅衬底，在所述硅衬底上形成光电二极管、浅槽隔离和第二栅氧层。
如图6所示，首先，可采用一个P型或N型硅衬底20，并采用常规工艺在P型或N型硅衬底上形成像素单元的光电二极管21、浅槽隔离31和IO管厚栅氧(第二栅氧层)22。
步骤S02：通过光刻、湿法腐蚀工艺，去除靠近浅槽隔离的硅衬底表面区域的第二栅氧层。
如图7所示，其次，可通过光刻、湿法腐蚀工艺，将位于传输管和复位管控制栅极24、28以外、漏极25、36上方靠近浅槽隔离31的硅衬底表面区域处的IO管厚栅氧层22去除。
步骤S03：通过薄栅氧氧化工艺，在去除第一栅氧层后的硅衬底表面区域形成第一栅氧层。
如图7所示，然后，再通过薄栅氧氧化工艺，在去除了IO管厚栅氧层后的硅衬底表面区域原位生长出一层低压栅氧(薄栅氧)，作为第一栅氧层30。
步骤S04：通过栅极材料淀积和刻蚀、边墙材料淀积和刻蚀以及漏极注入工艺，在第二栅氧层上形成像素单元的传输管控制栅极及其边墙、复位管控制栅极及其边墙，在第二栅氧层和第一栅氧层交界区域的硅衬底中形成传输管漏极、复位管漏极，以及在传输管控制栅极以外的漏极上方的第一栅氧层上和复位管控制栅极以外的漏极上方的第一栅氧层上各形成一个附加栅极及其边墙，使所述附加栅极的边界延伸至漏极以外的浅槽隔离上方，以在附加栅极及其边墙、第一栅氧层和漏极之间形成附加栅极和有源区交叠电容。
如图8所示，接着，通过多晶硅栅极材料的淀积和刻蚀、边墙材料的淀积和刻蚀以及漏极注入工艺，在第二栅氧层22上形成像素单元的传输管多晶硅控制栅极24及其边墙、复位管多晶硅控制栅极28及其边墙；同时，在传输管控制栅极以外的漏极上方的第一栅氧层上和复位管控制栅极以外的漏极上方的第一栅氧层上各形成一个多晶硅附加栅极26、27及其边墙，并使每个附加栅极的边界延伸至漏极25、36以外的浅槽隔离31上方；对多晶硅控制栅极、附加栅极可进行N型掺杂。其中，可通过图形化形成具有n形形态的附加栅极26、27，目的是为了在后续制作漏极电极32、37时，形成附加栅极26、27对漏极电极32、37的围绕设置。
在第二栅氧层和第一栅氧层交界区域的硅衬底中可通过N型漏极注入，形成传输管的N型漏极25、复位管的N型漏极36。
这样，附加栅极及其边墙就与漏极形成交叠，从而在附加栅极及其边墙、第一栅氧层和漏极之间形成附加栅极和有源区交叠电容。
步骤S05：通过后道金属互连工艺，在漏极上方形成漏极电极及金属互连结构。
最后，可通过后道金属互连工艺，在漏极25、36上方形成漏极电极32、37及金属互连33结构，最终形成图4、图5所示的像素单元结构。
以上所述的仅为本发明的优选实施例，所述实施例并非用以限制本发明的专利保护范围，因此凡是运用本发明的说明书及附图内容所作的等同结构变化，同理均应包含在本发明的保护范围内。

Claims (10)

1.一种增加悬浮漏极电容的像素单元结构，其特征在于，所述像素单元至少包括设于衬底上的光电二极管、传输管和复位管，在所述传输管控制栅极以外的漏极上方和/或复位管控制栅极以外的漏极上方设有附加栅极，所述附加栅极的边界延伸至漏极以外的浅槽隔离上方，所述附加栅极通过第一栅氧层与漏极隔离，以形成附加栅极和有源区交叠电容。
2.根据权利要求1所述的增加悬浮漏极电容的像素单元结构，其特征在于，所述漏极上方连接设有漏极电极，所述附加栅极呈n形，并围绕漏极电极设置。
3.根据权利要求1所述的增加悬浮漏极电容的像素单元结构，其特征在于，所述附加栅极具有边墙结构。
4.根据权利要求1所述的增加悬浮漏极电容的像素单元结构，其特征在于，所述第一栅氧层采用薄栅氧工艺形成。
5.根据权利要求1所述的增加悬浮漏极电容的像素单元结构，其特征在于，所述附加栅极材料为多晶硅。
6.一种增加悬浮漏极电容的像素单元结构的制作方法，其特征在于，包括以下步骤：
步骤S01：提供一硅衬底，在所述硅衬底上形成光电二极管、浅槽隔离和第二栅氧层；
步骤S02：通过光刻、湿法腐蚀工艺，去除靠近浅槽隔离的硅衬底表面区域的第二栅氧层；
步骤S03：通过薄栅氧氧化工艺，在去除第一栅氧层后的硅衬底表面区域形成第一栅氧层；
步骤S04：通过栅极材料淀积和刻蚀、边墙材料淀积和刻蚀以及漏极注入工艺，在第二栅氧层上形成像素单元的传输管控制栅极及其边墙、复位管控制栅极及其边墙，在第二栅氧层和第一栅氧层交界区域的硅衬底中形成传输管漏极、复位管漏极，以及在传输管控制栅极以外的漏极上方的第一栅氧层上和/或复位管控制栅极以外的漏极上方的第一栅氧层上形成附加栅极及其边墙，使所述附加栅极的边界延伸至漏极以外的浅槽隔离上方，以在附加栅极及其边墙、第一栅氧层和漏极之间形成附加栅极和有源区交叠电容。
7.根据权利要求6所述的增加悬浮漏极电容的像素单元结构的制作方法，其特征在于，还包括：
步骤S05：通过后道金属互连工艺，在漏极上方形成漏极电极及金属互连结构；其中，先在步骤S04中通过图形化形成n形的附加栅极，以在后续形成附加栅极对漏极电极的围绕设置。
8.根据权利要求6所述的增加悬浮漏极电容的像素单元结构的制作方法，其特征在于，所述第二栅氧层采用IO管厚栅氧工艺形成。
9.根据权利要求6所述的增加悬浮漏极电容的像素单元结构的制作方法，其特征在于，所述控制栅极、附加栅极材料为多晶硅。
10.根据权利要求9所述的增加悬浮漏极电容的像素单元结构的制作方法，其特征在于，所述硅衬底采用P型或N型，所述漏极采用N型注入，所述多晶硅采用N型掺杂。
CN201711446761.XA 2017-12-27 2017-12-27 一种增加悬浮漏极电容的像素单元结构及制作方法 Active CN108231810B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711446761.XA CN108231810B (zh) 2017-12-27 2017-12-27 一种增加悬浮漏极电容的像素单元结构及制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711446761.XA CN108231810B (zh) 2017-12-27 2017-12-27 一种增加悬浮漏极电容的像素单元结构及制作方法

Publications (2)

Publication Number Publication Date
CN108231810A true CN108231810A (zh) 2018-06-29
CN108231810B CN108231810B (zh) 2020-06-30

Family

ID=62649033

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711446761.XA Active CN108231810B (zh) 2017-12-27 2017-12-27 一种增加悬浮漏极电容的像素单元结构及制作方法

Country Status (1)

Country Link
CN (1) CN108231810B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111146220A (zh) * 2019-11-26 2020-05-12 上海集成电路研发中心有限公司 一种减小噪声的图像传感器结构及制造方法
FR3089086A1 (fr) * 2018-11-22 2020-05-29 Stmicroelectronics (Crolles 2) Sas Dispositif imageur intégré avec une capacité de stockage des charges améliorée
US11901381B2 (en) 2019-07-19 2024-02-13 Stmicroelectronics (Crolles 2) Sas Image sensor

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1812111A (zh) * 2005-01-27 2006-08-02 台湾积体电路制造股份有限公司 影像感测像素单元、影像感测装置及其制造方法
CN1849816A (zh) * 2003-07-15 2006-10-18 微米技术有限公司 设有浮置扩散栅电容的四晶体管cmos图像传感器
CN101022118A (zh) * 2006-02-14 2007-08-22 国际商业机器公司 具有增强电容的cmos成像器光电二极管及其制造方法
CN101211956A (zh) * 2006-12-27 2008-07-02 东部高科股份有限公司 Cmos图像传感器及其制造方法
US20100304539A1 (en) * 2009-06-01 2010-12-02 Fujitsu Semiconductor Limited Method for manufacturing semiconductor device
CN103474443A (zh) * 2013-09-13 2013-12-25 上海集成电路研发中心有限公司 用于测量cmos图像传感器转换增益的像素单元及方法
CN103579261A (zh) * 2012-07-24 2014-02-12 中芯国际集成电路制造(上海)有限公司 一种cmos图像传感器及其制备方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1849816A (zh) * 2003-07-15 2006-10-18 微米技术有限公司 设有浮置扩散栅电容的四晶体管cmos图像传感器
CN1812111A (zh) * 2005-01-27 2006-08-02 台湾积体电路制造股份有限公司 影像感测像素单元、影像感测装置及其制造方法
CN101022118A (zh) * 2006-02-14 2007-08-22 国际商业机器公司 具有增强电容的cmos成像器光电二极管及其制造方法
CN101211956A (zh) * 2006-12-27 2008-07-02 东部高科股份有限公司 Cmos图像传感器及其制造方法
US20100304539A1 (en) * 2009-06-01 2010-12-02 Fujitsu Semiconductor Limited Method for manufacturing semiconductor device
CN103579261A (zh) * 2012-07-24 2014-02-12 中芯国际集成电路制造(上海)有限公司 一种cmos图像传感器及其制备方法
CN103474443A (zh) * 2013-09-13 2013-12-25 上海集成电路研发中心有限公司 用于测量cmos图像传感器转换增益的像素单元及方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3089086A1 (fr) * 2018-11-22 2020-05-29 Stmicroelectronics (Crolles 2) Sas Dispositif imageur intégré avec une capacité de stockage des charges améliorée
US11901381B2 (en) 2019-07-19 2024-02-13 Stmicroelectronics (Crolles 2) Sas Image sensor
CN111146220A (zh) * 2019-11-26 2020-05-12 上海集成电路研发中心有限公司 一种减小噪声的图像传感器结构及制造方法
CN111146220B (zh) * 2019-11-26 2023-09-05 上海集成电路研发中心有限公司 一种减小噪声的图像传感器结构及制造方法

Also Published As

Publication number Publication date
CN108231810B (zh) 2020-06-30

Similar Documents

Publication Publication Date Title
TWI281348B (en) Solid state imaging device
US20140159129A1 (en) Near-infrared-visible light adjustable image sensor
CN108231810A (zh) 一种增加悬浮漏极电容的像素单元结构及制作方法
KR102033610B1 (ko) 이미지 센서 및 이의 형성 방법
TWI695497B (zh) 影像感測器及影像感測器系統
CN108122938B (zh) 背侧照明图像传感器及其制造方法
US9466636B2 (en) Image sensors including well regions of different concentrations and methods of fabricating the same
CN208540034U (zh) 图像传感器
CN106098714A (zh) 背照式全局曝光像素单元结构及制造方法
CN100544013C (zh) Cmos图像传感器及其制造方法
CN104485342B (zh) 一种图像传感器像素结构及其操作方法
CN103491323B (zh) 一种cmos图像传感器的像素单元和阵列及其制作方法
CN101203958A (zh) 图像传感器像素及其方法
CN104143558B (zh) 一种提高阱容量的图像传感器像素及其制作方法
CN102201425A (zh) Cmos图像传感器制作方法
CN105552097B (zh) 全局曝光像素单元、电容结构及制备方法
CN107507842B (zh) 优化cmos图像传感器晶体管结构的方法
CN104282628B (zh) 一种cmos图像传感器全局像元存储电容的制作方法
CN204067360U (zh) 一种提高阱容量的图像传感器像素
US20210242257A1 (en) Image sensing device
CN104022133B (zh) 漂浮节点具有可变电容的源像像素及图像传感器
CN105489625B (zh) 一种全局曝光像元的防漏光存储电容结构及其形成方法
CN107507773B (zh) 优化cmos图像传感器晶体管结构的方法
CN108847417A (zh) 一种减少串扰和提高灵敏度的像素单元结构和形成方法
CN104269397B (zh) 一种全局曝光像素单元中防漏光存储电容及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant