CN101005481B - 解调电路和解调方法 - Google Patents

解调电路和解调方法 Download PDF

Info

Publication number
CN101005481B
CN101005481B CN2006100911289A CN200610091128A CN101005481B CN 101005481 B CN101005481 B CN 101005481B CN 2006100911289 A CN2006100911289 A CN 2006100911289A CN 200610091128 A CN200610091128 A CN 200610091128A CN 101005481 B CN101005481 B CN 101005481B
Authority
CN
China
Prior art keywords
value
phase
judged
phase place
leading
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2006100911289A
Other languages
English (en)
Other versions
CN101005481A (zh
Inventor
橘田辰昭
岩松隆则
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Publication of CN101005481A publication Critical patent/CN101005481A/zh
Application granted granted Critical
Publication of CN101005481B publication Critical patent/CN101005481B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/38—Demodulator circuits; Receiver circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/20—Modulator circuits; Transmitter circuits
    • H04L27/2032—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner
    • H04L27/2053—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using more than one carrier, e.g. carriers with different phases
    • H04L27/206—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using more than one carrier, e.g. carriers with different phases using a pair of orthogonal carriers, e.g. quadrature carriers
    • H04L27/2067—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using more than one carrier, e.g. carriers with different phases using a pair of orthogonal carriers, e.g. quadrature carriers with more than two phase states
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/22—Demodulator circuits; Receiver circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0054—Detection of the synchronisation error by features other than the received signal transition
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0024—Carrier regulation at the receiver end
    • H04L2027/0026—Correction of carrier offset
    • H04L2027/0032—Correction of carrier offset at baseband and passband
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0044—Control loops for carrier regulation
    • H04L2027/0053—Closed loops
    • H04L2027/0057—Closed loops quadrature phase
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0044—Control loops for carrier regulation
    • H04L2027/0063—Elements of loops
    • H04L2027/0067—Phase error detectors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0044—Control loops for carrier regulation
    • H04L2027/0071—Control of loops
    • H04L2027/0079—Switching between loops
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/002—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation
    • H04L7/0029—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation interpolation of received data signal

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

本发明提供了一种解调电路和解调方法。即使频率误差较大，解调电路也可以执行捕获操作。当载波的相位误差较大并且信号点位于预定位置时，相位比较器输出不为0的预定值作为相位误差的判定结果。当判定结果的积分值达到限幅器的正的最大值时，环路滤波器向积分器输出负的最小值。因而，当相位误差较大时，从所述环路滤波器中输出从负的最小值到正的最大值变化的值，从而实现了较宽的同步捕获范围。

Description

解调电路和解调方法
技术领域
本发明涉及用于解调数字调制信号的解调电路和解调方法。
背景技术
图1是一般的QPSK解调电路的框图。QPSK调制信号由附图中未示出的调谐器接收，并且被转换成中频信号IFin。在与具有预定频率的采样时钟同步的定时处，中频信号IFin被A/D转换器12转换成数字数据，并且进而被IQ分离器13转换成由I信号和Q信号构成的基带信号。
IQ分离器13包括乘法器13a和13b，用于将A/D转换器12的输出与频率等于中频信号IFin的中心频率的正弦波和余弦波相乘。低通滤波器(LPF)14a和14b滤除乘法器13a和13b的输出的高频成分，并且它们的输出被传送给插值器15a和15b。
插值器15a和15b中的每一个由FIR(有限冲激响应)滤波器、稀疏电路等组成，并且通过插值从经A/D转换器12采样的接收到的数据中获得原始采样点(符号定时)。
平方根Nyquist滤波器16a和16b中的每一个由低通滤波器构成，并且限制插值器15a和15b的输出信号的频带。
转子17由蝶形电路等构成，根据从载波恢复电路18输出的相位差信号来提前或延迟再生的载波的相位，从而使得再生的载波与接收到的信号的载波同步。
载波恢复电路18计算从I信号和Q信号获得的I和Q相位平面上的信号点与标准信号点之间的相位差，并且沿相位差减小的方向将信号输出到转子17。
定时恢复电路19计算采样定时的偏移量，并且将插值抽头系数输出到插值器15a和15b。
图2示出了定时恢复环路的配置。定时恢复环路由插值器15a和15b以及定时恢复电路19组成。
定时恢复电路19包括相位比较器21、环路滤波器22、数控振荡器23、稀疏控制单元24和抽头系数运算单元25。插值器15a和15b包括Fir滤波器26a和26b以及稀疏电路27a和27b。
相位比较器21判定在每个采样定时处接收到的信号的值是单调递增、单调递减还是都不是，并且根据辨别结果输出信号。
环路滤波器22是完全的二级环路滤波器，并且包括构成低通滤波器的乘法器28、构成高通滤波器的乘法器29、用于将乘法器28的输出与积分器31的输出相加的加法器30、限幅器32、积分器31以及用于将积分器31的输出与乘法器29的输出相加的加法器33。积分器31由触发器(flip-flop)等构成。为乘法器28设置的系数α是用于低通滤波器的增益调整系数，并且为乘法器29设置的系数β是用于高通滤波器的增益调整系数。
数控振荡器(NCO)23包括触发器34和用于将触发器34的输出与环路滤波器22的输出相加的加法器35。数控振荡器23根据表示从环路滤波器22输出的采样定时的偏移的信号输出数字振荡频率数据。
抽头系数运算单元25提供抽头系数，用于根据从数控振荡器23输出的振荡频率数据提前或延迟Fir滤波器26a和26b的相位，并且从Fir滤波器26a和26b中输出原始采样点的I信号和Q信号。
稀疏控制单元24控制稀疏电路27a和27b，并且在从Fir滤波器26a和26b输出的每个采样点的数据中去掉不必要的采样点的数据。
接下来，参考图3中所示出的操作说明来说明上述定时恢复环路的相位比较器21的操作。
图3示出了相位比较器21的输出的模拟波形。图3A示出了其中在各个采样时间t-1、t和t+1处相位比较器21的输入信号的值为单调递增的情况，并且图3B示出了单调递减的情况。
基于在各个采样时间t-1、t和t+1处相位比较器21的输入信号的值(即d(t-1)、d(t)和d(t+1))判定输入信号的值是单调递增、单调递减还是其它情况，基于判定结果对每个采样时间处的输入信号的值执行预定的运算操作，并且将运算结果输出为相位判定结果。
当在采样时间t-1、t和t+1处相邻输入信号的值为单调递增时，相位比较器21输出由以下等式得到的值。
-2×(d(t)+{d(t+1)-d(t-1)}/2)
当在采样时间t-1、t和t+1处相邻输入信号的值为单调递减时，相位比较器21输出由以下等式得到的值。
2×(d(t)+{d(t+1)-d(t-1)}/2)
此外，当在采样时间t-1、t和t+1处的相邻输入信号的值即不是单调递增也不是单调递减时，相位比较器21输出“0”。
图4A示出了当原始采样点(下文中指符号定时)和采样时钟之间的频率误差较小时环路滤波器22的输出。图4B示出了当相对符号定时的频率误差较大时环路滤波器22的输出。
当频率误差较小并且输入信号的值为单调递增或单调递减时，相位比较器21输出上述等式中所表示的值，并且环路滤波器22的积分器31对这些值进行积分。因此，例如如图4A中所示，环路滤波器22的输出不断增加直到达到定时恢复环路的收敛点为止，并且在收敛点处完成捕获操作。
另一方面，当频率误差较大时，信号点被随机地分布在I和Q相位平面上。因此，相位比较器21的输出的平均值近似为0。因而，环路滤波器22的输出被固定为例如如图4B中所示的接近于“0”的特定值，或者固定为特定值。
图5示出了限幅器32的值。当相位比较器21的输出的平均值近似为0时，限幅器32(积分结果被输入其中)的值也是恒定的值。
图4B中的虚线所示出的特性曲线表示为了达到收敛点所需要的环路滤波器22的输出特性曲线，但是上述定时恢复电路19不能够实现这样的捕获特性。
就是说，当定时误差较大时，环路滤波器22的输出被固定为特定值，并且定时恢复电路19很难保持时钟定时的同步。
图6示出了用于使再生的载波与调制信号的载波同步的载波恢复环路的配置。
载波恢复环路包括转子17和载波恢复电路18。载波恢复电路18包括相位比较器41、环路滤波器42、数控振荡器43和Sin/Cos表44。
相位比较器41判定从I信号和Q信号中获得的I和Q相位平面上的信号点的相位相对于标准信号点的相位是超前还是延迟，并且输出用于修正相位超前或延迟的相位误差信号。
环路滤波器42是完全的二级环路滤波器，并且包括构成低通滤波器的乘法器45、构成高通滤波器的乘法器46、用于将乘法器45的输出与积分器48的输出相加的加法器47、限幅器49、积分器48以及用于将积分器48的输出与乘法器46的输出相加的加法器50。积分器48由触发器等构成。为乘法器45设置的系数α是用于低通滤波器的增益调整系数，并且系数β是用于高通滤波器的增益调整系数。
数控振荡器(NCO)23包括触发器51和用于将触发器51的输出与环路滤波器42的输出相加的加法器52。数控振荡器43输出用于修正载波的频率误差(相位误差)的振荡频率数据。
Sin/Cos表44是用于生成与从数控振荡器43中输出的振荡频率数据相对应的正弦波和余弦波的表。
转子17包括用于将I信号与从Sin/Cos表44输出的正弦波和余弦波相乘的乘法器53和54、用于将Q信号与正弦波和余弦波相乘的乘法器55和56、用于将乘法器53的输出与乘法器56的输出相加的加法器57以及用于将乘法器54的输出与乘法器55的输出相加的加法器58。(乘法器54的输出被乘以“-1”并且被输入到加法器58。)
转子17将I信号和Q信号与从Sin/Cos表44输出的正弦波和余弦波相乘以通过初等变换旋转信号点，并且输出所需要的采样点处的I信号和Q信号。
图7示出了I和Q相位平面的信号点(星座点)。图7中所示出的黑色圆点所表示的点为标准信号点，白色圆点所表示的点是表示负相位差的信号点，带斜线的圆点所表示的点是具有正相位差的信号点。逆时针旋转为正旋转，顺时针旋转为负旋转。
当根据从转子17输出的I信号和Q信号确定的I和Q相位平面上的信号点的位置在相对于标准信号点的位置的正号侧的预定范围内被检测到时，相位比较器41输出负的误差信号，并且当其在I和Q相位平面上的正号侧的预定范围内被检测到时，相位比较器41输出正的误差信号。当根据I信号和Q信号的信号点的位置在标准信号点的位置处被检测到时，相位比较器41输出“0”。
在载波恢复环路中，当载波的频率误差较大时，信号点被随机分布在I和Q相位平面上。因此，相位比较器41的输出的平均值近似为0。因此，存在以下问题，即同上述定时恢复环路一样，环路滤波器42的输出被固定为特定值，并且不能捕获载波。
专利文献1描述了提供限幅器，用于当在反馈路由中输入值变得比限幅器值大时输出最小电平的初始值以防止伪同步。
专利文献2描述了对相位误差信号积分、通过将积分值与门限对比来检测同步，并且当检测到同步时停止频率扫描。
[专利文献1]日本专利No.2885058
[专利文献2]日本专利公开No.H5-30098
发明内容
本发明的目的在于提供一种解调电路，即使频率误差较大，该解调电路也能够执行捕获过程。
本发明提供了一种用于解调接收到的信号的解调电路，其包括：载波再生环路，用于进行控制以使得在跟踪载波的情况下可以最小化载波的相位误差；包括在载波再生环路中的相位误差判定电路，用于判定相对于载波的相位超前或延迟并且当不能辨别是相位超前还是相位延迟时判定为相位超前；以及包括在载波再生环路中的环路滤波器，用于对相位超前或延迟的判定结果进行积分，并且当积分值达到了判定为相位超前侧的最大积分值时，将该积分值转变为判定为相位延迟侧的最大积分值。
根据本发明，当不能辨别载波相位是超前还是延迟时，通过判定为相位超前，环路滤波器的积分值可以达到判定为相位超前侧的最大积分值。当环路滤波器的积分值达到判定为相位超前侧的最大积分值时，积分值可以被转变为判定为相位延迟侧的最大积分值。因而，载波再生环路的捕获范围可以较宽，并且可以缩短捕获时间。
根据本发明的另一解调电路解调接收到的信号，并且包括：载波再生环路，用于进行控制以使得在跟踪载波的情况下可以最小化载波的相位误差；包括在载波再生环路中的相位误差判定电路，用于判定相对于载波的相位超前或延迟并且当不能辨别是相位超前还是相位延迟时判定为相位延迟；以及包括在载波再生环路中的环路滤波器，用于对相位超前或延迟的判定结果进行积分，并且当积分值达到了判定为相位延迟侧的最大积分值时，将积分值转变为判定为相位超前侧的最大积分值。
根据本发明，当不能辨别载波是相位超前还是相位延迟时，通过将这种状态判定为相位延迟，环路滤波器的积分值可以达到判定为相位延迟侧的最大积分值。当环路滤波器的积分值达到判定为相位延迟侧的最大积分值时，积分值可以被转变为判定为相位超前侧的最大积分值。因而，载波再生环路的捕获范围可以较宽，并且可以缩短捕获时间。
在根据本发明的解调电路中，当载波的I和Q相位平面上的信号点在预定的线上或者在预定的区域内时，相位误差判定电路输出不为0的预定值。
有了上述配置，虽然载波的信号点随机地存在于I和Q相位平面上，但是对于预定线上或预定区域内的信号点输出不为0的表示相位判定结果的预定值，从而使得环路滤波器的积分值能够达到判定为相位超前侧的最大积分值或者判定为相位延迟侧的最大积分值。
在根据本发明的解调电路中，环路滤波器包括限幅器，用于当相位误差判定电路的判定结果的积分值达到判定为相位超前侧的最大积分值时输出判定为相位延迟侧的最大积分值作为积分值。
有了这种配置，当相位误差较大时，可以从环路滤波器输出判定为相位延迟侧的最大积分值到判定为相位超前侧的最大积分值，从而在较宽的捕获范围内进行同步捕获操作。
在根据本发明的解调电路中，环路滤波器包括限幅器，用于当相位误差判定电路的判定结果的积分值达到判定为相位延迟侧的最大积分值时输出判定为相位超前侧的最大积分值作为积分值。
有了这种配置，当相位误差较大时，可以从环路滤波器输出判定为相位超前侧的最大积分值到判定为相位延迟侧的最大积分值，从而在较宽的捕获范围内进行同步捕获操作。
根据本发明的另一解调电路是用于解调接收到的信号的解调电路，并且包括：时钟再生环路，用于进行控制以使得在跟踪接收到的信号的符号定时的时钟时可以最小化符号定时的相位误差；包括在时钟再生环路中的相位误差判定电路，用于判定相对于时钟的相位超前或延迟并且当不能辨别是相位超前还是相位延迟时判定为相位超前；以及包括在时钟再生环路中的环路滤波器，用于对相位超前或延迟的判定结果进行积分，并且当积分值达到了判定为相位超前侧的最大积分值时，将积分值转变为判定为相位延迟侧的最大积分值。
根据本发明，当不能辨别时钟的相位超前还是延迟时，通过将这种状态判定为相位超前，环路滤波器的积分值可以达到判定为相位超前侧的最大积分值。当积分值达到判定为相位超前侧的最大积分值时，该积分值可以被转变为判定为相位延迟侧的最大积分值。因而，载波再生环路的捕获范围可以较宽，并且可以缩短捕获时间。
根据本发明的另一解调电路是用于解调接收到的信号的解调电路，并且包括：时钟再生环路，用于进行控制以使得在跟踪接收到的信号的符号定时的时钟时可以最小化符号定时的相位误差；包括在时钟再生环路中的相位误差判定电路，用于判定相对于符号定时的相位超前或延迟并且当不能辨别是相位超前还是相位延迟时判定为相位延迟；以及包括在时钟再生环路中的环路滤波器，用于对相位超前或延迟的判定结果进行积分，并且当积分值达到了判定为相位延迟侧的最大积分值时，将积分值转变为判定为相位超前侧的最大积分值。
根据本发明，当不能辨别符号定时的相位超前还是延迟时，通过将这种状态判定为相位延迟，环路滤波器的积分值可以达到判定为相位延迟侧的最大积分值。当积分值达到判定为相位延迟侧的最大积分值时，该积分值可以被转变为判定为相位超前侧的最大积分值。因而，载波再生环路的捕获范围可以较宽，并且可以缩短捕获时间。
在根据本发明的解调电路中，当使用预定采样时钟对载波进行采样时，相位误差判定电路确定每个采样点的值是否为单调递增或单调递减，并且当该值不是单调递增或单调递减时输出不为0的预定值。
有了这种配置，当载波的采样定时偏离预期的采样定时时，其可以被调整为与预期定时同步。
在根据本发明的解调电路中，环路滤波器包括限幅器，用于当相位误差判定电路的判定结果的积分值达到判定为相位超前侧的最大积分值时输出判定为相位延迟侧的最大积分值作为积分值。
有了这种配置，即使当采样定时偏移时，也可以从环路滤波器输出判定为相位延迟侧的最大积分值到相位超前侧的最大积分值，从而在较宽的捕获范围内执行同步捕获操作。
在根据本发明的解调电路中，环路滤波器包括限幅器，用于当相位误差判定电路的判定结果的积分值达到判定为相位延迟侧的最大积分值时输出判定为相位超前侧的最大积分值作为积分值。
有了这种配置，即使当采样定时偏移时，也可以从环路滤波器输出判定为相位超前侧的最大积分值到相位延迟侧的最大积分值，从而在较宽的捕获范围内进行同步捕获操作。
附图说明
图1是QPSK解调电路的框图；
图2示出了定时恢复环路的配置；
图3A和3B是相位比较器的操作的示例性视图；
图4A和4B示出了环路滤波器的输出；
图5示出了限幅器的值；
图6示出了载波恢复环路的配置；
图7示出了I和Q相位平面的信号点；
图8示出了根据本发明第一实施例的载波恢复环路的配置；
图9示出了根据本发明第一实施例的相位比较器的配置；
图10示出了限幅器的配置；
图11是用于说明捕获操作的流程图；
图12A和12B示出了积分器值的变化；
图13A和13B是捕获操作的示例性视图；
图14示出了根据本发明第二实施例的定时恢复环路的配置；以及
图15示出了根据本发明第二实施例的相位比较器的配置。
具体实施方式
下面参考附图描述本发明的实施例。根据本发明实施例的数字解调电路基本上具有与图1中所示出的QPSK电路相同的配置。
图8示出了根据本发明第一实施例的数字解调电路的载波恢复环路的配置。在图8中，与图6中所示出的载波恢复环路相同的电路模块被分配了相同的标号，并且这里省略了详细说明。在图8中所示出的电路中，与图6中所示出的电路的区别在于载波恢复电路101中相位比较器102和环路滤波器103的配置。
图9示出了载波恢复电路101中的相位比较器102的配置。
相位比较器(对应于相位误差判定电路)102包括用于提取I信道信号(Ich，下文中称为I信号)的极性的极性提取电路111，用于提取Q信道信号(Qch，下文中称为Q信号)的极性的极性提取电路112，用于将I信号与极性提取电路112所提取的极性相乘的乘法器113，用于将Q信号与极性提取电路111所提取的极性相乘的乘法器114，用于将乘法器113的输出乘以-1的乘法器115以及用于将乘法器115的输出与乘法器114的输出相加的加法器116。
当输入信号(I信号或Q信号)为正时，极性提取电路111和112输出“+1”，当输入信号为负时，极性提取电路111和112输出“-1”。
由极性提取电路111、112等构成的电路模块110判定接收到的信号的信号点(星座点)是位于相对于标准信号点的正号侧(I和Q平面上的逆时针)的区域内还是位于负号侧的区域内。当接收到的信号的信号点位于正号侧时输出“某正值”，并且当信号点位于负号侧时输出“某负值”。
相位比较器102还包括用于计算I信号的绝对值的绝对值计算电路117，用于计算Q信号的绝对值的绝对值计算电路118，用于将绝对值计算电路117的输出与绝对值计算电路118的输出进行比较的比较器119，当它们相匹配时输出“1”，当它们不相匹配时输出“0”，以及用于基于比较器119的比较结果选择加法器1 16的输出或“+1”并且输出结果的选择器(选择电路)。
当载波的频率误差较大时，与接收到的信号的每个采样点的I信号和Q信号相对应的信号点被随机分布在I和Q平面上。因此，在I和Q平面上的预定线(例如 Q＝I或Q＝-I的线)上存在一些信号点。在本实施例中，当接收到的信号的信号点位于Q＝I或Q＝-I的线上时，从比较器119中输出用于选择器120选择输出“+1”的控制信号。就是说，当载波的频率误差较大，不能辨别相位超前还是相位延迟，并且信号点在特定的线上时，相位比较器102判定相位超前，并且输出“1”作为相位误差信号。
因此，虽然载波的频率误差较大，但是从相位比较器102输出的相位误差信号的平均值不为“0”，而是“1”或更大的值。由于从相位比较器102输出的相位误差信号经环路滤波器103积分，所以相位比较器102的输出增大(或减小)，除非相位比较器102的输出的平均值为“0”。因此，积分值最终达到了判定为相位超前侧(或判定为相位延迟侧)的最大积分值。
当因为载波的频率误差较大而不能确定再生的载波是相位超前还是相位延迟时，相位比较器102输出的相位超前或延迟的判定结果不限于“1”，而是可以使用任何不为0的正值或负值。
当相位误差较大时，当相位比较器102输出预定值(例如1)时的判定条件不限于信号点位于Q＝I或Q＝-I的线上的情况，而是可以使用在I和Q相位平面上以任何角度倾斜的线。否则，当相位误差较大时，可以判定信号点是否位于预定区域中，并且可以仅当信号点位于预定区域中时输出不为0的预定值，例如“1”、“-1”等。因而，虽然相位误差较大，但是相位比较器102的输出的平均值不为0。因此，可以防止环路滤波器103的积分值固定为特定的值。
参考图10说明图8中所示出的限幅器104的配置。图10还示出了环路滤波器103的加法器47和积分器48。
限幅器104包括：比较器201，用于将环路滤波器103的加法器47的输出与正的最大值Lim_max(对应于判定为相位超前侧的最大积分值)进行比较；比较器202，用于将加法器47的输出与负的最小值Lim_min(对应于判定为相位延迟侧的最大积分值)进行比较；乘法器204，用于将负的最小值Lim_min乘以“-1”；加法器203，用于将正的最大值Lim_max与乘法器204的输出相加；选择器205；乘法器206，用于将加法器203的输出乘以“-1”并将结果输出到选择器205；以及加法器207。
比较器201将通过将积分器48的积分值与输入IN(图8中所示出的乘法器45的输出)相加而得到的加法器47的输出(下文中称为点A的值)与正的最大值Lim_max进行比较，并且当点A的值达到正的最大值Lim_max时输出“1”，否则输出“0”到选择器205的控制端。
比较器202将点A的值与负的最小值Lim_min进行比较，当点A的值达到负的最小值Lim_min时输出“1”，否则输出“0”。加法器203将通过从正的最大值Lim_max中减去负的最小值Lim_min而得到的值Lim_max-Lim_min输出到选择器205和乘法器206。比较器的比较结果“0”或“1”被提供给选择器205的控制端作为2位控制信号的最低有效位LSB的数据，并且作为比较器202的比较结果的值“0”或“1”被提供给选择器205的控制信号，作为2位控制信号的最高有效位MSB的数据。
选择器205基于提供给控制端的2位控制信号的值(00、01、10)选择三个输入信号“0”、“-(Lim_max-Lim_min)”(乘法器206的输出)或“Lim_max-Lim_min”(加法器203的输出)中的任一个。实际上，如图10中所示出的选择器205所示，当控制信号为“00”时，其输出“0”。当控制信号为“01”时，其输出“-(Lim_max-Lim_min)”。当控制信号为“10”时，其选择“Lim_max-Lim_min”并输出所选择的值。
加法器207将选择器205的输出与点A的值相加，并输出到积分器48。
因此，当点A的值小于正的最大值Lim_max并且大于负的最小值Lim_min时，限幅器104照原样输出点A的值。
当点A的值达到正的最大值Lim_max时，点A的值和此时从选择器205输出的“-(Lim_max-Lim_min)”的和被输出到积分器48。因而，积分器48的值从正的最大值Lim_max变为负的最小值Lim_min。
当点A的值达到负的最小值Lim_min时，点A的值和此时从选择器205输出的“Lim_max-Lim_min”的和被输出到积分器48。因而，积分器48的值从负的最小值Lim_min变为正的最大值Lim_max。
参考图11中所示出的流程图说明在载波恢复环路的同步捕获期间进行的操作。根据本发明第二实施例的定时恢复环路的同步捕获操作与图11中所示出的过程相同。
载波恢复环路执行对接收到的信号的载波的同步捕获过程(图11中所示出的S11)。
限幅器104判定加法器30的输出(下文中称为积分器的值)是否大于或等于正的最大值Lim_max(S12)。该过程对应于限幅器104的比较器201的功能。
当积分器的值大于或等于正的最大值Lim_max(S12中为”是”)时，控制往下到步骤S13，“-(Lim_max-Lim_min)”被加到积分器的当前值上，并且总和被输出到积分器48。该过程对应于限幅器104的选择器205的功能。
当积分器的值小于正的最大值Lim_max(S12中为”否”)时，控制往下到步骤S14，并且确定积分器的值是否小于或等于负的最小值Lim_min。该过程对应于限幅器104的比较器202的功能。
当积分器的值小于或等于负的最小值Lim_min(S14中为”是”)时，控制往下到步骤S15，并且“Lim_max-Lim_min”被加到积分器的当前值上，并且总和被输出到积分器48。该过程对应于限幅器104的选择器205的功能。
当积分器的值大于负的最小值Lim_min(S14中为”否”)时，控制往下到步骤S16，并且判定是否设置了捕获完成标记。当捕获操作未完成并且捕获完成标记未被设置时，控制返回到步骤S11，并且继续进行同步捕获过程。当捕获完成标记被设置时，该过程结束。
正的最大值Lim_max和负的最小值Lim_min不局限于限幅器的最大值或最小值，而是可以设置所需要的值。
图12A和12B示出了积分器48的值的变化。图12A示出了当载波的频率误差较大时从相位比较器102输出“+1”时积分器48的值的变化，并且图12B示出了当载波的频率误差较大时从相位比较器102输出“-1”时积分器48的值的变化。图12A和12B中所示出的水平轴表示时间，垂直轴表示积分器48的值。
当如图12A中所示载波的频率误差较大时从相位比较器102输出“+1”时，从处于异步状态的相位比较器102中输出“1”。因此，积分器48的值朝正的最大值Lim_max的方向增大。当积分器48的值达到正的最大值Lim_max时，限幅器104在所述的积分器48中设置负的最小值Lim_min。之后，直到获得了载波同步为止，当接收到的信号的信号点满足预定条件(例如满足Q＝I或Q＝-I的条件)时，从相位比较器102中输出“1”。因此，积分器48的值朝正的最大值Lim_max的方向增大。因而，通过改变限幅器49的积分值可以在较宽的捕获范围内捕获载波，就是说，环路滤波器103的输出从负的最小值Lim_min到正的最大值Lim_max。
如果如图12B中当所示载波的频率误差较大时要从相位比较器102输出“-1”，则通过顺序地对从相位比较器102输出的值“-1”积分，积分器48的值朝负的最小值Lim_min的方向减小。当积分器48的值达到负的最小值Lim_min时，限幅器104在积分器48中设置正的最大值Lim_max。然后，直到可以获得同步为止，每当接收到的信号的信号点满足预定条件时，就从相位比较器102输出“-1”。因此，积分器48的值朝负的最小值Lim_min的方向减小。因而，环路滤波器103的输出从正的最大值Lim_max到负的最小值Lim_min变化，从而在较宽的捕获范围内捕获载波。
接下来，图13A和13B是载波的捕获操作的说明性视图。图13A示出了在频率误差较大的情况下当相位比较器102输出“+1”时执行的捕获操作。图13B示出了在频率误差较大的情况下当相位比较器102输出“-1”时执行的捕获操作。
当如图13A所示相位比较器102输出“+1”时，积分器48的值增加从相位比较器102输出的值“1”。
当收敛点位于如图13A所示的点a处时，当积分器48的值达到收敛点a的值(图13A中所示的黑色圆点所示)时，捕获过程完成。
当收敛点位于如图13A所示的点b处时，积分器48的值逐渐地增加从处于异步状态中的相位比较器102输出的值“1”。当积分器48的值达到正的最大值Lim_max时，限幅器向积分器48输出负的最小值Lim_min。然后，直到获得同步为止，每当接收到的信号的信号点满足预定条件(例如当满足Q＝I或Q＝-I的条件)时，相位比较器102就输出“+1”，并且积分器48的值逐渐增加。当积分器48的值达到收敛点b的值(图13A中所示的黑色圆点所示)时，捕获操作完成。在以上情况下，同步捕获范围(捕获范围)从负的最小值到正的最大值。因此，捕获范围很宽。
接下来，当如图13B所示相位比较器102输出“-1”时，积分器48的值以从相位比较器102输出的值“-1”为单位而减小。当收敛点位于图13B所示的点c处时，当积分器48的值达到收敛点c的值(图13B中所示的黑色圆点所示)时，捕获过程完成。
当收敛点位于图13B中所示的点d处时，积分器48的值通过与从处于异步状态中的相位比较器102输出的值“-1”相加而逐渐地减小。当积分器48的值达到负的最小值Lim_min时，限幅器向积分器48输出正的最大值Lim_max。然后，直到能够获得同步时为止，每当接收到的信号的信号点满足预定条件(例如当满足Q＝I或Q＝-I的条件时)时，积分器48的值逐渐地减小。当达到收敛点的点d的值(图13B中所示的黑色圆点所示)时，捕获操作结束。在以上情况下，捕获范围从正的最大值到负的最小值。因此，捕获范围很宽。
在第一实施例中，当载波的频率误差较大时相位比较器102输出不为0的预定值(例如+1或-1)。当环路滤波器103的积分器48的值达到正的最大值Lim_max时，限幅器104在积分器48中设置负的最小值Lim_min。当积分器48的值达到负的最小值Lim_min时，限幅器104在积分器48中设置正的最大值Lim_max。因而，虽然载波的频率误差较大，但是环路滤波器103的输出可以在从负的最小值到正的最大值的较宽的范围内变化，从而设置了较宽的捕获范围。此外，通过设置较宽的捕获范围，当相位误差较大时可以缩短所需要的捕获时间。
图14示出了根据本发明第二实施例的定时恢复环路(对应于时钟再生环路)的配置。在图14中，与图2中所示的定时恢复环路相同的模块被分配了相同的标号，并且这里省略了详细的说明。
图14和图2的区别在于定时恢复电路301的相位比较器302和环路滤波器303的配置。
图15示出了根据本发明第二实施例的相位比较器302的配置。图14示出了仅用于I信号的相位比较器302，但是定时恢复电路301还包括具有类似配置的用于Q信号的相位比较器。
触发器311和312利用与采样时钟同步的定时锁存I信号，并且触发器313利用与采样时钟同步的定时锁存触发器311的输出。
如果时间t-1处的I信号的值为d(t-1)，时间t处的I信号的值为d(t)，并且时间t+1处的I信号的值为d(t+1)，则倾斜度判定电路314接收d(t+1)、触发器311的输出d(t)以及触发器313的输出d(t-1)。倾斜度判定电路314比较d(t+1)、d(t)和d(t-1)的值，并且判定I信号的值是否为单调递增或单调递减。实际上，当d(t-1)＜d(t)＜d(t+1)时，确定为单调递增，当d(t-1)＞d(t)＞d(t+1)时，确定为单调递减。当I信号的值为单调递增时倾斜度判定电路314在点A处输出“1”，否则向点A输出“0”。当I信号的值为单调递减时，其向点B输出“1”，否则向点B输出“0”。点A和B的值还被输入到OR门315中。只有当I信号既不是单调递增也不是单调递减时OR门315向选择器322的控制端输出“0”，否则输出“1”。
加法器316对时间t+1处的I信号的值d(t+1)和时间t-1处的I信号的值d(t-1)求和。乘法器317将加法器316的输出d(t+1)和d(t-1)的总和乘以“-1”，并且将结果输出到加法器318。
乘法器319将作为触发器312的输出的时间t处的值d(t)乘以“2”。加法器318对从乘法器317输出的-{d(t+1)+d(t-1)}和从乘法器319输出的2×d(t)求和。
加法器318的输出被输入到选择器320的输入终端“0”，并且通过乘法器321将加法器318的输出乘以“-1”而得到的值被输入到选择器320的输入端“1”。
倾斜度判定电路314的点A处的信号被输入到选择器320的控制端，并且当点A处的信号为“1”，即单调递增时，选择器320选择通过将加法器318的输出乘以“-1”而得到的值。当点A处的信号为“0”，即不是单调递增时，选择输出加法器318的输出。
“+1”被输入到选择器322的一个输入端(图15中所示的“0”所表示的输入)，并且选择器320的输出被输入到另一输入端(图15中所示的“1”所表示的输入)。当OR门315的输出为“0”时，即只有当I信号既不是单调递增也不是单调递减时，选择器322选择并输出“1”。否则，其输出从选择器320输出的值，即2×d(t)-{d(t+1)+d(t-1)}或-1×{2×d(t)-{d(t+1)+d(t-1)}}。
加法器323对选择器322和Q信道侧的相位比较器(具有与图15中所示的相位比较器302相类似的配置的相位比较器)的输出求和，并且输出该和值。
根据第二实施例的定时恢复电路301的限幅器104具有与图10中所示出的限幅器104相同的配置。
在根据本发明第二实施例的定时恢复电路301中，只有当I信号或Q信号既不是单调递增也不是单调递减时，相位比较器302输出“1”。因此，即使当采样时钟相对于符号定时的相位误差较大时，环路滤波器303的积分器31的值根据从相位比较器302输出的相位误差信号(例如“1”)而增加，并且积分器31(具有与积分器48相同的功能)和限幅器104的积分值达到正的最大值。当相位比较器302的输出的积分值达到正的最大值时，从限幅器104输出负的最小值作为积分值，并且该负的最小值被设置在积分器31中。之后，直到能够获得定时同步时为止，每当从相位比较器302输出“1”时，积分器31的值从负的最小值增大到正的最大值。因而，当确定相位超前或延迟时，可以在从负的最小值到正的最大值的较宽的捕获范围内对再生的时钟执行同步捕获操作。
参考图13A说明捕获定时恢复环路的操作。当收敛点位于图13A中所示的点b处时，积分器31的值逐渐地增加从处于异步状态的相位比较器302输出的值“1”。当积分器31的值达到正的最大值时，限幅器104在积分器31中设置负的最小值。之后，直到能够获得同步时，即直到I信号或Q信号为单调递增或单调递减时为止，相位比较器302输出“1”，并且积分器31的值逐渐增加。当积分器31的值达到收敛点b的值(图13A中所示的黑色圆点所示)时，捕获操作结束。在以上情况下，同步捕获范围从负的最小值到正的最大值。因此，捕获范围较宽。
在本发明的第二实施例中，当I信号或Q信号既不是单调递增也不是单调递减时，判定出不能辨别符号定时的相位超前或延迟，相位比较器302输出预定值(例如+1或-1)，并且环路滤波器303的积分器31的值被增加或减小。当限幅器104的积分值达到最大值时，在积分器31中设置负的最小值。否则，当限幅器104的积分值达到负的最小值时，在积分器31中设置正的最大值。有了上述配置，即使符号定时的时钟的相位误差较大，也可以通过在从负的最小值到正的最大值的范围内改变环路滤波器303的输出来扩展捕获范围。此外，即使时钟的相位误差较大，也可以通过扩展捕获范围来缩短捕获时间。
根据上述第一和第二实施例，可以利用接收到的信号的载波来跟踪(或同步于)载波恢复环路再生的载波，或者可以利用接收到的信号的符号定时来跟踪(或同步于)时钟再生环路的采样时钟。
根据上述实施例，可以扩大载波再生环路或时钟再生环路的捕获范围，并且可以缩短捕获时间。
本发明不限于上述实施例，并且例如可以按以下描述来构成。
(1)实施例包括对QPSK解调电路的说明，但是本发明不限于这些实施例，并且可以应用于其它多值调制系统(例如QAM等)中的解调电路。
(2)本发明不限于具有实施例中所描述的电路配置的相位比较器、环路滤波器等，而可以应用于具有公知的其它电路配置的相位比较器、环路滤波器等。

Claims (13)

1.一种对接收到的信号进行解调的解调电路，包括：
载波再生环路，其执行控制以使得在跟踪载波的情况下可以最小化所述载波的相位误差；
相位误差判定电路，其被包括在所述载波再生环路中，判定相对于所述载波的相位超前或延迟，并且当不能辨别相位超前还是延迟时判定为相位超前；以及
环路滤波器，其被包括在所述载波再生环路中，对所述相位超前或延迟的判定结果进行积分，并且当所述积分值达到判定为相位超前侧的最大积分值时将所述积分值转变为判定为相位延迟侧的最大积分值，
所述环路滤波器包括：
积分器，用于对所述相位误差判定电路的相位超前或延迟的判定结果进行积分；以及
限幅器，用于当所述积分器的积分值达到所述判定为相位超前侧的最大积分值时，输出所述判定为相位延迟侧的最大积分值作为所述积分值。
2.根据权利要求1所述的电路，其中
当所述载波的I和Q相位平面上的信号点在预定的线上或预定的区域内时，所述相位误差判定电路输出不为0的预定值。
3.根据权利要求1所述的电路，其中
当所述载波的I和Q相位平面上的信号点在Q＝I或Q＝-I的线上时，所述相位误差判定电路输出不为0的预定值。
4.一种对接收到的信号进行解调的解调电路，包括：
载波再生环路，其执行控制以使得在跟踪载波的情况下可以最小化所述载波的相位误差；
相位误差判定电路，其被包括在所述载波再生环路中，判定相对于所述载波的相位超前或延迟，并且当不能辨别相位超前还是延迟时判定为相位延迟；以及
环路滤波器，其被包括在所述载波再生环路中，对所述相位超前或延迟的判定结果进行积分，并且当所述积分值达到判定为相位延迟侧的最大积分值时将所述积分值转变为判定为相位超前侧的最大积分值，
所述环路滤波器包括：
积分器，用于对所述相位误差判定电路的相位超前或延迟的判定结果进行积分；以及
限幅器，用于当所述积分器的积分值达到所述判定为相位延迟侧的最大积分值时，输出所述判定为相位超前侧的最大积分值作为所述积分值。
5.根据权利要求4所述的电路，其中
当所述载波的I和Q相位平面上的信号点在预定的线上或预定的区域内时，所述相位误差判定电路输出不为0的预定值。
6.一种对接收到的信号进行解调的解调电路，包括：
时钟再生环路，其执行控制以使得在允许时钟跟踪接收到的信号的符合定时的情况下可以最小化符号定时的相位误差；
相位误差判定电路，其被包括在所述时钟再生环路中，判定相对于所述符号定时的相位超前或延迟，并且当不能辨别相位超前还是延迟时判定为相位超前；以及
环路滤波器，其被包括在所述时钟再生环路中，对所述相位超前或延迟的判定结果进行积分，并且当所述积分值达到判定为相位超前侧的最大积分值时将所述积分值转变为判定为相位延迟侧的最大积分值，
所述环路滤波器包括：
积分器，用于对所述相位误差判定电路的相位超前或延迟的判定结果进行积分；以及
限幅器，用于当所述积分器的积分值达到所述判定为相位超前侧的最大积分值时，输出所述判定为相位延迟侧的最大积分值作为所述积分值。
7.根据权利要求6所述的电路，其中
当用预定的采样时钟对载波进行采样时，所述相位误差判定电路确定每个采样点的值是否为单调递增或单调递减，并且当该值既不是单调递增也不是单调递减时输出不为0的预定值。
8.一种对接收到的信号进行解调的解调电路，包括：
时钟再生环路，其执行控制以使得在允许时钟跟踪接收到的信号的符合定时的情况下可以最小化符号定时的相位误差；
相位误差判定电路，其被包括在所述时钟再生环路中，判定相对于所述符号定时的相位超前或延迟，并且当不能辨别相位超前还是延迟时判定为相位延迟；以及
环路滤波器，其被包括在所述时钟再生环路中，对所述相位超前或延迟的判定结果进行积分，并且当所述积分值达到判定为相位延迟侧的最大积分值时将所述积分值转变为判定为相位超前侧的最大积分值，
所述环路滤波器包括：
积分器，用于对所述相位误差判定电路的相位超前或延迟的判定结果进行积分；以及
限幅器，用于当所述积分器的积分值达到所述判定为相位延迟侧的最大积分值时，输出所述判定为相位超前侧的最大积分值作为所述积分值。
9.根据权利要求8所述的电路，其中
当用预定的采样时钟对载波进行采样时，所述相位误差判定电路确定每个采样点的值是否为单调递增或单调递减，并且当该值既不是单调递增也不是单调递减时输出不为0的预定值。
10.根据权利要求9所述的电路，其中
所述相位误差判定电路包括：倾斜度判定电路，用于当以预定的采样时钟对所述载波进行采样时判定至少三个采样点的值是否为单调递增或单调递减；以及选择电路，用于当所述倾斜度判定电路判定既不是单调递增也不是单调递减时输出不为0的预定值，并且当确定为单调递增或单调递减时输出从所述三个采样点的值得到的值作为相位误差的判定结果。
11.一种用于解调接收到的信号的方法，包括：
通过载波再生环路中的相位误差判定电路判定载波的相位超前或延迟，并且当不能辨别相位超前还是延迟时判定为相位超前；
通过所述载波再生环路中的环路滤波器中的积分器对相位超前或延迟的判定结果进行积分，并且通过所述环路滤波器中的限幅器，当所述积分值达到判定为相位超前侧的最大积分值时，将所述积分值转变为判定为相位延迟侧的最大积分值；以及
通过所述载波再生环路执行载波再生控制，以使得可以基于所述积分值使所述载波的相位误差最小化。
12.根据权利要求11所述的方法，其中
当用预定的采样时钟对所述载波进行采样时，确定每个采样点是否为单调递增或单调递减，并且当所述值既不是单调递增也不是单调递减时输出不为0的预定值。
13.一种用于解调接收到的信号的方法，包括：
通过载波再生环路中的相位误差判定电路判定载波的相位超前或延迟，并且当不能辨别相位超前还是延迟时判定为相位延迟；
通过所述载波再生环路中的环路滤波器中的积分器对相位超前或延迟的判定结果进行积分，并且通过所述环路滤波器中的限幅器，当所述积分值达到判定为相位延迟侧的最大积分值时，将所述积分值转变为判定为相位超前侧的最大积分值；以及
通过所述载波再生环路执行载波再生控制，以使得可以基于所述积分值使所述载波的相位误差最小化。
CN2006100911289A 2006-01-20 2006-06-30 解调电路和解调方法 Expired - Fee Related CN101005481B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006013205 2006-01-20
JP2006-013205 2006-01-20
JP2006013205A JP4585455B2 (ja) 2006-01-20 2006-01-20 復調回路および復調方法

Publications (2)

Publication Number Publication Date
CN101005481A CN101005481A (zh) 2007-07-25
CN101005481B true CN101005481B (zh) 2012-05-02

Family

ID=38285551

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006100911289A Expired - Fee Related CN101005481B (zh) 2006-01-20 2006-06-30 解调电路和解调方法

Country Status (4)

Country Link
US (1) US7697637B2 (zh)
JP (1) JP4585455B2 (zh)
KR (1) KR100875225B1 (zh)
CN (1) CN101005481B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4585455B2 (ja) * 2006-01-20 2010-11-24 富士通セミコンダクター株式会社 復調回路および復調方法
US9270390B2 (en) * 2014-03-28 2016-02-23 Olympus Corporation Frequency and phase offset compensation of modulated signals with symbol timing recovery

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0291947A2 (en) * 1987-05-19 1988-11-23 Nec Corporation Demodulator including sweep controller for controlling synchronization capture range
US5524126A (en) * 1994-11-15 1996-06-04 Hughes Electronics Symbol timing recovery using fir data interpolators
CN1141703A (zh) * 1994-01-12 1997-01-29 Rca·汤姆森许可公司 高阶数字相位环路滤波器
CN1277719A (zh) * 1998-09-11 2000-12-20 松下电器产业株式会社 相位比较器及数字式相位同步电路
CN1288627A (zh) * 1998-01-30 2001-03-21 株式会社建伍 数字解调器
CN1466345A (zh) * 2002-06-06 2004-01-07 华为技术有限公司 数字载波恢复装置
CN1611030A (zh) * 2001-10-31 2005-04-27 英特尔公司 具有可变带宽锁相环路和非线性控制通路的定时恢复

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63116542A (ja) * 1986-11-05 1988-05-20 Nippon Telegr & Teleph Corp <Ntt> 搬送波再生回路
JPH01160239A (ja) 1987-12-17 1989-06-23 Nec Corp キャリアロック検出回路
JP2885058B2 (ja) 1994-03-10 1999-04-19 日本電気株式会社 搬送波再生回路
JPH0879324A (ja) * 1994-09-09 1996-03-22 Ikegami Tsushinki Co Ltd 搬送波再生回路
JPH08195780A (ja) * 1995-01-17 1996-07-30 Nec Corp 搬送波再生回路
JP3466422B2 (ja) 1997-05-28 2003-11-10 株式会社ケンウッド 受信装置
JP2001237908A (ja) * 2000-02-23 2001-08-31 Sharp Corp Ｑｐｓｋ／ｑａｍ同期獲得装置
KR100379395B1 (ko) * 2000-08-23 2003-04-10 엘지전자 주식회사 반송파 복구 장치 및 방법
JP2003319002A (ja) * 2002-04-23 2003-11-07 Mitsubishi Electric Corp 再生クロック引込方法および装置
JP4585455B2 (ja) * 2006-01-20 2010-11-24 富士通セミコンダクター株式会社 復調回路および復調方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0291947A2 (en) * 1987-05-19 1988-11-23 Nec Corporation Demodulator including sweep controller for controlling synchronization capture range
CN1141703A (zh) * 1994-01-12 1997-01-29 Rca·汤姆森许可公司 高阶数字相位环路滤波器
US5524126A (en) * 1994-11-15 1996-06-04 Hughes Electronics Symbol timing recovery using fir data interpolators
CN1288627A (zh) * 1998-01-30 2001-03-21 株式会社建伍 数字解调器
CN1277719A (zh) * 1998-09-11 2000-12-20 松下电器产业株式会社 相位比较器及数字式相位同步电路
CN1611030A (zh) * 2001-10-31 2005-04-27 英特尔公司 具有可变带宽锁相环路和非线性控制通路的定时恢复
CN1466345A (zh) * 2002-06-06 2004-01-07 华为技术有限公司 数字载波恢复装置

Also Published As

Publication number Publication date
US20070172002A1 (en) 2007-07-26
CN101005481A (zh) 2007-07-25
KR100875225B1 (ko) 2008-12-19
JP2007195074A (ja) 2007-08-02
KR20070077019A (ko) 2007-07-25
JP4585455B2 (ja) 2010-11-24
US7697637B2 (en) 2010-04-13

Similar Documents

Publication Publication Date Title
US5440268A (en) AFC circuit for QPSK demodulator
US4583048A (en) MSK digital demodulator for burst communications
US5535252A (en) Clock synchronization circuit and clock synchronizing method in baseband demodulator of digital modulation type
US7751503B2 (en) Method for acquiring timing and carrier synchronization of offset-QPSK modulated signals
US5982821A (en) Frequency discriminator and method and receiver incorporating same
US4887280A (en) System for detecting the presence of a signal of a particular data rate
JPH07321862A (ja) ディジタル変調波復調装置
EP0381637A1 (en) A method of controlling the frequency of a coherent radio receiver and apparatus for carrying out the method
US5862191A (en) Digital communications receiver that includes a timing recovery device
EP0258584A2 (en) Handshake sequence detector and method for detecting a handshake sequence
CN101005481B (zh) 解调电路和解调方法
CN109309641B (zh) 一种抗大频偏的qpsk基带恢复系统
JP3403198B2 (ja) デジタル変調された信号を復調する方法及び復調器
JP4098745B2 (ja) ディジタル復調器
EP1643705A1 (en) Timing extraction device and method, and demodulation device using the timing extraction device
JP2876906B2 (ja) ユニークワード検出回路及び復調回路
CN112737619B (zh) 一种全开环pcm-dpsk-fm安控接收机设计方法
EP0534180B1 (en) MSK signal demodulating circuit
JPH11355372A (ja) 周波数再生回路および周波数再生方法
JP3518429B2 (ja) デジタルｐｌｌ装置およびシンボル同期装置
JPH0678010A (ja) タイミング復元方法及びシステム
JP3017757B2 (ja) ベースバンド遅延検波器
JPH066397A (ja) 遅延検波器
JP2002094592A (ja) ディジタル復調装置
JPH06291791A (ja) 位相変調波信号の復調装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: FUJITSU MICROELECTRONICS CO., LTD.

Free format text: FORMER OWNER: FUJITSU LIMITED

Effective date: 20081024

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20081024

Address after: Tokyo, Japan, Japan

Applicant after: Fujitsu Microelectronics Ltd.

Address before: Kanagawa

Applicant before: Fujitsu Ltd.

C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120502

Termination date: 20200630

CF01 Termination of patent right due to non-payment of annual fee