CN101000929A - 堆叠栅－源一侧电子注入闪存储器及其制造方法 - Google Patents
堆叠栅－源一侧电子注入闪存储器及其制造方法 Download PDFInfo
- Publication number
- CN101000929A CN101000929A CN200610023207.6A CN200610023207A CN101000929A CN 101000929 A CN101000929 A CN 101000929A CN 200610023207 A CN200610023207 A CN 200610023207A CN 101000929 A CN101000929 A CN 101000929A
- Authority
- CN
- China
- Prior art keywords
- ion
- source
- grid
- thickness
- flash memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 title claims abstract description 69
- 238000002347 injection Methods 0.000 title claims abstract description 44
- 239000007924 injection Substances 0.000 title claims abstract description 44
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 43
- 238000007667 floating Methods 0.000 claims abstract description 27
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 27
- 238000000034 method Methods 0.000 claims abstract description 23
- 230000005684 electric field Effects 0.000 claims abstract description 17
- 230000008569 process Effects 0.000 claims abstract description 9
- 239000011248 coating agent Substances 0.000 claims description 25
- 238000000576 coating method Methods 0.000 claims description 25
- 150000002500 ions Chemical class 0.000 claims description 24
- 239000010410 layer Substances 0.000 claims description 14
- 230000003647 oxidation Effects 0.000 claims description 13
- 238000007254 oxidation reaction Methods 0.000 claims description 13
- -1 nitrogen ion Chemical class 0.000 claims description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 9
- 229920005591 polysilicon Polymers 0.000 claims description 9
- 238000010276 construction Methods 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 claims description 3
- 239000000758 substrate Substances 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 2
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 239000012535 impurity Substances 0.000 claims description 2
- 239000011229 interlayer Substances 0.000 claims description 2
- 238000002955 isolation Methods 0.000 claims description 2
- 239000000203 mixture Substances 0.000 claims description 2
- 229910052710 silicon Inorganic materials 0.000 claims description 2
- 239000010703 silicon Substances 0.000 claims description 2
- 238000013459 approach Methods 0.000 claims 1
- 230000002708 enhancing effect Effects 0.000 abstract 1
- 239000007943 implant Substances 0.000 abstract 1
- 238000005468 ion implantation Methods 0.000 abstract 1
- SJHPCNCNNSSLPL-CSKARUKUSA-N (4e)-4-(ethoxymethylidene)-2-phenyl-1,3-oxazol-5-one Chemical compound O1C(=O)C(=C/OCC)\N=C1C1=CC=CC=C1 SJHPCNCNNSSLPL-CSKARUKUSA-N 0.000 description 7
- 230000008901 benefit Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 238000012797 qualification Methods 0.000 description 4
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000001413 cellular effect Effects 0.000 description 2
- 239000002800 charge carrier Substances 0.000 description 2
- 239000002784 hot electron Substances 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004321 preservation Methods 0.000 description 1
Images
Landscapes
- Non-Volatile Memory (AREA)
Abstract
本发明公开了一种新的堆叠栅－源一侧电子注入闪存储器及其制造方法。本发明的堆叠栅－源一侧电子注入闪存储器具有堆叠栅结构，其中的浮栅构成厚度不同的两个区域，在区域中，一个区域注入氮离子，在热氧化过程中，注入了氮离子的区域的氧化物生长速度慢，形成比较薄的氧化物层区域；而另一个区域没有注入氮离子，因此形成比较厚的氧化物层，两个氧化物层厚度不同的区域之间的界面处产生强横向电场，使电子容易从源一侧向浮栅注入，提高了存储单元的读写速度。本发明的堆叠栅－源一侧电子注入闪存储器既具有现有的堆叠栅闪存储器集成高的优点，还具有分栅闪存储器读写速度快的优点。
Description
技术领域
本发明涉及一种新的闪存储器及其制造方法，特别涉及堆叠栅-源一侧电子注入闪存储器及其制造方法。
背景技术
非易失性存储器技术的主要特征是广泛使用浮栅单元。按照栅结构不同，浮栅单元可以分成两类，一种是所谓的堆叠栅结构，如图1所示；另一种是分栅结构，如图2所示。当前，图1所显示的堆叠栅ETOX(ErasableTunnel Oxide)是闪存储器市场中的首选结构。这种堆叠栅ETOX成功的关键原因是：
(a)可擦除可编程只读存储器(EEPROM)中的堆叠栅单元结构简单、集成密度高和一致性好，可擦除可编程只读存储器(EEPROM)已经制造很多年，已经有丰富的制造经验，合格率高，生产成本低；
(b)堆叠栅单元结构使存储单元具有分开的编程路径和擦除路径，因而，使编程功能和擦除功能达到最佳程度；
(c)与擦除阈值电压Vt的宽变化相比，经燧道氧化层擦除可以提供控制良好的擦除阈值电压Vt。
但是，具有堆叠栅结构单元的可擦除可编程只读存储器(EPROM)的读写速度慢。
大多数闪存储器的分栅源一侧电子注入结构是按照横向电场峰值与垂直高电场相配合的方式设计和偏置的，这有利于电子从源一侧向浮栅注入。与常规的沟道热电子注入机理相比，这种具有分栅源一侧电子注入结构的可擦除可编程只读闪存储器的编程机理的主要优点是，电子注入效率明显地高，因而，能进行更快速的编程操作，并能降低编程操作的功耗，读写速度快。与堆叠栅ETOX单元相比，分栅源一侧注入的闪存储器具有更高的编程效率。但是，与堆叠栅结构相比，分栅源一侧注入的闪存储器结构有两个问题，其中一个问题是制造工艺复杂，例如，要求进行多次多晶硅工艺，另一个问题是存储单元的尺寸比较大，集成度低。
现有的堆叠栅结构的集成度高的主要原因是，控制栅完全重叠在浮栅上面，因此，堆叠栅结构所占据的空间小，密度大。现有的堆叠栅结构中，浮栅下的氧化层的厚度一致，没有产生有助于电子向浮栅注入的强电场，因此读写速度慢。
现有的分栅结构中，控制栅不完全重叠浮栅，因此栅结构所占据的空间大，集成度小，但是，分栅结构是按照横向电场峰值与垂直高电场相配合的方式设计和偏置的，这就有利于电子从源一侧向浮栅注入，由于电子注入效率明显地高，因此能更快地进行编程操作，读写速度快。
发明内容
为了克服现有的具有堆叠栅结构的闪存储器和现有的具有分栅结构的闪存储器的缺点，提出本发明。
本发明的一个目的是，提供一种新的堆叠栅-源一侧电子注入闪存储器结构。
本发明的另一个目的是提供一种新的堆叠栅-源一侧电子注入闪存储器的制造方法。
按照本发明的堆叠栅-源一侧电子注入闪存储器，采用堆叠栅结构，与现有的堆叠栅结构的差别是，现有的堆叠栅结构中浮栅下的整个氧化层厚度均匀一致，而本发明的堆叠栅结构中的浮栅下具有两个不同的氧化物层厚度，即同时生长的比较薄的燧道氧化物区(图3中的区域A)，和比较厚的栅氧化物区(图3中的区域B)。
附图说明
通过结合附图进行的以下描述可以更好地理解本发明目的和本发明的优点，附图是说明书的一个组成部分，附图与说明书的文字部分一起说明本发明的原理和特征，附图中显示出代表本发明原理和特征的实施例。全部附图中相同的部分用相同的参考数字或符号指示。附图中：
图1是现有的堆叠栅ETOX结构示意图；
图2是现有的分栅源一侧电子注入的存储单元的结构示意图；
图3是按照本发明的堆叠栅-源一侧电子注入闪存储器结构的示意图；
图4是按照本发明的堆叠栅-源一侧电子注入闪存储器结构编程原理的示意图；
图5是按照本发明的堆叠栅-源一侧电子注入闪存储器结构 除原理的示意图；和
图6是按照本发明的堆叠栅-源一侧电子注入闪存储器结构读入原理的示意图；
图7形成深n-阱，和在深n-阱上形成p-阱的示意图；和
图8加掩模遮挡厚氧化物区(即区域B)，对薄氧化物区(即区域A)进行附加的阈值电压离子注入，和氮(N)离子注入的结构示意图。
具体实施方式
以下结合图3、图7和图8用实施例详细描述本发明的堆叠栅-源一侧电子注入闪存储器及其制造方法。
图3显示出按本发明的堆叠栅-源一侧电子注入闪存储器，本发明提出的堆叠栅-源一侧电子注入闪存储器既具有现有的堆叠栅闪存储器集成高的优点，还具有分栅闪存储器读写速度快的优点。也就是说，本发明提出的堆叠栅-源一侧电子注入闪存储器实质上综合了堆叠栅ETOX结构的优点和分栅源一侧注入结构的优点。
[实施例1]
以n-沟道闪存储单元为例，说明按本发明的堆叠栅-源一侧电子注入闪存储器的结构。如图3所显示的，按本发明的堆叠栅-源一侧电子注入闪存储器包括：从半导体衬底中形成的p-阱中形成的源和漏，在所述的源和漏之间在p-阱上面顺序形成的浮栅和控制栅。从图3看到，浮栅包括两个厚度不同的氧化物区域，即区域A和区域B。
区域A是燧道区，燧道区注入了氮(N)离子，在热氧化过程中由于注入的氮离子使氧化物层的生长速度慢；区域B是栅区，栅区B中不注入氮(N)离子，在热氧化过程中氧化物层的生长速度快，因此，A区和B区同时进行热氧化生长氧化物层时，A区的氧化物层厚度比较薄，B区的氧化物层厚度比较厚。因此，控制栅上加电压时，在区域A与区域B之间的界面处形成大的横向电场，促使电子从源一侧向浮栅注入，因此，写入速度快。使编程效率更高，存储器的总读写速度更快。与现有堆叠栅结构一样，结构简单，尺寸小，密度大，集成度高，制造工艺简单，制造合格率高，制造成本低。
A区中注入的氮离子浓度范围是1×1013离子/cm2-5×1014离子/cm2，优选的氮离子浓度是1×1014离子/cm2。
用注入A区的氮离子浓度和热氧化条件控制A区的氧化物层厚度。用热氧化条件控制B区的氧化物层厚度。比较薄的A区的氧化物层的厚度
d1范围是70≤d1≤90，优选的厚度d1是80。比较厚的B区的氧化物层的厚度d2范围是120-200，优选厚度d2是150。如果d1＜70，那么栅结构的漏电流大，信息流失，资料保存度小，功耗大。如果比较厚的B区的氧化物层的厚度d2＞200，存储单元的读出速度慢，存储单元总的读写速度慢。
[实施例2]
以n-沟道闪存储单元为例，说明制造按本发明的堆叠栅-源一侧电子注入闪存储器的方法。当然，同样的工艺也可以用于制造p-沟道闪存储单元，只是要适当调整工艺参数。
制造按本发明的堆叠栅-源一侧电子注入闪存储器的方法，包括以下工艺步骤：
(a)用p-型半导体晶片作为衬底，首先确定有源区(AA)，形成隔离区[STI(浅沟道隔离)或LOCOS(硅局部氧化)]；
(b)如图7，形成深n-阱，和在深n-阱上形成p-阱，加电场进行离子注入，用阈值电压调节注入的离子浓度，防止出现穿透离子注入；
(c)如图8，加掩模遮挡厚氧化物区(即区域B)，对薄氧化物区(即区域A)进行附加的阈值电压离子注入，和氮(N)离子注入，注入的氮离子浓度范围是1×1013离子/cm2-5×1014离子/cm2，优选的氮离子浓度是1×1014离子/cm2。
(d)形成栅氧化物层，例如，A区厚度d1是80，B区厚度d2是150。
(e)多晶硅层1中掺杂，形成浮栅，所掺杂的杂质浓度是6×1014离子/cm2；形成多晶硅层间介质层，例如ONO或其他高质量介质层；多晶硅层2重掺杂形成n+型多晶硅控制栅。
(f)进行砷离子注入形成源/漏结点。
(g)掩蔽漏结点，对源结点进行磷离子注入，形成DDD(双扩散的漏)结构，完成存储单元的制造工艺。所形成的1存储单元结构显示在图3中。
因此，按照本发明的堆叠栅-源一侧电子注入闪存储器的优点是：
(1)在不同氧化物厚度的两个浮栅部分之间的界面处产生一个大的横行电场，该横向电场加速沟道的电子，使其具有高能量，垂直高电场吸引高能量电子向浮栅注入，编程效率更高，使存储器的读写速度更快。
(2)与现有堆叠栅结构一样，结构简单，尺寸小，密度大，集成度高，制造工艺简单，制造合格率高，制造成本低。
按照本发明的另一个技术方案，提供按照本发明的堆叠栅-源一侧电子注入闪存储器的制造方法。
按照本发明的堆叠栅-源一侧电子注入闪存储器的制造方法，本发明方法包括以下工艺步骤：
(1)将浮栅下氧化物层分成两部分，一部分是比较薄的燧道氧化物区域(图3中区域A)，燧道表面注入氮(N)离子；另一部分是比较厚的栅氧化物区域(图3中区域B)，栅表面不注入氮(N)离子；
(2)用热氧化方法，在其表面注入氮(N)离子的燧道区域A的表面和其表面不注入氮(N)离子的栅区域B的表面同时生长氧化物；注入氮(N)离子的燧道区A表面的氧化速度慢，生长比较薄的氧化物层(图3中的A区域)，不注入氮(N)离子的栅区域B表面的氧化速度快，同时生长比较厚的氧化物层(图3中的B区域)。
按照本发明的堆叠栅-源一侧电子注入闪存储器的特征是：
(a)燧道区域A表面首先注入氮离子，降低氧化速度，在同时进行热氧化时，在图3中的A区域生长比较薄的燧道氧化物层，和在图3中的A区域生长比较厚的栅氧化物层。
(b)燧道的不连续性造成从源一侧的电子注入效应，造成燧道不连续的两个因素是(1)区域A和区域B的氧化物层厚度不同，和(2)区域A中附加的沟道离子注入，以调整阈值电压Vt。
(c)浮栅覆盖整个导电沟道(区域A和区域B)。浮栅上被控制栅完全重叠。因此，本发明的堆叠栅-源一侧电子注入闪存储器具有与现有的堆叠栅ETOX相同的栅偶合率，比分栅结构的栅偶合率高。
(d)存储单元用源一侧注入的热电子编程。
(e)源结点是双扩散的漏(DDD)结构，因而提高了结点击穿电压，存储单元用经源结点的Fowler-Nordheim的燧道擦除。
总之，按照本发明的堆叠栅-源一侧电子注入闪存储器能够有效地降低制造成本，降低编程电压，具有比较高的编程速度，和比较低的编程功耗，具有与堆叠栅ETOX的可靠性程度相同的高可靠性，和极高的制造合格率。
闪存储单元的编程、擦除、和读入的操作原理是：
(a)首先说明编程原理，例如，参见图4，控制栅电压VCG＝10V，源电压Vs＝5V，漏电压VD＝接地电压，衬底电压VB＝接地电压。区域A与区域B之间的不连续性在不连续位置产生横向电场峰值。横向电场峰值加热导电载流子。从控制栅偶合的高垂直电场向浮栅吸引受热的载流子；浮栅逐渐编程到高阈值电压状态(逻辑“0”)；当浮栅累积电子时，垂直电场相应地降低，因此编程自己收敛。
(b)擦除的原理是，例如，参见图5，控制栅电压VCG＝接地电压，源电压Vs＝10V，漏电极浮动，衬底电压VB＝接地电压。浮动漏电极，经Fowler-Nordheim处理，加到源电极与控制栅之间的电场将从浮栅释放的电子吸引到源结点。然后，存储单元擦除到低阈值电压状态(逻辑“1”)。源结点设计成DDD结构有两个目的，其中，一个目的是增加源-栅的重叠长度，以提高擦除效率。另一个目的是，提高结点击穿电压，因为在擦除操作过程中源结点需要保持高电压降。
(c)存储单元的读入原理，例如，参见图6，控制栅电压VCG＝5V，源电压Vs＝接地电压，衬底电压VB＝接地电压，漏电压VD＝1V。如果读电流(Iread)大于临界电平，然后，存储单元处于逻辑“1”状态，否则，存储单元处于逻辑“0”状态。
以上以n-沟道闪存储单元为例，详细描述了按本发明的堆叠栅-源一侧电子注入闪存储器的结构及其制造方法。但是本发明不限于本文中的详细描述。本行业的技术人员应了解，在不脱离本发明的精神和范围的前提下，本发明能以其他的形式实施，本发明还有各种改进和变化，这些改进和变化都落入本发明要求保护的范围内。因此，按本发明的全部技术方案，所列举的实施方式只是用于说明本发明而不是限制本发明，并且，本发明不局限于本文中描述的细节。本发明要求保护的范围由所附的权利要求书界定。
Claims (7)
1.堆叠栅-源一侧电子注入闪存储器，包括堆叠栅结构单元，其特征是，所述的堆叠栅结构中的浮栅下包括两个厚度不同的氧化物区域，即，燧道氧化物层厚度比较薄的区域A和栅下氧化物层厚度比较厚的区域B，在堆叠栅结构上加电压时，区域A与区域B之间的界面处形成大的横向电场。
2.如权利要求1所述的堆叠栅-源一侧电子注入闪存储器，其特征是，燧道氧化物层厚度比较薄的区域A，是在燧道区中注入氮(N)离子，在热氧化过程中在燧道区表面上形成厚度比较薄的氧化物层；和栅下氧化物层厚度比较厚的区域B，是栅下的氧化物层厚度比较厚的区域B，是在栅区中没有注入氮(N)离子，在热氧化过程中在栅区表面上形成厚度比较厚的氧化物层。
3.如权利要求2所述的堆叠栅-源一侧电子注入闪存储器，其特征是，在燧道区中注入氮(N)离子的浓度范围是1×1013离子/cm2～5×1014离子/cm2，优选的氮离子浓度是1×1014离子/cm2。
4.如权利要求2所述的堆叠栅-源一侧电子注入闪存储器，其特征是，区域A中比较薄的氧化物层厚度d1的范围是70≤d1≤90，优选的厚度d1是80；比较厚的B区的氧化物层的厚度d2范围是是120-200，优选的厚度d2是150。
5.堆叠栅-源一侧电子注入闪存储器的制造方法，包括以下工艺步骤：
a.用p-型半导体晶片作为衬底，首先确定有源区(AA)，形成隔离区[STI(浅沟道隔离)或LOCOS(硅局部氧化)]；
b.形成深n-阱，和在深n-阱上形成p-阱，加电场进行离子注入，用阈值电压调节注入的离子浓度，防止出现穿透离子注入；
c.加掩模遮挡厚氧化物区(即区域B)，对薄氧化物区(即区域A)进行附加的阈值电场氮(N)离子注入；
d.形成栅氧化物层，例如，A区厚度d1的范围是70≤d1≤90，优选的厚度d1是80，B区厚度d2范围是120-200；优选的厚度d2是150；
e.多晶硅层(1)中掺杂，形成浮栅；形成多晶硅层间介质层，例如ONO或其他高质量介质层；多晶硅层(2)重掺杂形成n+型多晶硅控制栅；
f.进行砷离子注入形成源/漏结点；
g.掩蔽漏结点，对源结点进行磷离子注入，形成DDD(双扩散的漏)结构，完成存储单元的制造工艺。
6.如权利要求5所述的堆叠栅-源一侧电子注入闪存储器制造方法，其特征是，步骤c中注入的氮离子浓度范围是1×1013离子/cm2-5×1014离子/cm2，优选的氮离子浓度是1×1014离子/cm2。
7.如权利要求5所述的堆叠栅-源一侧电子注入闪存储器制造方法，其特征是，步骤e中，所掺杂的氮(N)离子的浓度范围是1×1013离子/cm2-5×1014离子/cm2，优选的杂质浓度是1×1014离子/cm2。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200610023207.6A CN100561753C (zh) | 2006-01-11 | 2006-01-11 | 堆叠栅-源一侧电子注入闪存储器及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200610023207.6A CN100561753C (zh) | 2006-01-11 | 2006-01-11 | 堆叠栅-源一侧电子注入闪存储器及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101000929A true CN101000929A (zh) | 2007-07-18 |
| CN100561753C CN100561753C (zh) | 2009-11-18 |
Family
ID=38692806
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200610023207.6A Expired - Fee Related CN100561753C (zh) | 2006-01-11 | 2006-01-11 | 堆叠栅-源一侧电子注入闪存储器及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100561753C (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104425625A (zh) * | 2013-08-20 | 2015-03-18 | 中芯国际集成电路制造(上海)有限公司 | 浮栅器件结构及其形成方法 |
| US9324709B2 (en) | 2013-08-19 | 2016-04-26 | Globalfoundries Inc. | Self-aligned gate contact structure |
| CN107993957A (zh) * | 2017-11-30 | 2018-05-04 | 长江存储科技有限责任公司 | 离子注入浓度检测方法及不同离子机台离子注入浓度一致性的评测方法 |
| CN112786598A (zh) * | 2019-11-11 | 2021-05-11 | 美商矽成积体电路股份有限公司 | FinFET堆叠栅存储器与其形成方法 |
| CN113451428A (zh) * | 2021-06-28 | 2021-09-28 | 复旦大学 | 双半浮栅光电存储器及其制备工艺 |
| CN113764530A (zh) * | 2020-06-03 | 2021-12-07 | 中芯国际集成电路制造(北京)有限公司 | 半导体结构及其形成方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10269822B2 (en) | 2015-12-29 | 2019-04-23 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method to fabricate uniform tunneling dielectric of embedded flash memory cell |
-
2006
- 2006-01-11 CN CN200610023207.6A patent/CN100561753C/zh not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9324709B2 (en) | 2013-08-19 | 2016-04-26 | Globalfoundries Inc. | Self-aligned gate contact structure |
| CN104425625A (zh) * | 2013-08-20 | 2015-03-18 | 中芯国际集成电路制造(上海)有限公司 | 浮栅器件结构及其形成方法 |
| CN104425625B (zh) * | 2013-08-20 | 2017-12-22 | 中芯国际集成电路制造(上海)有限公司 | 浮栅器件结构及其形成方法 |
| CN107993957A (zh) * | 2017-11-30 | 2018-05-04 | 长江存储科技有限责任公司 | 离子注入浓度检测方法及不同离子机台离子注入浓度一致性的评测方法 |
| CN112786598A (zh) * | 2019-11-11 | 2021-05-11 | 美商矽成积体电路股份有限公司 | FinFET堆叠栅存储器与其形成方法 |
| CN113764530A (zh) * | 2020-06-03 | 2021-12-07 | 中芯国际集成电路制造(北京)有限公司 | 半导体结构及其形成方法 |
| CN113451428A (zh) * | 2021-06-28 | 2021-09-28 | 复旦大学 | 双半浮栅光电存储器及其制备工艺 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN100561753C (zh) | 2009-11-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6130452A (en) | Virtual ground flash cell with asymmetrically placed source and drain and method of fabrication | |
| KR100466902B1 (ko) | 비휘발성메모리셀및그메모리셀을액세스하는방법 | |
| CN104517970B (zh) | 非易失性内存单元 | |
| CN100539161C (zh) | 具有未掺杂源极与汲极区的陷入储存快闪记忆胞结构 | |
| CN100565929C (zh) | 非挥发存储器及其制造方法 | |
| KR20010006132A (ko) | 비휘발성 반도체 메모리 | |
| CN100561753C (zh) | 堆叠栅-源一侧电子注入闪存储器及其制造方法 | |
| US8598642B2 (en) | Very dense NVM bitcell | |
| CN208752963U (zh) | 电可擦除可编程非易失性存储器器件和电子设备 | |
| CN1310846A (zh) | 电可擦除非易失性存储器 | |
| US6774428B1 (en) | Flash memory structure and operating method thereof | |
| CN102856325A (zh) | 具有双功能的非挥发性半导体记忆单元 | |
| CN100568508C (zh) | 对称及自对准的非易失性存储器结构 | |
| WO2000031795A1 (en) | Nonvolatile memory | |
| US5677876A (en) | Flash EEPROM with impurity diffused layer in channel area and process of production of same | |
| KR100280051B1 (ko) | 삭제 및 프로그램가능 반도체 기억장치로 사용되는 eeprom셀 구조를 이용한 비-휘발성 반도체 기억장치 및 플로오팅 게이트 트랜지스터 프로그래밍방법 | |
| JPH11238814A (ja) | 半導体記憶装置およびその制御方法 | |
| CN110021606A (zh) | 单层多晶硅非挥发性内存单元 | |
| KR100241524B1 (ko) | 플래쉬 메모리 셀 | |
| KR20010063424A (ko) | 멀티 레벨 플래쉬 이이피롬 셀 및 그 제조 방법 | |
| CN101345262A (zh) | 降低存储器元件的第二位效应的半导体结构以及方法 | |
| KR100745030B1 (ko) | 플래시 메모리 소자, 이의 제조 방법 및 이의 구동 방법 | |
| CN101471383B (zh) | 非易失性半导体存储装置,其制造方法以及非易失性存储器阵列 | |
| KR100390134B1 (ko) | 불휘발성 반도체 기억 장치 | |
| KR100688489B1 (ko) | 비휘발성 메모리 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING Effective date: 20111129 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20111129 Address after: 201203 Shanghai Zhangjiang Road, Zhangjiang High Tech Park of Pudong New Area No. 18 Co-patentee after: Semiconductor Manufacturing International (Beijing) Corporation Patentee after: Semiconductor Manufacturing International (Shanghai) Corporation Address before: 201203 Shanghai Zhangjiang Road, Zhangjiang High Tech Park of Pudong New Area No. 18 Patentee before: Semiconductor Manufacturing International (Shanghai) Corporation |
|
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20091118 Termination date: 20190111 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |